TWI585956B - 用於供結合背面照光式光感測器陣列的電路之特別用途的積體電路之接地系統 - Google Patents
用於供結合背面照光式光感測器陣列的電路之特別用途的積體電路之接地系統 Download PDFInfo
- Publication number
- TWI585956B TWI585956B TW104135937A TW104135937A TWI585956B TW I585956 B TWI585956 B TW I585956B TW 104135937 A TW104135937 A TW 104135937A TW 104135937 A TW104135937 A TW 104135937A TW I585956 B TWI585956 B TW I585956B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- integrated circuit
- region
- wafer
- photosensor
- Prior art date
Links
- 238000003491 array Methods 0.000 title description 4
- 229910052751 metal Inorganic materials 0.000 claims description 130
- 239000002184 metal Substances 0.000 claims description 130
- 239000000758 substrate Substances 0.000 claims description 63
- 235000012431 wafers Nutrition 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 33
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 19
- 229910052732 germanium Inorganic materials 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- 230000000295 complement effect Effects 0.000 claims description 10
- 238000005286 illumination Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 11
- 239000007943 implant Substances 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000008433 xiaoji Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本發明揭露大體上係有關於積體電路之接地系統之領域，特定而言係針對用於供結合背面照光式光感測器陣列的電路之特別用途的積體電路之接地系統。
製程損壞可能會發生在積體電路的製造加工過程中，這種損壞可能會出現在保護電路被完全形成之前，並且可能肇因於離子蝕刻、離子佈值或涉及電漿和帶電粒子束的其他製程步驟產生之電荷積累和感應電壓。這個製程損壞可能肇因於在電漿蝕刻時用以離子化氣體之射頻場在晶圓上的互連或其它在晶圓上的金屬形狀之感應電壓以及其他原因。這個電荷必須在其到達可對電路元件產生嚴重傷害的等級之前消除。
因為在積體電路(ICs)上大型金屬的形狀可作為天線，在製程中拾取顯著之感應電壓，尤其是涉及射頻場，例如濺射和電漿蝕刻之製程，製程損壞可能會發生。這些感應電壓具有造成電路損壞的潛在性。例如，光感測器陣列積體電路可具有一光子阻擋金屬之環，圍繞光感測器陣列。在整體IC操作中覆蓋電路是需要的，但此電路的操作則可能因為光產生不利影響。大光子阻擋環能作為天線，在涉及高射頻場之製程中拾取高感應電壓。高感應電壓引起之損害可能永久性地損壞結構，例如藉由包括大光子阻擋環之電漿蝕刻，或者在積體電路上之附加層濺射沉積這樣的處理步驟中在積體電路上擊穿閘極氧化物和突破接觸點。
在所有方法中，如此之製程損壞會在積體電路之製程中最小化，以確保在金屬層上之所有大的形狀耦合至在積體電路上之擴散區域。
在光感測器陣列電路中之電荷也能為光子撞擊一個光感測器陣列電路暴露之半導體區域所引起。這包括該陣列的光感測器，以及周邊電路。如果允許電荷積累，這些電荷將會干擾電路運作。類似地，雜訊能從開關邏輯電路通過接合線電阻和電流突波耦合至敏感類比電路，就算保護環(guardings)不必要繞著敏感電路形成一完整之環結構，仍能預期用“保護環(guardings)”之結構來隔離一積體電路之部分，其分離電路為數位和類比之各部分，且其藉由吸收雜散電荷來隔離敏感電路。
目前已知的是，在積體電路之技術中，當電路耦合到積體電路(IC)之焊墊成為耦合至帶有一靜電荷的外導體，這些焊墊容易收到損壞；如此之帶電導體可為測試元件、處理或組裝之機器、必須觸摸電路之工人、用手拿取其部分之好奇消費者或甚至元件儲存袋或管件之部分。通常，積體電路設計師結合靜電放電(ESD)保護電路來消散這種靜電荷而不會損壞其積體電路，且IC的可靠性測試的一部分包括測試設計之效用。一個常見之ESD測試為在JS-001-2012和MIL-STD-883H模型中藉由100pF的電容和一個1500歐姆的放電電阻標準化一個帶電之人類手指。在測試過程中，完全充電的電容器經由電阻和經由焊接線放電至積體電路之焊墊；典型測試包括將電容器充電至1500伏或更大。亦有其他靜電放電測試模型，包括一機器模型和帶電元件模型；機器模型之測試通常包括將充電之電容器耦合至不具有中介電阻的電路。
靜電放電可因幾種方式損壞積體電路，其中有許多是不可逆的。舉例而言，閘極氧化物的損壞通常基於在積體電路中使用非常薄之氧化物所產生，如果橫跨氧化物電壓超過一崩潰電壓(breakdown-voltage)限制，如對於某些電路小於10伏，即能擊穿而形成一個短路。靜電放電也能在晶片上的保護電路中在金屬-半導體之接觸點上產生瞬間大電流。高觸點電流能蒸發金屬、留下一個開路或在此接觸點引起足夠的熱使得半導體溶入金屬，留下金屬的尖突，可延伸穿過積體電路的接合面留下穿過接合面的一短路電路。
靜電放電保護裝置通常整合至積體電路中以確保靜電荷消散而不會造成傷害，類似擴散之形狀導電地耦合至大金屬形狀通常提供以保護電路不會受可能被這些金屬的形狀拾起的感應電壓和電流之製程相關之損害。
通常情況下，輸出墊之靜電放電保護結合靠近焊墊之大電晶體。
大電晶體通常提供來驅動與輸出信號至焊墊相關之高輸出電流，但當輸出電晶體小於需要吸收的靜電放電之要求，並聯虛擬電晶體可幫助傳導靜電放電。放電通常是通過金屬至半導體接觸點進入這些大電晶體的汲極區域，然後通過包括源極汲極間之路徑穿透到接地或電源的區域，再從此區域至接地或電源金屬。另一個習知放電電流路徑包括通過大電晶體之汲極下方之寄生接面二極體之路徑進到阱或基板區域，再穿過阱或基板接觸到接地或電源金屬，或通過阱-基板接合面連結到基板，並隨後通過基板接觸接地金屬。
傳統之“大量”互補金屬氧化物半導體(CMOS)積體電路以及前側照光式互補金屬氧化物半導體光感測器陣列積體電路經常具有一個相當厚、具導電性之基板，能形成從寄生二極體至阱或基板接觸點之一相對低阻抗之路徑。
然而，背面照光型互補金屬氧化物光感測器陣列積體電路必須使基板薄化，使得光能穿透橫躺在陣列之光感測器之下方基板的部分，並由此到達光感測器。薄化可以藉由包括化學機械研磨和蝕刻來完成。因為薄化的晶圓對於製成來說太脆弱，故附加之矽用以加強晶圓的前側。
然而，薄化的矽基板不具有與一全厚度、未薄化晶圓相同之導電性。在一些事先薄化之晶圓中，如圖1所示之背側照光之光感測器晶圓100、一個背面金屬102以及貫穿一背面介電層103至薄化基板106之背面接地接點104係用於提供為靜電放電之一放電路徑，然而，在一些情況下，放電期間之電流擠在特定之汲極接觸點，無論是從製成過程中之靜電放電或感應電壓，導致電路損壞。背面金屬102還通常用作一光子阻擋層，具有開口在陣列之光感測器上和光子阻擋金屬在非光感測器元件上，例如選擇之電晶體，和在外圍電路上，例如與陣列有關之行和列計數器、解碼器和感知放大器。類似地，此背面金屬102可阻絕光子到達之任何其他電路，例如信號處理電路，其係配置於光感測器積體電路上。這些光感測器積體電路可具有在焊墊區域108移除之原基板106以允許襯墊金屬110具有順暢之通道到達第一層互連金屬112，第一層互連金屬112依次耦合至由矽閘極114、汲極116和源極118擴散形成之大電晶體的擴散汲極116區域，其可為橫臥在一任意阱中之N+擴散，例如一P阱120。通常情況下，基板106係為弱P型，以及例如已知在互補金屬氧化物半導體技術中，一些輸出裝置
通常還具有源極和汲極擴散係為橫臥在N-阱之P+擴散(未示出)。互連金屬112是在一個或多個絕緣電介質124之一或多層，其也包含附加之互連金屬層，而一個附加之矽結構層122經提供給元件一些機械強度。一光感測器126之陣列，至少每個光感測器之部分在背面金屬102中經由開口暴露加以設置於電路上以允許成像。
本發明提供一種配置用於背側照光之光感測器陣列積體電路，光感測器陣列積體電路形成在一具有一光感測器陣列之薄化電路晶圓上。矽係在至少一個基板剝離區移除，其在一實施例中形成一溝槽，其中一個摻雜邊緣接觸區與基板剝離區相鄰，邊緣接觸區係以複數個電晶體形成於晶圓相對晶圓之背面之同側。背面金屬設置於晶圓之背面，背面金屬具有在光感測器之上之視窗開口，和具有在基板剝離區周圍接觸著邊緣-接觸區之側壁。
一種適合用於背面照光之光感測器陣列積體電路之製造方法，其包括在一元件晶圓之一第一側形成N通道金屬氧化物半導體(NMOS)電晶體，並且在元件晶圓之第一側形成至少一高摻雜邊緣接觸摻雜區。具有接點和導通孔之電介質層係在電晶體和邊緣接觸區上形成，其具有光學蝕刻所定義之金屬互連層。在特定實施例中，一結構矽層藉由結合元件晶圓至一支撐晶圓而設置，且元件晶圓為薄化。至少一個基板剝離區之後經蝕刻打開，去除足夠之矽以對基板剝離區露出至少一個邊緣接觸區，且背面金屬係沉積在元件晶圓之一第二側，其具有在基板剝離區之邊緣之側壁金屬，側壁金屬接觸至少一個邊緣接觸區。背面金屬經光刻定義具有在背面金屬中用於光感測器上之視窗開口和背面之金屬和金屬之間的隔離間隙。
100‧‧‧背面照光式光感測器積體電路
102‧‧‧背面金屬
103‧‧‧背面介電層
104‧‧‧背面接地點
106‧‧‧基板
108‧‧‧焊墊區域
110‧‧‧焊墊金屬
112‧‧‧第一互連金屬層
114‧‧‧閘極
116‧‧‧汲極
118‧‧‧源極
120‧‧‧P阱
122‧‧‧附加之矽結構層
124‧‧‧絕緣介電質
126‧‧‧光感測器陣列
211‧‧‧間隙
200‧‧‧背面照明式光感測器積體電路
202‧‧‧背面金屬
203‧‧‧背面介電層
204‧‧‧接地點
205‧‧‧側壁
206‧‧‧基板
208‧‧‧焊墊開口(基板剝離區)
210‧‧‧焊墊金屬
212‧‧‧第一互連金屬層
213‧‧‧摻雜接觸區
214‧‧‧閘極
214A‧‧‧閘極
216‧‧‧汲極
218‧‧‧源極
220‧‧‧P阱
222‧‧‧矽結構層
224‧‧‧絕緣介電質
226‧‧‧光感測器陣列
230‧‧‧視窗
232‧‧‧濾光片
250‧‧‧凹槽或保護環
251‧‧‧邊緣接觸區域
252‧‧‧間隙
254‧‧‧側壁
402‧‧‧背面金屬
404‧‧‧開口
406‧‧‧焊墊
408‧‧‧背面金屬(覆蓋類比電路)
410‧‧‧背面金屬形狀(覆蓋數位電路)
420‧‧‧矽移除區
422‧‧‧側壁
424‧‧‧溝
426‧‧‧溝
428‧‧‧側壁
430‧‧‧側壁
302-320‧‧‧步驟
需注意，附圖係非按照比例。積體電路層之厚度經放大以顯示層之存在，且其中之層包含其它層，在此不意圖表示相對層之深度。此外，為簡單起見，不是所有之層都加以顯示，故意地省略之層包括保護性氧化物或“鈍化”層、許多金屬互連層以及濾光片層。
圖1為說明一先前技術之背面照光型、以及光感測器-陣列電路層之一橫截面示意圖。
圖2為說明一種改進之背面照光型、矽以及光感測器-陣列電路層之一橫截
面示意圖。
圖2A為說明圍繞在可整合至電路上之電荷-感知電路之保護環結構中之改進之背面照光、矽以及光感測器陣列電路層之一橫截面示意圖。
圖2B為說明一積體電路使用於本文所述之接地方法具有可以形成在背面的金屬形狀之一俯視平面圖。
圖2C為說明用於在圖2B中說明的積體電路移除光罩後，在矽上所形成的形狀之一俯視平面圖。
圖3為用於圖2之電路製程之流程圖。
如圖2所示，在一個改進之薄化晶圓中，背面照光的光感測器積體電路200，一背面金屬202，可以具有一些選擇性的背面接地點204貫穿背面介電層203至薄化基板206，係用於提供ESD(靜電放電)之放電路徑。背面金屬也設置有接地的結構，以防止因為在一定步驟中，例如電漿蝕刻，從附近之射頻(RF)引起之感應電壓可能發生高電流或電壓引起之製程相關損壞。
背面金屬202做為光子阻擋層，具有在陣列之光感測器上之開口以及在非光感測器電傳感器元件上之光子阻擋金屬，例如可選擇的電晶體，並通過外圍電路，例如與陣列有關之行和列計數器，解碼器以及感測放大器。類似地，背面金屬102可阻擋光子到達任何其他的電路，例如信號處理電路，其可並置在光感測器之積體電路上。積體電路不同於圖1在背面金屬202具有側壁205延伸至一區域，其中原始基板206在與連接焊墊區域208相關之基板剝離區域加以去除、在保護結構的溝槽250(圖2B)中加以去除以及在圍繞設置在光感測器陣列上之背面金屬加以去除。基板剝離區允許側壁205接觸摻雜邊緣接觸區213。基板剝離區還允許焊墊金屬210具有到達第一層互連金屬212之簡易通道。
在一些焊墊和靜電放電結構的實施例中，第一層互連金屬212依次連接至由矽閘極214和汲極216和源極218擴散形成大電晶體之擴散汲極216區域，其係可為橫臥在一個可選的阱中之N+型擴散，例如P阱220。背面金屬側壁205藉由一間隙211與焊墊金屬210分離，其可經由鈍化氧化物(未示出)保護，還可以保護背面金屬202。
在已知之CMOS技術中，基板206在一個特別實施例中為弱P型，和一些輸出元件還具有橫臥在N-井中之P+擴散之源極和汲極擴散。除了背面金
屬側壁205，一用於P+源極和互補型電晶體之汲極之相同植入物形成之P+摻雜邊緣接觸區213沿著相鄰至基板剝離區208之矽基板邊緣加以設置。一淺的，但重P型(P+)摻雜邊緣接觸區213形成於晶圓之前側在背面金屬202之另一面，充分之重摻雜使得歐姆接觸形成至背面金屬側壁205，而非蕭基障壁(Shottky-barrier)接觸。互連金屬212在一個或多個絕緣電介質224之一個或多個層中，其還可以包含附加之互連金屬層及一附加之矽結構層222，矽結構層222提供給元件一些機械強度。一光感測器226之陣列，至少各個光感測器之部分在背面金屬202中藉由一開口曝露於入射光，加以設置在電路上，以允許成像。
在一替代實施例中，基板206為弱N型以及摻雜邊緣接觸區213為N+型。
邊緣接觸植入區213用以將大型之形狀在背面金屬202上經由側壁205耦合至基板206，從而提供一放電路徑以允許在背面金屬202形狀上之感應電壓之耗散，例如在製程過程中可加以感應之電壓，包括相同背面金屬形狀和接下來各層之電漿蝕刻。
原始基板206可以經去除以形成一溝槽，且側壁205可以存在，以形成大約在光感測器陣列之部分或全部或大約在其它電荷-敏感部分，或潛在的積體電路的雜訊或電荷洩漏的部分之保護環250(圖2A)。可以用包括類比電路或動態記憶體電路之一保護環來隔離區域，例如那些從光感測器陣列讀取利於處理影像之類比電路或動態記憶體電路。邊緣接觸植入區213、251可以存在於這樣的保護環之兩側。由於特別是對雜訊敏感之電路可以具有一個分開之電源和接地連結，在一些但非所有之實施例中，可形成具有一個間隙252之保護環，使得在一保護環的一側之側壁205耦合至分開的接地連結，而非耦合至保護環的另一側的側壁254。
除了吸收製程相關之感應電流，邊緣接觸植入區213，對於大的N溝道金屬氧化物半導體(NMOS)電晶體而言，在吸收靜電放電電流突波也特別的有效，例如形成在晶圓的前側與位於邊緣接觸區213附近的輸出驅動器電晶體。
根據圖2所示，元件根據方法300(圖3)來製造，其衍生自但不同於圖1現有之背面照光光感測器陣列之傳統製造方法。在步驟302中，矽元件
晶圓經清洗，若有需要用覆蓋植入調整摻雜，且施行光蝕刻法和離子注入法以界定離子植入阱區域，例如P阱220與任何所需之N阱，如已知在互補金屬氧化物半導體中矽之處理技術。接著，在步驟304中，去除光阻劑且閘-氧化物熱成長，並用一個閘極導體層覆蓋，在一些實施例中可為一摻雜多晶矽。閘極導體層接著經光蝕刻，以形成閘極形狀214、214A。在步驟306中，另一光刻遮罩步驟接著用來界定，以及一植入加以實施以形成N+源極/汲極植入區域，例如源極218和汲極216，附加之步驟可為施行用於臨界值調節及用來提供在電晶體中由此形成所需之摻雜輪廓係。由此形成具有汲極216、源極218及閘極214之N溝道、金屬氧化物(NMOS)電晶體。
在一示範之實施例中，如圖2B中所示。一光感測器陣列遮罩背面金屬形狀402，從而防止光到達與光感測器陣列相關聯之外圍電路。在形狀402中之開口404經設置使得光可以到達光感測器陣列之光感測器。複數個焊墊406，其不需要接收背面金屬，形成在光感測器陣列外部之電路，以允許電性連接至積體電路。敏感類比電路，例如感測放大器、類比定標電路、類比轉數位轉換器之類比部分(例如比較器和電阻器串)與色彩校正電路都由背面金屬形狀408所覆蓋，以防止雜散光子干擾此操作。積體電路之數位電路也由背面金屬形狀410所覆蓋。在焊墊之區域420(圖2C)選擇性地除去矽，並且在溝槽424、426分離背面金屬形狀402、408、410(圖2B)，使得側壁422、428、430(圖2C)能形成圍繞著每個背面金屬形狀與接地使得背面金屬通過摻雜邊緣接觸區至基板。
在步驟308中，另一個光刻遮罩步驟接著用來界定，與一植入施行以形成P+(重P摻雜)源極/汲極離子植入摻雜區域(未示出)，連同P+邊緣接觸摻雜區域213相鄰至位置，此位置之後將形成之焊墊開口208，溝槽250，與圍繞大背面金屬結構之區域，例如光感測器陣列遮罩402。邊緣接觸摻雜區域較佳地連續沿著靠近電晶體之未來焊墊開口之邊緣耦合至焊墊，但可以在邊緣接觸區任何位置具有缺口和開口。在一些實施例中邊緣接觸區係可為連續沿保護環結構與沿著與其他大背面金屬形狀相關聯之側壁邊緣，例如光感測器陣列遮罩，以及在一些實施例中可沿保護環和大型背面金屬形狀中斷。
至少一形成一介電層310、在介電層中之開口接點或通孔、沉積一金屬層例如互連金屬212以及在金屬層上用光刻界定金屬形狀，上述一重複序
列加以執行直至形成所有所需之金屬互連層。在一些實施例中，每個金屬層可由複數層形成，包括導體和障壁金屬層；以及在一些實施例中化學機械拋光加以施行，以限制覆蓋範圍和平坦化元件表面之步驟。
在步驟312中，元件晶圓接著加以反轉而鍵結至一載體晶圓以提供結構性矽層222，及化學機械拋光經施行以薄化元件晶圓，使得所需波長之光能穿透晶圓到達形成在晶圓中之光感測器陣列之光感測器206。在一替代的實施例中，在晶圓上結構性矽層222加以建構具有厚化學氣相沉積。在步驟314中，一背面介電質203係在該元件晶圓薄化後形成。
在步驟316中，接著藉由光刻和選擇性蝕刻除去上覆之氧化物和矽基板加以打開刻劃線、溝槽、焊墊開口208以及其他原基板之矽被移除之區域，所得之基板剝離區208露出P+邊緣接觸區。在一些實施例中，背面金屬接觸開口204形成於介電質203背面。在步驟318中，背面金屬接著藉由一種方法沉積，例如但不限於有機金屬化學氣相沉積法，其允許側壁金屬與背面金屬同時的沉積，在此金屬層開口為光刻所界定，包括在光感測器226上之視窗230和隔離間隙211的位置。在步驟320中，任何所需之剩餘層，包括附加的焊墊金屬210、濾光片232層和鈍化層接著形成且以光刻加以界定。
本文中所描述之特徵和方法，可以以各種組合施行，而不會背離本文所述之本發明精神。有幾個這樣的例子組合說明如下：
一光感測器陣列積體電路標記為A，電路配置為背面照明，具有在一有光感測器陣列之一薄化之電路晶圓中之電晶體。在至少一個基板剝離區移除矽，其中摻雜邊緣接觸區鄰近此基板剝離區，邊緣接觸區形成在晶圓之同一側，作為相對晶圓之背面之一複數個電晶體。背面金屬設置在晶圓的背面，背面金屬具有在光感測器上之視窗開口，以及具有在基板剝離區周圍接觸邊緣接觸區之側壁。
一光感測器陣列標記為AA包括光感測器陣列標記為A，其中至少一些複數個電晶體係為大電晶體在靠近邊緣接觸區經由一互連金屬耦合至焊墊金屬所形成。
一光感測器陣列標記為AB包括光感測器陣列標記為A或AA，其
中該電晶體為互補式金氧半電晶體。
一光感測器陣列標記為AC包括光感測器陣列標記為A、AA或AB，其中邊緣接觸環連續沿著至少一個大的N型金氧半導體電晶體，N型金氧半導體電晶體具有藉由互連金屬連接到該焊墊金屬之一汲極。
一光感測器陣列標記為AD包括光感測器陣列標記為A，其中背面金屬具有至少一個形狀，其覆蓋與光感測器陣列相關聯之積體電路之外圍電路，具有在陣列之光感測器上開口之形狀，和摻雜邊緣接觸區及側壁上的開口形成一環繞光感測器陣列之環。
一光感測器陣列標記為ADA包括光感測器陣列標記為AD或A，其中摻雜邊緣接觸區為比P摻雜之原始基板更重之P型摻雜。
一光感測器陣列標記為AE包括光感測器陣列標記為AD或A，其中至少一個除去矽之基板剝離區具有一溝槽，以隔離積體電路之噪聲敏感之部分與積體電路的另一部分，側壁沿著溝槽之兩側延伸。
一光感測器陣列標記為AEA包括光感測器陣列標記為AE，其中一光感測器陣列標記為ADA包括光感測器標記為AD或A，背面金屬沿著所述溝槽之底部藉由間隙分隔成一第一與一第二形狀。
一適用於背面照光之光感測器陣列積體電路之一製造方法標記為B包括在一元件晶圓的第一側形成N-通道金屬氧化物半導體(NMOS)電晶體；及在元件晶圓之第一側形成至少一重摻之邊緣接觸之摻雜區域。具有接觸點和通孔之電介質層與光刻界定之金屬互連層在電晶體和邊緣接觸區域之上形成。在一特定實施例中，藉由元件晶圓結合至支撐晶圓來提供一結構性矽層，且元件晶圓為薄化。至少一基板剝離區域接著蝕刻打開，除去足夠之矽以暴露至少一邊緣接觸區至基板剝離區，而背面金屬在基板剝離區之邊緣處與側壁金屬沉積在元件晶圓的第二側面，側壁金屬接觸至少一個邊緣接觸之區域。背面金屬由光刻所界定。在一個特定的實施例中，背面金屬被界定具有開口在光感測器上作為視窗和介於背面金屬和其他第一金屬層之間之隔離間隙，例如可能存在於基板剝離區域之焊墊金屬或互連金屬。
一標記為BA之方法包括標記為B之方法，其中藉由施行翻轉元件晶圓和連接該元件晶圓至一支撐晶圓來形成結構層。
一標記為BB之方法包括標記為B或BA之方法，其中打開基板剝離區之步驟包括除去至少元件晶圓的一部分。
一標記為BC之方法包括標記為B，BA或BB之方法進一步包括在元件晶圓中形成P通道電晶體，光感測器陣列積體電路為一金屬互補金氧半導體積體電路。
應理解，任何由本領域技術人員進行之各種修改，替換構造與等效物在不背離本發明的精神下可加以使用。此外，為了避免不必要地模糊本發明，一些眾所皆知之製程和元件並沒有被描述。因此，上述描述不應用來限制本發明的範圍。此應當指出的是，包含在上述說明或示出在附圖中的事項應當被解釋為說明性的而非限制性的。下面的權利要求旨在覆蓋本文中所描述的所有一般的和具體的特徵，以及本發明的方法和系統的範圍之所有陳述，其中，因為語言的關係，可以說落入其範圍間。
200‧‧‧背面照光式光感測器積體電路
202‧‧‧背面金屬
203‧‧‧背面介電層
204‧‧‧接地點
205‧‧‧側壁
206‧‧‧基板
208‧‧‧焊墊開口(基板剝離區)
210‧‧‧焊墊金屬
211‧‧‧間隙
213‧‧‧摻雜接觸區
212‧‧‧第一互連金屬層
214A‧‧‧閘極
214‧‧‧閘極
218‧‧‧源極
216‧‧‧汲極
222‧‧‧矽結構層
220‧‧‧P阱
226‧‧‧光感測器陣列
224‧‧‧絕緣介電質
232‧‧‧濾光片
230‧‧‧視窗
251‧‧‧邊緣接觸區域
250‧‧‧凹槽或保護環
Claims (15)
- 一種配置用於背面照光之光感測器陣列積體電路，包括：一薄化電路矽晶圓基板，具有在其內形成之一個光感測器陣列和電晶體陣列，該薄化電路矽晶圓具有在至少一基板剝離區中被移除之矽；一摻雜邊緣接觸區，相鄰於該至少一基板剝離區且形成在該薄化電路矽晶圓之一同側中作為複數個電晶體，該電晶體在該薄化電路矽晶圓形成的一側係為該薄化電路矽晶圓之一背面之相反側；以及背面金屬，設置在該薄化電路矽晶圓之背面，該背面金屬具有在該光感測器上之視窗開口和具有側壁延伸至該基板剝離區並與相鄰於該基板剝離區之該邊緣接觸區接觸。
- 如申請專利範圍第1項所述之配置用於背面照光之光感測器陣列積體電路，其中該背面金屬具有至少一種覆蓋與該積體電路之光感測器陣列相關聯之外圍電路之形狀，該形狀具有在該陣列的光感測器上方之開口，和該摻雜邊緣接觸區形成一圍繞該光感測器陣列之環。
- 如申請專利範圍第2項所述之配置用於背面照光之光感測器陣列積體電路，其中該摻雜邊緣接觸區係為較P型摻雜之原始基板更高濃度之P型摻雜。
- 如申請專利範圍第2項所述之配置用於背面照光之光感測器陣列積體電路，其中該邊緣接觸提供一在圍繞該光感測器陣列區域之背面金屬與該矽基板之間之接地路徑。
- 如申請專利範圍第1項所述之配置用於背面照光之光感測器陣列積體電路，其中該摻雜邊緣接觸區係為比P型摻雜的原始基板更高濃度地P型摻雜。
- 如申請專利範圍第1項所述之配置用於背面照光之光感測器陣列積體電路，其中該至少一基板剝離區具有將該積體電路之一雜訊敏感部分從該積體電路之另一部分分隔之一溝槽之形式，該側壁沿著該溝槽之側邊延伸。
- 如申請專利範圍第1項所述之配置用於背面照光之光感測器陣列積體電路，其中至少數個與該積體電路之光感測器陣列相關聯之外圍電路係為形成於該邊緣接觸區近處並經由一互連金屬耦合至焊墊金屬之大型電晶體，該焊墊金屬藉由一個間隙從該側壁分離。
- 如申請專利範圍第7項所述之配置用於背面照光之光感測器陣列積體電路，其中該邊緣接觸環係連續地沿著至少一個大型N型金屬氧化物半導體電晶體，該N型金屬氧化物半導體電晶體藉由互連金屬耦合至該焊墊金屬。
- 如申請專利範圍第1項所述之配置用於背面照光之光感測器陣列積體電路，其中該複數電晶體以及與該積體電路之光感測器陣列相關聯之該外圍電路係為互補式金屬氧化物半導體電晶體。
- 一種適合用於背面照光之光感測器陣列積體電路之製造方法，包括：在一元件晶圓的之一第一側形成N通道金屬氧化物半導體電晶體；在該元件晶圓之該第一側形成至少一高濃度的P摻雜邊緣接觸摻雜區；執行至少一次金屬化以下程序，包含：(1)在該元件晶圓之該第一側上形成一個介電層；(2)在該元件晶圓之該第一側上在該介電層上開孔；(3)在該元件晶圓之該第一側上沉積一金屬層；以及(4)在該元件晶圓之該第一側上之該金屬層上光刻地定義金屬形狀；提供一結構層，並且薄化該元件晶圓之一第二側；藉由移除元件晶圓之矽打開至少一基板剝離區並對該基板剝離區暴露該至少一高濃度P摻雜邊緣接觸摻雜區，該基板剝離區與一焊墊相關聯；在該基板剝離區之邊緣具有側壁金屬之元件晶圓之該第二側上沉積背面金屬，該側壁金屬接觸該至少一高濃度P摻雜邊緣接觸摻雜區域；以及 在背面金屬中定義用於光感測器上方之視窗之開口與介於背面金屬和該積體電路之其它金屬間之隔離間隙。
- 如申請專利範圍第10項所述之適合用於背面照光之光感測器陣列積體電路之製造方法，其中形成該結構層係藉由反轉該元件晶圓和連接該元件晶圓至一支撐晶圓所執行。
- 如申請專利範圍第11項所述之適合用於背面照光之光感測器陣列積體電路之製造方法，其中該打開基板剝離區之步驟包括移除該元件晶圓之至少一部分。
- 如申請專利範圍第11項所述之適合用於背面照光之光感測器陣列積體電路之製造方法，更包括在該元件晶圓中形成P通道電晶體，該光感測器陣列積體電路係為一互補金屬氧化物半導體積體電路。
- 如申請專利範圍第10項所述之適合用於背面照光之光感測器陣列積體電路之製造方法，其中該光刻定義之開口包括使用電漿蝕刻以在背面金屬中定義開口。
- 如申請專利範圍第14項所述之適合用於背面照光之光感測器陣列積體電路之製造方法，其中介於該邊緣接觸摻雜區域和該背面金屬之間之連結在電漿蝕刻過程中提供該背面金屬之接地。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/528,325 US9478580B2 (en) | 2014-10-30 | 2014-10-30 | Grounding system for integrated circuits of particular usefulness for circuits incorporating backside-illuminated photosensor arrays |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201616644A TW201616644A (zh) | 2016-05-01 |
| TWI585956B true TWI585956B (zh) | 2017-06-01 |
Family
ID=55853552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104135937A TWI585956B (zh) | 2014-10-30 | 2015-10-30 | 用於供結合背面照光式光感測器陣列的電路之特別用途的積體電路之接地系統 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9478580B2 (zh) |
| CN (1) | CN105575984B (zh) |
| HK (1) | HK1223734A1 (zh) |
| TW (1) | TWI585956B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110663114B (zh) * | 2017-04-13 | 2023-06-16 | 奥特逻科公司 | 锗-硅光感测设备ii |
| CN110634729B (zh) * | 2019-09-12 | 2021-08-10 | 上海华力集成电路制造有限公司 | 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法 |
| KR20210104365A (ko) | 2020-02-17 | 2021-08-25 | 삼성전자주식회사 | 가드 링을 포함하는 반도체 소자 |
| CN115497972B (zh) * | 2022-11-18 | 2023-04-07 | 合肥新晶集成电路有限公司 | 背照式图像传感器结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110108939A1 (en) * | 2009-11-10 | 2011-05-12 | Stmicroelectronics (Crolles 2) Sas | Method for forming a back-side illuminated image sensor |
| US20130149866A1 (en) * | 2011-12-12 | 2013-06-13 | Texas Instruments Incorporated | Baffle plate for semiconductor processing apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3972302B2 (ja) * | 2003-03-26 | 2007-09-05 | ソニー株式会社 | 撮像素子 |
| US20100330728A1 (en) * | 2009-06-26 | 2010-12-30 | Mccarten John P | Method of aligning elements in a back-illuminated image sensor |
-
2014
- 2014-10-30 US US14/528,325 patent/US9478580B2/en active Active
-
2015
- 2015-10-30 CN CN201510726762.4A patent/CN105575984B/zh active Active
- 2015-10-30 TW TW104135937A patent/TWI585956B/zh active
-
2016
- 2016-10-14 HK HK16111909.9A patent/HK1223734A1/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110108939A1 (en) * | 2009-11-10 | 2011-05-12 | Stmicroelectronics (Crolles 2) Sas | Method for forming a back-side illuminated image sensor |
| US20130149866A1 (en) * | 2011-12-12 | 2013-06-13 | Texas Instruments Incorporated | Baffle plate for semiconductor processing apparatus |
Non-Patent Citations (1)
| Title |
|---|
| 本案自述之先前技術 * |
Also Published As
| Publication number | Publication date |
|---|---|
| HK1223734A1 (zh) | 2017-08-04 |
| TW201616644A (zh) | 2016-05-01 |
| CN105575984A (zh) | 2016-05-11 |
| US9478580B2 (en) | 2016-10-25 |
| CN105575984B (zh) | 2017-09-29 |
| US20160126281A1 (en) | 2016-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917172B2 (ja) | 垂直型電流制御型シリコン・オン・インシュレータ（ｓｏｉ）デバイス及びそれを形成する方法 | |
| US20160005730A1 (en) | ESD Protection with Asymmetrical Bipolar-Based Device | |
| US8350329B2 (en) | Low trigger voltage electrostatic discharge NFET in triple well CMOS technology | |
| US10056424B2 (en) | Semiconductor device, electrical device system, and method of producing semiconductor device | |
| TWI585956B (zh) | 用於供結合背面照光式光感測器陣列的電路之特別用途的積體電路之接地系統 | |
| US8928101B2 (en) | Semiconductor device | |
| US11889215B2 (en) | Light detector | |
| CN110581126B (zh) | 含静电放电保护电路的半导体集成电路器件及其制造方法 | |
| WO2011156233A1 (en) | Apparatus and method for integrated circuit protection | |
| US7012308B2 (en) | Diode | |
| US5831312A (en) | Electrostic discharge protection device comprising a plurality of trenches | |
| US12062671B2 (en) | Image sensor with photosensitivity enhancement region | |
| JP2004363136A (ja) | 半導体回路装置 | |
| JP2002094001A (ja) | 半導体集積回路のｅｓｄ保護構造 | |
| JP3425574B2 (ja) | 半導体集積回路の入出力保護装置 | |
| US20240213240A1 (en) | Electrostatic discharge protection devices | |
| US11848388B1 (en) | Silicon-controlled rectifiers for electrostatic discharge protection | |
| US7075156B1 (en) | Collector structure for electrostatic discharge protection circuits | |
| JP2014038922A (ja) | 半導体装置 | |
| US20230343778A1 (en) | Electrostatic discharge protection devices including a silicon-controlled rectifier | |
| US20220415717A1 (en) | Structure for detecting/monitoring process charging damage due to metal and isolation well charging | |
| US20240079482A1 (en) | Gated protection device structures for an electrostatic discharge protection circuit | |
| US20230395714A1 (en) | Protection device structures with a discontinuous isolation well | |
| TW589730B (en) | ESD protection device | |
| KR100292694B1 (ko) | 정전방전용반도체장치및그의제조방법 |