JP3972302B2 - 撮像素子 - Google Patents
撮像素子 Download PDFInfo
- Publication number
- JP3972302B2 JP3972302B2 JP2003084146A JP2003084146A JP3972302B2 JP 3972302 B2 JP3972302 B2 JP 3972302B2 JP 2003084146 A JP2003084146 A JP 2003084146A JP 2003084146 A JP2003084146 A JP 2003084146A JP 3972302 B2 JP3972302 B2 JP 3972302B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- image
- signal
- pixel
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、撮像素子に関し、特に、得られる画素信号から構成される画像に、規則性のあるノイズが発生することを抑止するようにした撮像素子に関する。
【０００２】
【従来の技術】
従来、画像をディジタル信号として取得するディジタルスチルカメラ、ディジタルビデオカメラ等のような電子機器には、被写体の光学像を電気信号に変換する、すなわち、光電変換を行う撮像素子が搭載されている。
【０００３】
撮像素子としては、CCD(Charge Coupled Device)センサ、CMOSセンサが知られている。
【０００４】
CMOSセンサは、CCDセンサに比較して、高密度で膨大な画素を配置することができ、画素信号の読み出しが非常に速く、消費電力が少なく、生産コストが低いことが長所であり、画素信号にノイズが含まれることや画素精度にばらつきが生じることが短所として知られている。
【０００５】
図１は、CMOSセンサが搭載されている一般的なディジタルビデオカメラの構成例を示している。このディジタルビデオカメラ１は、大別して光学系、信号処理系、記録系、表示系、および制御系から構成される。
【０００６】
ディジタルビデオカメラ１の光学系は、被写体の光画像を集光するレンズ２、光画像の光量を調整する絞り３、および集光された光画像を所定のフレームレートで光電変換して画素信号を発生するCMOSセンサ４から構成される。
【０００７】
信号処理系は、CMOSセンサ４により発生された画素信号をサンプリングすることによってノイズを低減させる信号補正部５、信号補正部５によってノイズが除去された画素信号をＡＤ変換するＡ／Ｄコンバータ６、Ａ／Ｄコンバータ６が出力するディジタルの画素信号を元にして画像信号を生成するDSP(Digital Signal Processor)７から構成される。
【０００８】
ディジタルビデオカメラ１の記録系は、DSP７から入力される画像信号をエンコードしてメモリ１３に記録したり、メモリ１３に記録されている符号化データを読み出してデコードし、その結果得られる画像信号をDSP７に供給したりするCODEC(Compression/Decompression)１２、および、エンコードされた符号化データを記憶する磁気ディスク、光ディスク、光磁気ディスク、半導体などよりなるメモリ１３から構成される。
【０００９】
ディジタルビデオカメラ１の表示系は、DSP７から供給される画像信号をＤＡ変換するＤ／Ａコンバータ９、Ｄ／Ａコンバータ９が出力するＲ，Ｇ，Ｂ成分の全てを有する画素から構成されるカラー画像を、輝度Ｙ、色差Ｃｒ，Ｃｂ等の通常のビデオ信号に変換してディスプレイ１１に出力するビデオエンコーダ１０、およびビデオ信号に対応する画像を表示することによってファインダやビデオモニタとして機能するLCD(Liquid Crystal Display)等よりなるディスプレイ１１から構成される。
【００１０】
ディジタルビデオカメラ１の制御系は、CMOSセンサ４乃至DSP７の動作タイミングを制御するタイミングジェネレータ（ＴＧ）８、ユーザからの各種の操作を受け付けるインプットデバイス１５、およびディジタルビデオカメラ１の全体を制御するCPU(Central Processing Unit)１４から構成される。
【００１１】
図２は、CMOSセンサ４と信号補正部５の詳細な構成例を示している。CMOSセンサ４には、光電変換によって画像を構成する各画素の画素信号をそれぞれ発生する複数の光電変換部３１が縦横に配置されている。以下、座標（ｘ，ｙ）の画素に対応する光電変換部３１を光電変換部３１−ｘｙと記述する。
【００１２】
縦方向に並んで配置された光電変換部３１−００，３１−０１，３１−０２，…は、垂直配線３２−０を介して、信号補正部５のCDS(Correlated Double Sampling)部４１−０に接続されている。縦方向に並んで配置された光電変換部３１−１０，３１−１１，３１−１２，…は、垂直配線３２−１を介して、信号補正部５のCDS部４１−１に接続されている。以下、同様に、縦方向に並んで配置された光電変換部３１−ｘ０，３１−ｘ１，３１−ｘ２，…は、垂直配線３２−ｘを介して、信号補正部５のCDS部４１−ｘに接されている。
【００１３】
信号補正部５のCDS部４１−０は、垂直配線３２−０を介して、光電変換部３１−００，３１−０１，３１−０２，…から入力される画素信号のノイズを除去するとともに、光電変換部３１−００，３１−０１，３１−０２，…それぞれの性能のばらつきに起因する各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。CDS部４１−１は、垂直配線３２−１を介して、光電変換部３１−１０，３１−１１，３１−１２，…から入力される画素信号のノイズを除去するとともに、光電変換部３１−１０，３１−１１，３１−１２，…それぞれの性能のばらつきに起因する各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。以下、同様に、CDS部４１−ｘは、垂直配線３２−ｘを介して、光電変換部３１−ｘ０，３１−ｘ１，３１−ｘ２，…から入力される画素信号のノイズを除去するとともに、光電変換部３１−ｘ０，３１−ｘ１，３１−ｘ２，…それぞれの性能のばらつきに起因する各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。
【００１４】
【発明が解決しようとする課題】
ところで、信号補正部５を構成するCDS部４１−０，４１−１，４２−２，…にも、その補正処理の性能にバラツキがあるので、Ａ／Ｄコンバータ６に入力される画素信号のうち、縦方向に並んだ画素の画素信号はバラツキが抑止されているものの、縦のライン毎に画素信号は依然としてバラツキが生じていることがあり得るので、最終的に得られる画像信号の画像に縦縞のノイズが生じてしまうことがあった。
【００１５】
縦縞のように規則性のあるノイズは視覚的に知覚され易く、見るものに不快感を与えることになるので何らかの対策が必要となるが、従来においては、画素信号のバラツキがなくなるように画素信号を補正することが主眼とされており、容易な方法で当該ノイズを目立たなくする方法は発明されていないという課題があった。
【００１６】
本発明はこのような状況に鑑みてなされたものであり、CMOSセンサを用いて得られる画像信号の画像に生じ得る規則性のあるノイズを目立たないようにすることを目的とする。
【００１７】
【課題を解決するための手段】
本発明の撮像素子は、画像信号を構成する各画素の画素信号を光電変換によって生成する、縦横に配置された複数の光電変換手段と、光電変換手段によって生成された画素信号を補正する複数の補正手段と、任意の第１の光電変換手段によって生成された画素信号と、第１の光電変換手段の上下左右に隣接する第２乃至第５の光電変換手段によって生成された画素信号とを、規則性なくランダムに定められた異なる補正手段に供給する供給手段とを含むことを特徴とする。
【００１８】
前記撮像素子は、CMOSセンサとすることができる。
【００１９】
前記補正手段は、CDS処理回路とすることができる。
【００２０】
本発明の撮像素子においては、任意の第１の光電変換手段によって生成された画素信号と、第１の光電変換手段の上下左右に隣接する第２乃至第５の光電変換手段によって生成された画素信号とが、規則性なくランダムに定められた異なる補正手段に供給される。
【００２１】
【発明の実施の形態】
図３は、本発明の一実施の形態であるCMOSセンサの構成例を示している。このCM0Sセンサ５０は、図２に示された従来のCMOSセンサ４の代わりに、図１のディジタルビデオカメラ１の構成に用いるものである。
【００２２】
CMOSセンサ５０は、光電変換によって画像を構成する各画素の画素信号をそれぞれ発生し、縦横に配置されている複数の光電変換部５１−ｘｙ、および複数の配線５２−ｘから構成される。ここで、ｘ，ｙは、画素の座標を示すものとする。以下、座標（ｘ，ｙ）の画素に対応する光電変換部５１を光電変換部５１−ｘｙと記述する。
【００２３】
CMOSセンサ５０から出力される画素信号は、信号補正部５に入力される。信号補正部５は、図２に示された構成と同様に、CDS部４１−０，４１−１，４２−２，…から構成される。CDS部４１−０，４１−１，４２−２，…には、その補正処理の性能にバラツキが存在する。
【００２４】
縦方向に並んで配置された光電変換部５１−００，５１−０１，５１−０２，…は、必ずしも、配線５２−０を介して、信号補正部５のCDS部４１−０に接続されているわけではなく、それぞれが、上下左右に隣接する光電変換部５１とは異なる配線５２−ｚを介してCDS部４１−ｚに接続されている。ここで、ｚは横方向の座標であるが、規則性はなくランダムな値である。
【００２５】
縦方向に並んで配置された光電変換部５１−１０，５１−１１，５１−１２，…は、必ずしも、配線５２−１を介して、信号補正部５のCDS部４１−１に接続されているわけではなく、それぞれが、上下左右に隣接する光電変換部５１とは異なる配線５２−ｚを介してCDS部４１−ｚに接続されている。ここで、ｚは横方向の座標であるが、規則性はなくランダムな値である。
【００２６】
以下、同様に、縦方向に並んで配置された光電変換部５１−ｘ０，５１−ｘ１，５１−ｘ２，…は、必ずしも、配線５２−ｘを介して、信号補正部５のCDS部４１−ｘに接続されているわけではなく、それぞれが、上下左右に隣接する光電変換部５１とは異なる配線５２−ｚを介してCDS部４１−ｚに接続されている。ここで、ｚは横方向の座標であるが、規則性はなくランダムな値である。
【００２７】
信号補正部５のCDS部４１−０は、配線５２−０を介して入力される画素信号のノイズを除去するとともに、各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。CDS部４１−１は、配線５２−１を介して入力される画素信号のノイズを除去するとともに、各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。以下、同様に、CDS部４１−ｘは、配線５２−ｘを介して入力される画素信号のノイズを除去するとともに、各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。
【００２８】
したがって、最終的に得られる画像の各画素信号は、CDS部４１−０，４１−１，４２−２，…のうち、上下左右に隣接する画素の画素信号とは異なるものによって補正されたものとなるようになされている。
【００２９】
上述したように、CDS部４１−０，４１−１，４２−２，…は、補正処理の性能にバラツキがあるが、その影響は、縦縞や横縞等のように視覚的に目立つものではなく、ランダム、すなわち、規則性を有することなく、最終的に得られる画像上に現れることになる。したがって、当該画像を見るものに与える視覚的な不快感を低減させることが可能となる。
【００３０】
なお、本発明を適用したCMOSセンサ５０は、上述したように、従来のCMOSセンサ４と置換して用いるだけであるので、従来と比較して、何らかの補正処理を追加して実行する訳ではない。よって、最終的な画像信号を得るまでに要する時間が延伸されることもなく、上述した効果を得ることができる。
【００３１】
また、本発明を適用したCMOSセンサ５０は、ディジタルビデオカメラの他、ディジタルスチルカメラ、スキャナ等の光学像を元にしてディジタル画像信号を生成するあらゆる電子機器に適用することが可能である。
【００３２】
【発明の効果】
以上のように、本発明によれば、CMOSセンサを用いて得られる画像信号の画像に生じ得る規則性のあるノイズを目立たないようにすることが可能となる。
【図面の簡単な説明】
【図１】従来の一般的なディジタルビデオカメラの構成例を示すブロック図である。
【図２】従来のCMOSセンサの構成例を示すブロック図である。
【図３】本発明の一実施の形態であるCMOSセンサの構成例を示すブロック図である。
【符号の説明】
５ 信号処理部， ３１ 光電変換部， ３２ 配線， ４１ CDS部
【発明の属する技術分野】
本発明は、撮像素子に関し、特に、得られる画素信号から構成される画像に、規則性のあるノイズが発生することを抑止するようにした撮像素子に関する。
【０００２】
【従来の技術】
従来、画像をディジタル信号として取得するディジタルスチルカメラ、ディジタルビデオカメラ等のような電子機器には、被写体の光学像を電気信号に変換する、すなわち、光電変換を行う撮像素子が搭載されている。
【０００３】
撮像素子としては、CCD(Charge Coupled Device)センサ、CMOSセンサが知られている。
【０００４】
CMOSセンサは、CCDセンサに比較して、高密度で膨大な画素を配置することができ、画素信号の読み出しが非常に速く、消費電力が少なく、生産コストが低いことが長所であり、画素信号にノイズが含まれることや画素精度にばらつきが生じることが短所として知られている。
【０００５】
図１は、CMOSセンサが搭載されている一般的なディジタルビデオカメラの構成例を示している。このディジタルビデオカメラ１は、大別して光学系、信号処理系、記録系、表示系、および制御系から構成される。
【０００６】
ディジタルビデオカメラ１の光学系は、被写体の光画像を集光するレンズ２、光画像の光量を調整する絞り３、および集光された光画像を所定のフレームレートで光電変換して画素信号を発生するCMOSセンサ４から構成される。
【０００７】
信号処理系は、CMOSセンサ４により発生された画素信号をサンプリングすることによってノイズを低減させる信号補正部５、信号補正部５によってノイズが除去された画素信号をＡＤ変換するＡ／Ｄコンバータ６、Ａ／Ｄコンバータ６が出力するディジタルの画素信号を元にして画像信号を生成するDSP(Digital Signal Processor)７から構成される。
【０００８】
ディジタルビデオカメラ１の記録系は、DSP７から入力される画像信号をエンコードしてメモリ１３に記録したり、メモリ１３に記録されている符号化データを読み出してデコードし、その結果得られる画像信号をDSP７に供給したりするCODEC(Compression/Decompression)１２、および、エンコードされた符号化データを記憶する磁気ディスク、光ディスク、光磁気ディスク、半導体などよりなるメモリ１３から構成される。
【０００９】
ディジタルビデオカメラ１の表示系は、DSP７から供給される画像信号をＤＡ変換するＤ／Ａコンバータ９、Ｄ／Ａコンバータ９が出力するＲ，Ｇ，Ｂ成分の全てを有する画素から構成されるカラー画像を、輝度Ｙ、色差Ｃｒ，Ｃｂ等の通常のビデオ信号に変換してディスプレイ１１に出力するビデオエンコーダ１０、およびビデオ信号に対応する画像を表示することによってファインダやビデオモニタとして機能するLCD(Liquid Crystal Display)等よりなるディスプレイ１１から構成される。
【００１０】
ディジタルビデオカメラ１の制御系は、CMOSセンサ４乃至DSP７の動作タイミングを制御するタイミングジェネレータ（ＴＧ）８、ユーザからの各種の操作を受け付けるインプットデバイス１５、およびディジタルビデオカメラ１の全体を制御するCPU(Central Processing Unit)１４から構成される。
【００１１】
図２は、CMOSセンサ４と信号補正部５の詳細な構成例を示している。CMOSセンサ４には、光電変換によって画像を構成する各画素の画素信号をそれぞれ発生する複数の光電変換部３１が縦横に配置されている。以下、座標（ｘ，ｙ）の画素に対応する光電変換部３１を光電変換部３１−ｘｙと記述する。
【００１２】
縦方向に並んで配置された光電変換部３１−００，３１−０１，３１−０２，…は、垂直配線３２−０を介して、信号補正部５のCDS(Correlated Double Sampling)部４１−０に接続されている。縦方向に並んで配置された光電変換部３１−１０，３１−１１，３１−１２，…は、垂直配線３２−１を介して、信号補正部５のCDS部４１−１に接続されている。以下、同様に、縦方向に並んで配置された光電変換部３１−ｘ０，３１−ｘ１，３１−ｘ２，…は、垂直配線３２−ｘを介して、信号補正部５のCDS部４１−ｘに接されている。
【００１３】
信号補正部５のCDS部４１−０は、垂直配線３２−０を介して、光電変換部３１−００，３１−０１，３１−０２，…から入力される画素信号のノイズを除去するとともに、光電変換部３１−００，３１−０１，３１−０２，…それぞれの性能のばらつきに起因する各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。CDS部４１−１は、垂直配線３２−１を介して、光電変換部３１−１０，３１−１１，３１−１２，…から入力される画素信号のノイズを除去するとともに、光電変換部３１−１０，３１−１１，３１−１２，…それぞれの性能のばらつきに起因する各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。以下、同様に、CDS部４１−ｘは、垂直配線３２−ｘを介して、光電変換部３１−ｘ０，３１−ｘ１，３１−ｘ２，…から入力される画素信号のノイズを除去するとともに、光電変換部３１−ｘ０，３１−ｘ１，３１−ｘ２，…それぞれの性能のばらつきに起因する各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。
【００１４】
【発明が解決しようとする課題】
ところで、信号補正部５を構成するCDS部４１−０，４１−１，４２−２，…にも、その補正処理の性能にバラツキがあるので、Ａ／Ｄコンバータ６に入力される画素信号のうち、縦方向に並んだ画素の画素信号はバラツキが抑止されているものの、縦のライン毎に画素信号は依然としてバラツキが生じていることがあり得るので、最終的に得られる画像信号の画像に縦縞のノイズが生じてしまうことがあった。
【００１５】
縦縞のように規則性のあるノイズは視覚的に知覚され易く、見るものに不快感を与えることになるので何らかの対策が必要となるが、従来においては、画素信号のバラツキがなくなるように画素信号を補正することが主眼とされており、容易な方法で当該ノイズを目立たなくする方法は発明されていないという課題があった。
【００１６】
本発明はこのような状況に鑑みてなされたものであり、CMOSセンサを用いて得られる画像信号の画像に生じ得る規則性のあるノイズを目立たないようにすることを目的とする。
【００１７】
【課題を解決するための手段】
本発明の撮像素子は、画像信号を構成する各画素の画素信号を光電変換によって生成する、縦横に配置された複数の光電変換手段と、光電変換手段によって生成された画素信号を補正する複数の補正手段と、任意の第１の光電変換手段によって生成された画素信号と、第１の光電変換手段の上下左右に隣接する第２乃至第５の光電変換手段によって生成された画素信号とを、規則性なくランダムに定められた異なる補正手段に供給する供給手段とを含むことを特徴とする。
【００１８】
前記撮像素子は、CMOSセンサとすることができる。
【００１９】
前記補正手段は、CDS処理回路とすることができる。
【００２０】
本発明の撮像素子においては、任意の第１の光電変換手段によって生成された画素信号と、第１の光電変換手段の上下左右に隣接する第２乃至第５の光電変換手段によって生成された画素信号とが、規則性なくランダムに定められた異なる補正手段に供給される。
【００２１】
【発明の実施の形態】
図３は、本発明の一実施の形態であるCMOSセンサの構成例を示している。このCM0Sセンサ５０は、図２に示された従来のCMOSセンサ４の代わりに、図１のディジタルビデオカメラ１の構成に用いるものである。
【００２２】
CMOSセンサ５０は、光電変換によって画像を構成する各画素の画素信号をそれぞれ発生し、縦横に配置されている複数の光電変換部５１−ｘｙ、および複数の配線５２−ｘから構成される。ここで、ｘ，ｙは、画素の座標を示すものとする。以下、座標（ｘ，ｙ）の画素に対応する光電変換部５１を光電変換部５１−ｘｙと記述する。
【００２３】
CMOSセンサ５０から出力される画素信号は、信号補正部５に入力される。信号補正部５は、図２に示された構成と同様に、CDS部４１−０，４１−１，４２−２，…から構成される。CDS部４１−０，４１−１，４２−２，…には、その補正処理の性能にバラツキが存在する。
【００２４】
縦方向に並んで配置された光電変換部５１−００，５１−０１，５１−０２，…は、必ずしも、配線５２−０を介して、信号補正部５のCDS部４１−０に接続されているわけではなく、それぞれが、上下左右に隣接する光電変換部５１とは異なる配線５２−ｚを介してCDS部４１−ｚに接続されている。ここで、ｚは横方向の座標であるが、規則性はなくランダムな値である。
【００２５】
縦方向に並んで配置された光電変換部５１−１０，５１−１１，５１−１２，…は、必ずしも、配線５２−１を介して、信号補正部５のCDS部４１−１に接続されているわけではなく、それぞれが、上下左右に隣接する光電変換部５１とは異なる配線５２−ｚを介してCDS部４１−ｚに接続されている。ここで、ｚは横方向の座標であるが、規則性はなくランダムな値である。
【００２６】
以下、同様に、縦方向に並んで配置された光電変換部５１−ｘ０，５１−ｘ１，５１−ｘ２，…は、必ずしも、配線５２−ｘを介して、信号補正部５のCDS部４１−ｘに接続されているわけではなく、それぞれが、上下左右に隣接する光電変換部５１とは異なる配線５２−ｚを介してCDS部４１−ｚに接続されている。ここで、ｚは横方向の座標であるが、規則性はなくランダムな値である。
【００２７】
信号補正部５のCDS部４１−０は、配線５２−０を介して入力される画素信号のノイズを除去するとともに、各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。CDS部４１−１は、配線５２−１を介して入力される画素信号のノイズを除去するとともに、各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。以下、同様に、CDS部４１−ｘは、配線５２−ｘを介して入力される画素信号のノイズを除去するとともに、各画素信号のばらつきを補正して、後段のＡ／Ｄコンバータ６に出力する。
【００２８】
したがって、最終的に得られる画像の各画素信号は、CDS部４１−０，４１−１，４２−２，…のうち、上下左右に隣接する画素の画素信号とは異なるものによって補正されたものとなるようになされている。
【００２９】
上述したように、CDS部４１−０，４１−１，４２−２，…は、補正処理の性能にバラツキがあるが、その影響は、縦縞や横縞等のように視覚的に目立つものではなく、ランダム、すなわち、規則性を有することなく、最終的に得られる画像上に現れることになる。したがって、当該画像を見るものに与える視覚的な不快感を低減させることが可能となる。
【００３０】
なお、本発明を適用したCMOSセンサ５０は、上述したように、従来のCMOSセンサ４と置換して用いるだけであるので、従来と比較して、何らかの補正処理を追加して実行する訳ではない。よって、最終的な画像信号を得るまでに要する時間が延伸されることもなく、上述した効果を得ることができる。
【００３１】
また、本発明を適用したCMOSセンサ５０は、ディジタルビデオカメラの他、ディジタルスチルカメラ、スキャナ等の光学像を元にしてディジタル画像信号を生成するあらゆる電子機器に適用することが可能である。
【００３２】
【発明の効果】
以上のように、本発明によれば、CMOSセンサを用いて得られる画像信号の画像に生じ得る規則性のあるノイズを目立たないようにすることが可能となる。
【図面の簡単な説明】
【図１】従来の一般的なディジタルビデオカメラの構成例を示すブロック図である。
【図２】従来のCMOSセンサの構成例を示すブロック図である。
【図３】本発明の一実施の形態であるCMOSセンサの構成例を示すブロック図である。
【符号の説明】
５ 信号処理部， ３１ 光電変換部， ３２ 配線， ４１ CDS部
Claims (3)
- 光学像に対応する電気的な画像信号を生成する撮像素子において、
前記画像信号を構成する各画素の前記画素信号を光電変換によって生成する、縦横に配置された複数の光電変換手段と、
前記光電変換手段によって生成された前記画素信号を補正する複数の補正手段と、
任意の第１の光電変換手段によって生成された画素信号と、前記第１の光電変換手段の上下左右に隣接する第２乃至第５の光電変換手段によって生成された画素信号とを、規則性なくランダムに定められた異なる前記補正手段に供給する供給手段と
を含むことを特徴とする撮像素子。 - 前記撮像素子は、CMOS(Complementary Mental-Oxide Semiconductor)センサである
ことを特徴とする請求項１に記載の撮像素子。 - 前記補正手段は、CDS(Correlated Double Sampling)処理回路である
ことを特徴とする請求項１に記載の撮像素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003084146A JP3972302B2 (ja) | 2003-03-26 | 2003-03-26 | 撮像素子 |
| US10/807,688 US20050001916A1 (en) | 2003-03-26 | 2004-03-24 | Imaging device |
| KR1020040020402A KR20040084843A (ko) | 2003-03-26 | 2004-03-25 | 촬상 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003084146A JP3972302B2 (ja) | 2003-03-26 | 2003-03-26 | 撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004297246A JP2004297246A (ja) | 2004-10-21 |
| JP3972302B2 true JP3972302B2 (ja) | 2007-09-05 |
Family
ID=33399372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003084146A Expired - Fee Related JP3972302B2 (ja) | 2003-03-26 | 2003-03-26 | 撮像素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050001916A1 (ja) |
| JP (1) | JP3972302B2 (ja) |
| KR (1) | KR20040084843A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM270583U (en) * | 2004-12-28 | 2005-07-11 | Lite On Semiconductor Corp | Smart phone having scanning/identification function |
| JP2007187983A (ja) * | 2006-01-16 | 2007-07-26 | Sony Corp | 撮像装置、およびレンズ位置調整方法 |
| US8089532B2 (en) | 2008-01-25 | 2012-01-03 | Aptina Imaging Corporation | Method and apparatus providing pixel-wise noise correction |
| JP4683112B2 (ja) * | 2008-10-31 | 2011-05-11 | ソニー株式会社 | 固体撮像装置、撮像装置 |
| JP5648010B2 (ja) * | 2012-03-30 | 2015-01-07 | 富士フイルム株式会社 | 機器の作動方法及び撮影装置と電子内視鏡装置 |
| US9478580B2 (en) * | 2014-10-30 | 2016-10-25 | Omnivision Technologies, Inc. | Grounding system for integrated circuits of particular usefulness for circuits incorporating backside-illuminated photosensor arrays |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856458U (ja) * | 1981-10-09 | 1983-04-16 | 株式会社日立製作所 | カラ−固体撮像装置 |
| US6690421B1 (en) * | 1996-10-30 | 2004-02-10 | Fuji Photo Film Co., Ltd. | Structure of solid state image pickup device |
| US6433822B1 (en) * | 1998-03-31 | 2002-08-13 | Intel Corporation | Method and apparatus for self-calibration and fixed-pattern noise removal in imager integrated circuits |
| US6601153B1 (en) * | 1999-12-31 | 2003-07-29 | Unisys Corporation | Method and apparatus for increasing computer performance through asynchronous memory block initialization |
| US6452149B1 (en) * | 2000-03-07 | 2002-09-17 | Kabushiki Kaisha Toshiba | Image input system including solid image sensing section and signal processing section |
| US6766474B2 (en) * | 2000-12-21 | 2004-07-20 | Intel Corporation | Multi-staged bios-based memory testing |
| JP3992504B2 (ja) * | 2002-02-04 | 2007-10-17 | 富士通株式会社 | Ｃｍｏｓイメージセンサ |
| US20040158701A1 (en) * | 2003-02-12 | 2004-08-12 | Dell Products L.P. | Method of decreasing boot up time in a computer system |
-
2003
- 2003-03-26 JP JP2003084146A patent/JP3972302B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-24 US US10/807,688 patent/US20050001916A1/en not_active Abandoned
- 2004-03-25 KR KR1020040020402A patent/KR20040084843A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004297246A (ja) | 2004-10-21 |
| KR20040084843A (ko) | 2004-10-06 |
| US20050001916A1 (en) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11758303B2 (en) | Electronic apparatus, method for controlling electronic apparatus, and control program | |
| JP5231529B2 (ja) | ビデオカメラ | |
| TWI527435B (zh) | 攝影機 | |
| US7847829B2 (en) | Image processing apparatus restoring color image signals | |
| US20060139468A1 (en) | Digital camera | |
| JP2006261789A (ja) | 撮像装置、撮像素子、及び撮像処理方法 | |
| JP2014216734A (ja) | 撮像装置及び撮像システム | |
| JP2000244823A (ja) | 撮像素子の欠陥画素補正装置 | |
| JP3972302B2 (ja) | 撮像素子 | |
| JP5948167B2 (ja) | 撮像装置 | |
| US20120127330A1 (en) | Image pickup device | |
| JP2004229055A (ja) | 画像処理装置 | |
| KR20120038203A (ko) | 주변 조도에 따른 영상 보정 기능을 갖는 영상 처리 장치 및 영상 처리 방법 | |
| JP6032912B2 (ja) | 撮像装置、その制御方法及びプログラム | |
| JP2003230158A (ja) | 画像処理装置および方法、プログラム、並びに記録媒体 | |
| KR20070056534A (ko) | 여유 데이터가 부가된 화소 데이터 출력 방법 및 장치 | |
| JP2010147774A (ja) | 撮像装置 | |
| JP2003348382A (ja) | 輪郭強調回路 | |
| JP5090899B2 (ja) | 撮像装置 | |
| JP5446291B2 (ja) | 撮像装置 | |
| US20190080435A1 (en) | Image processing apparatus and method, and image capturing apparatus | |
| JP2003101884A (ja) | シェーディング補正装置および方法 | |
| JP3613071B2 (ja) | 撮像装置 | |
| JPH11275452A (ja) | ディジタルカメラのシェーディング補正装置 | |
| JP4015357B2 (ja) | ディジタル・カメラおよびサーバとから構成されるシステムならびにその動作制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |