TWI359546B - Self-reparable semiconductor and system including - Google Patents
Self-reparable semiconductor and system including Download PDFInfo
- Publication number
- TWI359546B TWI359546B TW093127283A TW93127283A TWI359546B TW I359546 B TWI359546 B TW I359546B TW 093127283 A TW093127283 A TW 093127283A TW 93127283 A TW93127283 A TW 93127283A TW I359546 B TWI359546 B TW I359546B
- Authority
- TW
- Taiwan
- Prior art keywords
- sub
- function
- unit
- functional
- units
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 128
- 230000006870 function Effects 0.000 claims description 67
- 238000012360 testing method Methods 0.000 claims description 23
- 238000004891 communication Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 37
- 238000013507 mapping Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000344 soap Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 241000239226 Scorpiones Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
1359546 九、發明說明: 【發明所屬之技術領域】 有執行相同功能 本發明關於'半導體,更具體地說,本發明關於耳 的多個功能單元的自修復半導體。 【先前技術】 在半導體m增加的趨勢’這就是加倍地更高度地华成 積體電路’如’半導體可包括多個通常是獨立的功能單元它們執 行相同的功能。每個功能單元具有子功能單元。 現參考第一圖,半導體8包括Μ個一般獨立的功能單元⑺一夏、 10-2……和1〇_1^(總稱爲功能單元10),它們執行相同高度水平的 功能。每個功能單元10包括相同的N個子功能單元。例如,功能單 元10—1包括子功能單元U、21、31、......和W。功能單元:—2 包括子功能單元12、22、32、……和N2。功能單元1Q_M包括子功 能單元1M、2M、3M、……和M。在-行中的子功能單元執行相同的 低水平的功能。典型地,除了接地和電源,在功能單元之間沒有連接。 然而,在功能單元中的子功能單元之間有連接。這些連接可以是單向 的也可以是雙向的,並且可以包括一個或多個連接線。 現參考第二圖,示例的功能單元可以是吉比特(GigaMt)的物 理層器件70。例如,四個或八個吉比特物理層器件可製造於半導體 上。該物理層器件70包括第一個子功能單元74,其執行物理編碼子 層(PCS),FCT,並執行決定反饋序列估算(DFSE)功能。第二個子 功能單元76執行有限脈衝回應(FIR)濾波功能。第三個子功能單元 78 執行回波(echo)和近端串話(near end crosstalk)( NEXT)功 月匕。弟四和第五個子功能單元8〇和84分別執行數位和類比前端(AFE) 1359546 功能。 如果母個單個的功能單元的成品率是90%,那麼具有χ個相同 的功能單元的半導體的成品率是(〇· 9)、例如,如果一個半導體包 括8個功能單元,每個成品率爲9〇% ’那麼該半導體的成品率是43 %,這是不可接受的成品率。 【發明内容】 根據本發明的某些實施例,提供了一種自修復半導體,其包括: 。第一功能單元,其包括第一、第二和第三子功能單元,這些子功 能單,合作執行第一功能,其中所述第一子功能單元與所述第二和/ 或f三子功能單元中的至少一個通信,並且所述第二子功能單元與所 述第一和/或第三子功能單元中的至少一個通信; 第一備用功能單元,其包括第一、第二和第三子功能單元,其中 :述第-功能單元輯述m第三子魏單元,以及所述第 一備用功能單元分別是功能上可交換的;以及 開關器件,其與所述第一功能單元的所述第一、第二和第三子功 也早疋及所述第-備用功能單元通信’並且當所述第-功能單元的所 ,第 第一和第二子功能單元中的至少一個不可操作時,所述開關 器件用所述第一備用功能單元的所述第一、第二 的至少-個,取代所述第一功能單元的第一、第二 中的至少一個。 根據本發明的某些實施例,還提供了一種系統,其包括: 自修復半導體,該自修復半導體包括: Μ個功能單元,其執行一個功能,其中μg 1 ; N個備用功能單元,其執行所述功能,並且可與所述μ個功能單 元交換,其中Ng 1 ;以及 I359546 開關器件,其與所述m個功能單元和所述N個備用功能單元通 fs,並且當所述Μ個功能單元中的所述—個不可操作時,其選擇性地 用所述Ν個備用功能單元中的一個取代所述Μ個功能單元令的一僻; 自動測試裝置(ATE); 保險電路,其與所述自修復半導體相關聯,該保險電路包括多個 保險絲,其選擇性地存儲至少一個不可操作功能單元的位置;以及 整流電路,其與所述自修復半導體相關聯,所述整流電路與所述 ATE和所述保險電路連接(interface)。 .根據本發明的某些實施例,進一步提供一種自修復半導體,其包 括: ’、 /個功能單元,每-個所述功能單元都包括第―、第二和第三子 功能單元,其中所述Μ個功能單元中的每__個執行相同的功能,立中 Μ大於或等於i,其中所述第―、第二和第三子功能單以每一個相 單元執行相同的功能’並且其中所述第-子功能單元相應 的$ 所述第—和/或第三子功能單元相應的子功能單元中 第’亚且所述第二子功能單元相應的子功能單元與所述 第一 三子錢單元相應的子功能單元中的至少-個通信; 卜並且一里備:力能單元’其包括X個子功能單元,其大於或等於 個功处單ΛΛ第—制錢單元的所述x個子魏單元與所述m 個力此早疋的相應子功能單元功能上可交換;以及 多個開關器件,當所述μ個功能單元中的所述第_、第 子功能單元不可榫作眭甘禾第一和第二 m加其用所述Χ個子功能單元中的至少-個取代 所述Μ個功能單元中的:至1個取代 個。 弗一押弟一子功能早兀中的至少一 本發明的進一步的可應用領域將通過此^ ^ ^ 亥理解’料的說明書和特定的例子,在揭示出本 1359546 發明的較佳實施例的同時,僅是用 本發明的保護範圍。 $ 的目的’而非用於限制 【實施方式】 本發明較佳實施例的下面的描述本質 制本發明及其制㈣。肖且絕無限 標號標識相同的元件。 胃“疋.起見,附圖中相同的元件 =本發日㈣自修復半導體包括—個或多個完全或部分備用功 = 個功能單元或子功能單元_的缺陷被探測到,那麼功 :早=子功能單元被_,且由完全或部分備用功能單元中的功能 早=或子功能單元取代4過關器件而實現再配置, :與功能單元或子功能單元集成在—起絲立於功能單元或子= 單疋。 有缺陷的魏或子功鮮元可在組裝後,操作過程中周期性的上 電(Ρ〇· up)過程中被探測,和/或手動地探測。雖然本發明將结 合具體例子說明’本領域的技術人員應理解,每個半導體可包括任何 數目的功能單元,其執行相同高度水平的功能”力能單元可包括任何 數目的公共子功能單元。 而且,雖然示出特定的開關器件和佈局,要使用的特定的開關器 件和佈局將決定於具體的實施例,具體的功能和/或子功能單元和其 他正規設計標準。相似或不同類型的開關器件可用於相同的半導體以 ^代不可操作的功能和/或子功能單元。當子功能單元之間的連線攜 帶類比信號時,執行類比開關,這較佳採用電流開關器件’一般用於 類比輸出信號和用於類比輸入信號的求和節點開關(summing n〇de switching)。這樣的開關器件和基於電壓的開關器件相比具有幾個優 點,如減少的衰減,較低的阻抗和較低的失真。第十三圖顯示求和節 1359546 點開關的例子。求和節點開關提供輸入類比信號,其可比Vdd大或是 負的°和電壓模式開關相比,比Vdd大或是負的電壓信號可引起開關 電晶體變爲正向偏置。有關求和器件的進一步的解釋可在2000年7 月31日申請的—般受讓的申請No. 09629092中發現,其名稱爲
Active Resistance Summer For A Transformer Hybrid” ,該申 清的内谷以參考的方式並入此處。 數位開關器件可用於攜帶數位信號的連線。這類開關包括,例 如,標準邏輯器件,閘極電路,多工器(muxes),電晶體等等。 現參考第三A圖’每個實施例的半導體86可包括控制器88,該 控制器88位於晶片上且與開關器件9〇和子功能單元92通信。測試 或錯誤識別電路94識別不可操作子功能單元92並生成配置資料。如 前所述,控制器88命令開關器件90取代不可操作子功能單元犯。 控制益88可在組裝之後,在操作過程中,周期性地在上電時執行内 置自測試模式,和/或手動測試。 現參考第三B圖,每個實施例的半導體86可包括控制器96,其 位於晶片外且可移去地連到單片記憶體(〇n_chipmem〇ry)卯,如非 易失性記憶體。!己憶體98存儲配置資料,該配置資料爲開關器件9〇 限定,關位置。控制器96連到子功能單元92並探測和/或測試故障。 控制益96使用測試結果以限粒置資料,該配置資料然後存儲在記 憶體98中《•當上電時’ @己置資制於配置子功能單元92。如可理解 的那樣,有多種其他方式執行開關器件。例如,保險絲,如鐳射保險 絲或反保險絲(anti-fuse)’可以用於形成w或斷開連接以取代功 ^了和/或子功能單元。也可使用外部插針(_)或雙列插入式 開關(dip switches)。 1359546 卜備用魏單幻〇-S位於錢單元〗 :樣,備用功能單…可位於半導體!。上任;:置=解的 =l°—8可位於任何功能單元w的左逄或右逄。備 開關益件94和備用功能單元1〇 功能單…们,—3,—= 四圖的例子中’備用功能單元1G — S允許—個功能單元中愈在第 子功能單元失效。通過允許取代不可操作功能單元半導體可=的 顯著改進。如果功能單元1。—ι中一個或子功能^成 =’ 3i和/或41的任何組合失效(如交又線陰 再配置以備用功能單元10 — s中的 ^ Μ破 單元11,2卜31和41。 力此早標代不可柄作子功能 i i二’如:子功能單元U是不可操作的,到子功能單元11、12 二的輸入92-卜92—2和92一3是被開關H、 和94 — 4被右移(績ted) 一個功能單元。子功能單元42、94= 4S 的輸出 92-4、92-5 和 92—6 是被開關 94_5、94—6、% 94 — 8被左移一個功能單元。 σ ;42再西I置U 一功能單元1〇—1包括子功能單元12'22、32 口 一功忐早7L 10 —2包括子功能單元13、23、33和43。 功—3包括子功能單元1S、2S、3S和4S。第四功能單元二 处 功能單元14、24、34和44。第五功能單元10-5包括子 功月&早兀15、25:35和45。第六功能單元1G_6包括子功能單元16、 26 36和46°這個不例性實施例允許對功能單元的替代。 …現參考第五圖,除了功能單元1〇—卜1〇一2和1〇一6,備用 單兀10 S製造於半導體1〇〇上。而且開關器件1〇4位於功能單元 的輸彳輸出在第五圖中所述的示例性實施例中,備用功能單元 10 S位於功月10之間。開關器件⑽和備用功能單元1〇 —s 1359546 允許半導體100取代在功能單元10-1、10-2、10-3、10-4、10 —5和/或10 —6中的不可操作的子功能單元。第五圖的例子中備 用功能單元10-S允許每-行中的-個子魏單元失效。通過允許對 不可操作的子功能單元的取代,半導體_的成品率得⑽著改進。 二1性實_允許對魏單元或子功能單元的取代,和/或對不同功 能單元中的多個子功能單元的取代。如果子功能單元1131和託失 效(如圖中陰影所示)’關1〇4經再配置以分別用備用功能單元 —s中的子功能單元15、35和25取代不可操作的子功能單元11、 和26。 不可操作的子功能單元i!以如下方式被取代:到子功能單元 11、12和13的輸入106—1、106_2和106_3是被開關1〇4_卜1〇4 -2、104-3和104 - 4右移-個功能單元。子功能單元12、13和is 的輸出 106 —4、106 —5 和 106—6 是被開關 104_5、104—6、1〇4一 7和104-8左移-個功能單元。不可操作的子功能單元13以相 方式取代。 不可操作的子功能單元26以知下方式取代:子功能單元14、15 和 16 的輸出 106-7、106-8 和 106—9 是被開關 104-8、104-9、 1〇4~1〇和104_U左移一個功能單元。子功能單元&以和沉的 輸出 1〇6-1〇、1〇6—11 和 1〇6—12是被開關 1〇4—12、1〇4 一 131〇4 —14和1 〇4 — 15右移位元一個功能單元。 再配置之後,第-功能單元n包括子功能單元12、21、犯 和41。第二功能單疋ι〇_2包括子功能單元13、22、犯和42。第三 功能單元⑺一包括子功能單元^犯和…第四功能單元^ 4包括子功能單兀14、2S、34和44。第五功能單元1〇- 5包括子 功能單元15、24、35和45。第六功能單元1〇_6包括子功能單元16、 25 、 36 和 46 。 丄 端。1參考第六圖’半導體l5G包括備用子功能單元ig—s位於一 果子功症單凡21 (如圖令陰影所禾)失效,到子功能單元2卜 —2 .和26的輸入120-卜120-2……120-6是被開關124-1、124
认认...··和I24 — 7右移一個功能單元。子功能單元22、23……和2S a 出 120—7、120—8......和 120 — 12 是被開關 124-8、124 — 9… 和124— 14左移一個功能單元。 再;^配之後,第一功能單元1〇_ i包括子功能單元u、22、3ι 矛第一功能單元12一2包括子功能單元丨2、23、32和42。第三 功能單元1〇 —3包括子功能單元13、24、33和43。第四功能單元1〇 ^包。括子功能單元14、25、34和44 »第五功能單元10 —5包括子 功月b單元15、26、35和45。第六功能單元1〇一6包括子功能單元16、 Μ、36 和 46。 再參考第七圖’半導體160包括部分備用子功能單元lo-ps, 其位於一端,部分備用子功能單元10 — PS包括一個或多個子功能單 凡(用於某些子功能單元但不是所有的子功能單元)。例如,部分子 功能單元10 —PS包括子功能單元25和3S,而不包括1S或4S。所提 供的部分子功能單元可能與那些更有可能具有更低的成品率的子功 能單元關聯。通過不製造其他子功能單元和開關,可以降低半導體 160的成本。 如果子功能單元21失效(如陰影所示),到子功能單元21、22...... 和 26 的輸入 120-卜 120 —2......和 120 — 6 被開關 124— 1、124—2...... 和124— 6右移一個功能單元。子功能單元22、23……和2S的輸出 120-7 ' 120-8……和 120—12 被開關 124-8、124 — 9……124-13 左移一個子功能單元。 再配置之後,第一功能單元10—1包括子功能單元11、22、31 和41。第二功能單元10-2包括子功能單元12、23、32和42。第三 12 1359546 子^包括子功能單元13、24、33和“。第四功能單元μ 功早、25、34和44。第五1 力能單Μ卜5包括子 功此早兀15、26、35和45。第功沪罝分〗η 〇 2S、36和46。 U此早凡10~6包括子功能單元16、 如八圖’可提供額外的完全和/或部分備用功能單元。例 弟八”的半導體17Q包括兩個部分備用子功能單元Η — %和 彼此H 部分備用子功能單元1G —故和可定位於 單元位如圖示)或非臨近的位置。如果完全或部分子功能 和/轉\ ^近的位置’開關172在兩個臨近的開關之間開關輸入 矛/或輸出。例如,開關174 — 1可你;〇口 _ 出到子功能單元22/U的=子一 Μ開關輸入和/或輸 22、^子9功能單元21和22失效(如陰影所示),到子功能單元2卜 -1 m — / 的輸入 口2—1、172-2、172 —3 和 172-4 被開關 174 9C ' 〇 ' .·····和174 一 6右移兩個功能單元。到子功能單元23、24、 ZSi 和 2S2 的輸出 172 — 5、1 79 — β < 1 172 — 6......和 172 —8 被開關 174-7、174 —8......和174~ 12左移兩個功能單元。 如果子功能單S 37失效,到子功能單元35、36和37的輸入172 :9、Π2〜10和 172—u 被開關 m—12、m—心 1?4_14和 174 15左移-個功能單元。到子功能單元3Sz、35和%的輸出⑺― 12、172—13和172-14被開關174—16、174—17、174_18和174 —19右移一個功能單元。 再配置之後’第-功能單元1Q_ i包括子功能單元Η、23、31 和41。第二功能單元1〇 —2包括子功能單元12、24、32和。第三 功能單元10_3包括子功能單元13、%、33和43。第四功能單元 1〇—Ϊ包括子功能單元14、%、34和44。第五功能單元10一5包括 子功能單元15、25、3S2和45。第六功能單元10_6包括子功能單元 13 1359546 16、26、35和46。第七功能單元1〇 —7包括子功能單元i7、2? fa 47 〇 36 半導體也可以包括兩個或更多完全和/或部分功能單元,其位於 —端或任何其他位置。在第九圖中,兩個部分備用功能單元ι〇 —匕 和10-PS2位於半導H 180的一端。如果子功能單元21和24失效(如 陰影所示),開關器件182用備用功能單元1〇 —队和1〇-pS2 功能單元2Si和2S2取代它們。
再配置之後’第-功能單元包括子功能單元HU 和4卜第二功能單元10 —2包括子功能單元12、23、犯和U。第二 功能單元1〇-3包括子功能單元13、25、33和43。第四功能單元^ -4包括子功能單元14、26、34和44。第五功能單元1G —5包括子 =能單元15、27、35和45。第六功能單元1G —6包括子功能單元16、 |、36和46。第七功能單元1〇_7包括子功能單元p a 47。 1 現參考第十圖,爲了減少開關器件的複雜性,半導體19〇勺括夕 =關器件’其包括多工器(M) 192 ’該多工器接收?個輸入信號: =到q個輸出信號,其中q小於ρβ例如,p個輸入信號可以被 轉換成一個輸出信號。 可替換地,這p個輸入信號可以被轉換成兩個或更多個輸出产 號。例如,八個输入信號可被轉換成三個輸出信號。在該例中,一個 輸入信號不被轉換,例如,在吉比特物理層器件中的高速信號諸如資 =信號。兩個中速信號可以被轉換成一個輸出信號。餘下::個輸二 信號’它們較佳爲“慢”信號,如吉比特物理層中的控制信號,‘以 被轉換成一個輸出信號。 〜 多工分配器(D,demultiplexer) 194接收! ilJq個輸入作號, 且發生P個輸出信號。被多路轉換或分路的輸人和輸出的數目^於 丄功M6 通俨的子功此單兀,這些子功能單元和多工器192和多工分配器194 於^通過減少需要被開關的連線的數目,開關器件可以被簡化。示 检士、十圖和第十—圖的示例性的實施例顯示多個輸入,這些輸入被轉 白夕2信號輪出。基於前述的討論,然而,本領域的技術人員應明 夕ϋ的輸出可以包括一個或多個輸出,它們被多路轉換或沒被轉 接少例^ ’如果子功能單元21失效,開關器件196-1和196-2連 夕=11 192-1和多工分配m3。這爲從子功能單元u送往 功能單元22 (其取代不可操作的子魏單元21)的錢建立正向 夕工分配|5 192_3與子功能單元U通信。相似地,如果需要 也y建立逆向通路。開關器件196— 1#〇 196一2連接多工器HI 和多,分配器194-卜其與子功能單元u通信。如可理解的那樣, 示出了正向和逆向k號通路,正向和/或逆向通路可按需要在子 功能單元之間使用。如果在子功能單元之間沒有使用正向和逆向通 路某些多工器和多路分配器可省略。 在失效和再配置之後,第-功能單元丨㈠包括子功能單元n、 2 31和41。第二功能單元1〇_2包括子功能單元12、23、犯和 42。第三功能單幻〇_3包括子功能單元13、&犯和β。第四功 能單元1G-4包括子功能單元14、24 ' 3S和44。第五功能單元ι〇 -5包括子功能單元15、25、34和45。第六功能單元w —6包括 功能單元16、26、35和46。 具有多路轉換開關器件的半導體可包括多個完全或部分備用子 功能單it。現參考第十-圖,半導體_包括兩個部分備用子功能單 =10-PS4 1G-PS2。多個完全或部分備用子功能單元不必彼此鄰近 安置。開關器# 204至少連接到兩個相鄰的開關。例如,開關器件 20H與開關器件204_2和2〇4一3通信。相似地,開關器㈣ 1359546 - 2與開關為件204- 3和204-4通信。半導體200能夠取代同 尹的兩個失效。 仃 =,如果子功能單元31和33失效(如陰影所示),開關器件 2〇被再配置。弟一功能單元包括子功能單元m、 41。第二功能單元10 —2包括子功能單元12、22、34和42。第三功0 能單元H)-3包括子功能單元13、23、35和.第四功能單元— 包括子功能單幻4、24、3Si#〇 44。第五功能單元ι〇_5包 功能單元15、25、3&和45。 子 失效是且獨域分佈於半導體上(這也許是真實 不疋^的),如果單個功能單元的成品率(yield)是^,那麼第— IS:'早7品率是Ρ—=Ρ“(子功能單元的面積)/(功能單元的 貝。功,早7G的成品率Ps等於每個子功能單元成品率的積。 如果P疋功也早疋的成品率,m是工作的功能單元的最小數目, 且η等於m加上備用功能單元的數目,則成品率定義如下: ή xl(n-x)! =H8/固功早70 (和備用功能單幻的半導體的成品率爲 〇 ,、母固功此單元具有相同的成品率。假定功能單元具 有4個子功能單U、B、C和D。如果A、B、c和經歷一次失 政,則所有子功能單元作爲—個組被換出(swappedQut)。借助一個 備用功能單元,成品率提高至77 5%。 Λ如果功能性模組可以兩組u和B)和/或(C和D)被換出,則 成品率等於: yield = f、pAxPe,m,n、乂xp m n、 在這侧子t,當失絲度的密度,舰品率提高至 85.6%。 16 1359546 如果功能性模組可以三組被換出(A和B ), C和/或D,則成品率 等於: yield — f{pAXpB,m,nyxHpe,m,nK(pD,m,^ 在這個例子巾虽A、B、c和D的失效密度相等時品 88. 6%。 .如果功月b性杈組可以四組被換出A、B、c和/或D,則成品率等 於: 辦心/(八,叫Χ/(Λ,叫χ/(凡㈣χ/(八㈣在這 個例子中,當A、B、CiDD的失效密度相等時,成品率提高至 功^可理Γ的那樣’提供—個備用功能單元顯著地提高成品率。將 β 成兩個歧多子魏單元進-步提高成品率,這些子功能 =衡Γ個換出。在某些點,在提高成品率和增加設計複雜性之間求 現參考第十二Α圖及第十二Β圖,苴顯 锸田认% 二;::·:控Γ始於步驟24。。在㈣242,控制識別出不可; 力此早兀的仃和列β在步驟244,控 行的數目,且設;tR等於!。在 ^ Ν專於功此早^ 如果是真,難_步_8 ^。1確定R是否等於Ν+卜 苴中控制禮;m Γ 果疋假,控制繼續步驟250, /、T役制確疋疋否订RA於或等於—個 (SFU)。如果是假,在步 ” (N.0.)子功能單元 如果是真,控制繼續步驟2二: 於兩個不可操作(N.O.)子功能單元(SF疋疋订R包括大於或等 全或邻八;…… ( FU)。因爲只提供-個備用* 王或。P刀子功忐早το’如果兩個或更多 侑用π 行,在步驟256發出一個錯誤信號。 ’、乍子力月匕早儿在相同的 在步驟258,控制設定m等於完全或部分備用功能單元的列數, 17 1359546 且Z等於不可操作的子功能單元的列數。在步驟26 ^驟270 ^如果失效,控制繼續步且 ====驟 278 _Α1, 你乂鄱Ζ8ϋ控制增大{^,且控制繼續步驟2 一如果在步驟270 ’ ζ大於m ,控制繼續步驟284,且用開關器件移 位元第i個子功能單元到(卜丨)列。在 ' 是否等於in。如果不是,在步驟288控制 ^ ( 1_1) 否則,控制繼續步驟⑽ 制減小^且繼續步驟⑽。 _如本領域的技術人M可理解的那樣,用於取代不可操作的功能單 :和/或子功能單元的相似的演算法可用於半導體執行,該半導體包 括兩個或多個完全或部分制功能單元和/或子魏單元。而且,雖 然不出了特定的開關佈局,將被使用的特定開關器件將蚊於呈體的 :施例’具體的魏單元和/或子功能單元的細節和其他常規設計標 準。多種不同類型的開關器件也可以用於相同的半導體。 現參考第十四圖,半導體300包括M個功能單元3〇2 — i、別2 — 2......和(總稱爲302)。Μ個功能單元302令的每一個分別包括 第一、第二和第三子功能單元IX、2Χ和3Χ,其中X是在之間 的數目帛子功能單元11、^ 2、13......和1Μ分別與第二子功能單 元21 22、23......和2Μ通信。第一子功能單元Η也分別與第三子功 月匕單元31、32、33......和3M通信。例如’第一子功能單元1χ可包括 外。卩類比和/或數位輪入/輸出(I /〇s ),且第三子功能單元犯可包括 外部類比和/或數位輸入/輸出(I/Os)。在該例中,第二子功能單元 2X不與第二子功能單元3χ通信。然而,本領域的技術人員將理解第 二子功能單元2X可與第三子功能單元3X通信。而且,子功能單元也 可按需要增加並連接。 1359546 第一子功能單元IX與半導體300的衰減器3〇4通信,且第三子 功能單元3X與半導體剔的衰減器㈣通信。雖然說明於第十:圖 t的示例性的實施例分別包括第一、第二和第三子功能單元ιχ、2χ 和3Χ,在Μ個功能單元3〇2中的每一個中,本領域的技術人員可以 理解半導體_的功能Μ3〇2可包括任何數目的子功能單元其以 不同的組合通信。 當一個子魏單元不可操料,問題産生了 H如果在給定 =能單元3G2 t,第三子功能單s3X是不可操作的,在第一子功 此單7G IX和第—子功能單兀2χ之間的信號通路可保持完整。然而, 在第-子功能單元IX和第三子功能單元3χ之間的信號通路可保持不 =°因此整個功能單元逝是不可操作的。例如,多槔開關的一個 士疋有缺陷的。當-個或多個子功能單元變得不可操作時,有必要關 斷子:力能和/或整個功能單元聚,並且用備用子功能和…力能單元 現參考第十五圖,8槔半導體314包括九個功能單元316和3. =功能單元⑽和318包括8個功能單元316,其分別與半導體314 和備用的功能單元318的輸入和衰減器卿和奶通信。雖然在這個 :例性貫施例中’示出的備用功能單元川在半導體314的最右邊, 備^力能單元318可位於半導體314的最左邊,或在任意兩個功 几316之間。
物理蟑段(slice) 316指特定功能單元316中子功能單元U 物理2的分組’它們物理上定位爲—個埠。通常(但非必須)。 ttrr力能單元是垂直地堆疊的。例如,第十五圖中第一物] 埤敫316—1包括子功能單元u、21和31。 =導,314包括具有備用子功能單元1S、2S#。3s的備用功能 凡318。I個或多個子功能單元1χ、^和/或3χ不可操作(第 1359546 五圖中以交叉線示出)時,本塞辦 沒有示於第十五圖中)可從物理車件(爲了簡單起見, 不同物理璋段3丨6的子功 卜丰〜 弟十五圖令的半導體叫 槐^如 母個订可包括-個不可操作的子功能單同時伴 持8個起作用的邏輯埠段。 叶保 邏輯蟑段指子功能單元的分組,該 316的輸入衰減器32G路由 早70用於從物理蜂段 薄奶m 〃 號至问一物理槔段加的各個輸出衰減 ^32j。例如,料五圖中的子功能單元13、26和 因=十五圖中的第二邏輯卑段包括子功能單元 = :Ι=:Γ可操作的,開關器件從第三物理埠段二 的入減益3 20 — 3路由缺Φ楚rm οσ 田乜唬至第四物理埠段316 —4的第一子功的 早疋14。因此’第三邏料段包括子功能單元14、㈡和⑽。^ «ί 自物料斷316-1和316-2的衰減11 32(Μ和32()-2的^分 ==理蜂段316-1和316_2的第-子功能單元❹1;: =1 & 316-3 (其包括不可操作的子功能單元13),來自衰 “Γ-〇4二:°广信號被路由至一個功能單元的右邊與物理琿 -4到316-8和318鄰近。雖然子功能單元以不可操作的, 子功能車元23保持可操作。因此,_器件將 從 能單元14路由至子功沪i开Μ 拘田七就從子功 單元IX和m 實施例中,在第—子功能
2 ϋ ^ 單元3X之間的信號通過第二子功能單元2X 〜第―子㈣單元Μ位於可操作的第—子功 如,從子功能單元14到子功能單元33的信號通過子功能^ 通過子功能單元26的路由可以在子功能單元別 二”,元26連接子功能單元16到子功能單元二= 此早凡26疋不可操作的,從子功能單元16到子功能單元犯的信 20 1359546 ,通過子功能單元26路由。這是在製造期間通過自動從第一子功能 單通過信號至同一物理埠段316的第二子功能單元2X至第三子 力月b單元3X而實現的。從衰減$ 32〇—3到32〇_8的信號被右移一 個力月b單元,衰減器320 — 3到320 — 8和第三物理埠段316 — 3 —致 或在第二物理埠段316_ 3的右側。分別在第四,第五,和第六物理 皁#又316 4到316- 6的第一和第二子功能單元14和23、15和%, 及W和25之間的信號被左移一個功能單元,以避開不可操作的子功 能單元26。分別在第四到第八物理埠段316 —4到3i6 —8的第一和 第三子功能單元14和33、15和34、16和35、17和36,及18和37 之間的信號被左移-個功能單元。從備用功能單元^到第八輸 減器322 — 8的信號被左移一個功能單元。 第十五圖中最終的邏輯璋段包括子功能單元u、21和3i ; 12、 22 和 32,· 14、23 和 33 ; 15、24 和 34 ; 16、25 和 35 ; 17、27 和 % . 18、28 和 37 ;以及 is、2S 和 3S。 =考第十六圖,子功能單元15、28和32是不可操作的。在衰 減益和第一子功能單元320- 5和16,32〇—6和17,32〇—了和Μ, 以及第五子功能單元316_8和1S之間並通過第八物理淳段加 到316-8的信號被右移一個功能單元。在第 … 和25,17和26,以及18和27之間,從第=子^早^ 到3:6-8的信號被左移一個功能單元。在第—和第三二6 減器33到3S及322 — 2到322_8,且通過·;分別到衰 .則-8及備用功能單元318的信號被左移一個功能單=31卜3到 第十六圖中最終的邏輯埠段包括子魏單 22和33;13、23和34;14、24和35;16、25和36]7、%和37、 21 U59546 18、27 和 38 ;以及 IS、2S 和 3S。 現參考第十七圖,一個示例性的8埠半導體33〇和g個工作埠 332—1到332—9 —起製造。可以不用第九埠332_ 9的衰減器334 二9和336— 9。而且分別在第一或第九物理埠段332—i和332— 9的 個或多個開關器件X— t和χ—9可不用,因爲沒有鄰近的璋可供切 換。埠332的每一個包括功能單元332,該功能單元332分別具有第 —第一和第二子功能單元1X、2X和3X。在衰減器334和半導體330 ,第子功旎單元IX之間的第一開關器件338從衰減器334路由信 號至邠近物理埠段332的第一子功能單元ιχ,或從鄰近物理埠段332 的第一子功能單元U路由信號至衰減器334。 卜位於第一和第二子功能單元1X和2X之間的第二開關器件340從 第二子功能單元2X路由信號至第—子功能單元ιχ,或從第—子功能 單元π路由錢至第二子魏單元於第三和第三子魏單元2χ 和3Χ之間的第三開關器件342,從第一子功能單元ιχ路由信號至第 三子功能單元3Χ,或從第三子功能單元3χ路由信號至第一子功能單 7L IX。如上所述,從第一子功能單元ιχ到第三子功能單元狀的信 號344通過物理淳段的第二子功能單元2χ路由,該物理棒段具有可 操作的第一子功能第一 IX。 在第三子功能單元3Χ和衰減器336之間的第四開關346從第三 子功能單路由信號至衰減器336,或從衰減器咖路由信號至 第三子功能單7G 3Χ。在示例性實施例中,在每個物理埠段3犯,和在 每個子功能單元U與2Χ,及2Χ與3Χ,及輪入和/或輸出淳334和 IX’及3Χ和336之間,有兩個開關器件β這提供了雙向信號傳輸。 在示例性實施例令,單個開關器件338、340、342和346中每-個都 是多工器開關,其從兩個或更多不同信號輸入中選擇輸出。例如,且 有在第二和第三子功能單元23和33之間向下信號流的開關器謂 22 1359546 個路由輸二從子功能單元i2、13和14,的- 現參考第十八圖,進-步詳細說明示例性的3槔半導體脱 且有二個功能單元挪―1到356 —3和備用功能單元358。 通t的開關器件删―2和咖―3從衰減器_由信 :二目蜂段356的第一子功能單元ιχ,該向下信號通路位 元U和衰減器362之間。例如,在第二物理蜂段挪 八有向下的信號通路的開關器件刻—2,可從第—物理淳段 減6—^的-個輸入衰減器3^,或第二物理槔段35卜2的輸入衰 η/Γ 信號至第二物理棒段356 — 2的第一子功能單元12。 L號被類似地在相反的方向上路由。 一具有向下的信號通路的開關器件364—t到364_3和364_諸 一個第一子功能單元IX路由信號至同一物理埠段356的第二子功能 皁元2X,該向下的信號通路位於第一子功能單元ιχ和第二子功能= 二2Χ之間。例如’在第二物理埠段356 — 2内具有向下的信號通路的 開關器件綱-2’可從子功能單元u、12、和13中的一個輸出信號 至子功能單元22。信號被類似地在相反的方向上路由。 具有向下的信號通路的開關器件366—!到366_3和366_3從 個第一子功能單元1 x路由信號至同一物理埠段356的第三子功能 單凡3X,該向下的信號通路位於第二子功能單元以和第三子功能單 元3Χ之間。例如,在第二物理崞段356_2内具有向下的信號通^的 開關器件366 — 2,可從子功能單元〖1、12和13中的—個輸出信號 至子功能單元32。信號被類似地在相反的方向上路由。 具有向下的信號通路的開關器件368— 1到368 — 3從一個第三子 功月b單元3Χ路由信號至同一物理埠段356的輸出衰減器370,該向 下的信號通路位於第三子功能單元3X和衰減器37〇之間。例如,在 23 1359546 ,早356_2内具有向下的信號通路的開關器件368 — 2,可 此早几32和33中的任何"個輸出信號至同—物理埠段的輸出 农減β 370- 2。信號被類似地在相反的方向上路由。 QQn現參考第十九圖,進一步詳細說明示例性的開關器件378和 380’它們分別位於第—和第二子功能單元ιχ#π 2χ之間且分別在 弟一和第三子功能單元以和狀之間。開關器件378和剔包括多工 器開關’其選擇性地輸出四個輸人信號中的—個。第十九圖說明的多 工器37“口 380是四合一(4_t〇_n多工器,其被第一和第二控制 信號NE_SW和NW_SE ,及SW_NE和SE—NW控制,下面將對它們作進一 步的詳細說明。雖然示出了四合一多工器,三合一,二合一和/或m 合一(其中Μ是整數)多工器可根據所需的輸入數目而被採用。 在每個具有向下的信號流的多工器開關378令,“丨,,輸入從子 功能單元IX接收輸出信號,該子功能單元lx在左邊臨近的物理埠段 382。“0”輸入從當前物理埠段382的子功能單元^接收輸出信號。 2輸入從子功能單元1X接收輸出信號,該子功能單元1 χ在右邊 臨近的物理埠段382。因爲每個多工器開關378和38〇在三個信號間 選擇,該三個信號來自子功能單元IX或2χ,“3”輸入連接到地且 不用。這些信號被類似地在相反的方向路由。而且,雖然示出的多工 器開關378和380分別位於第一和第二子功能單元1X和2χ之間,在 第二和第三子功能單元2X及3X之間的多工器開關分別被類似地連 接。 現參考第二十圖,進一步詳細說明開關器件390和392,它們位 於半導體396的第一子功能單元IX和衰減器394之間。所說明的具 有向下的信號流的開關器件390是多工器開關,且所說明的具有向上 的信號流的開關器件392是雙開關。每個類型的開關器件390或392 可單獨使用,或取代392或390中的另一個使用。多工器開關390是 24 1359546 二合一多工器,其基於控制信號MUX_CR輸出兩個輸入信號中的— 個。“0”輸入接收來自同一物理埠段397的輸入衰減器394的輸出 信號。“Γ輸入接收來自左邊鄰近物理埠段397的輸入衰減器394 的輸出信號。 雙開關392包括第一和第二開關398和4〇〇,它們基於第—和第 二控制信號MUX—ST和MUX一CR,合作輸出來自第—子功能單元1χ的 信號至一個衰減器394。例如,第二物理璋段397_2的雙開關392 一2,通過開通第一開關398 — 2,將信號從子功能單元12指向同一 物理埠段397- 2中的輸入衰減器394_ 2,或通過開通第二開關4〇〇 2,將彳§號從子功能單元12指向左邊鄰近的物理埠段397—1的輸 出衰減器294— 1。第一和第二開關398和4〇〇中只有一個在任何時 間都開通,且兩個開關398和400通常不在同一時間斷開。 現參考第二十-圖,表包括用於第二十圖令的開關器件39〇和 392的控制仏號組合。當各控制信號設爲高電平時,開關器件3⑽和 4〇〇開,通,當各控制信號設爲低電平時,開關器件398和4〇〇斷開。 對於第二十圖中的具有向上的信號流的雙開關392,當MUX_ST設爲 高電=時,第一開關398開通β根據該表,.當MUX_ST設爲高電平時’一, 來自第一子功能單元1χ的信號被路由到同一物理埠段的各衰減 益394。當MUX_CR設爲高電平時,第二開關4〇〇開通。根據該表, $ MUX—CR設爲高電平時,來自第一子功能單元1χ的信號被路由至左 鄰近物理埠段397的衰減器394。當MUX—ST和MUX_CR爲零時,資 料不路由至衰減器394。當眶_ST和MUX_CR都設爲高電平. 一個不用的組合。 現參考第二十二圖,詳細說明了位於第三子功能單元3χ和半孝 體巧的衰減器410之間的開關器件權。如同第二十圖中具有向 L说机的開關益件,第二十二圖中具有向下的信號流的開關器^ 25 比 9546 408是雙開關。第-和第二開關412和414分別基於第一和第二控制 信號^LST和瞧_〇^合作路由信號至衰減器41〇,該信號是第三子 功能單7L 3X輸出的。第二十—圖中的控制信號組合也用於第二十二 =中的雙開關408的控制信號刖[灯和MUX_CRe在第二十圖中,sw 是三態緩衝ϋ ’其用於路由數位信號,其t信號方向是單向的。在圖 22中,SW是CMOS開關,其用於通過雙向類比信號。 當MUX一ST設定爲高電平時,第一開關412開通,且來自第三子 功能單το 3X的信號被路由到同一物理埠段397的各個衰減器41〇〇 =MUX_CR設定爲高電平時’第二開關414開通,且來自第三子功能 單元3X的信號路由到左邊臨近的物理埠段397的衰減器41(^雖然 僅八有向下的彳g號流的開關器件408在第二十二圖中進行了說明’也 可存在具有向上的信號流的開關器件的相似的佈局。而且,雙開關 408可用多工器開關取代。 現參考第二十三A圖,系統包括自動的測試裝置(ΑΤΕ) "ο、雷 射器422和具有整流電路424的自修復半導體423,保險電路(fuse circuit) 426和子功能單元以及開關器件(總稱爲428)。在測試模 式時,ATE 420測試子功能單元,並識別不可操作子功能單元(如果 有)。ATE 420輸出右故障的子功能單元的位址至雷射器422,其産生 或斷開保險電路426中的相應的保險絲。在標準模式時,整流電路 424用保險電路426來配置開關器件,下面將進行描述。 現參考第二十二B圖,說明了整流電路424。在測試過程之後, 雷射器422可使半導體423上保險電路426中的零個,一個或多個保 險絲停用(deactivate),這設定TRIMJM言號的值。“*,,是子功能 的占位付。換句話說,如果每個功能單元有三個子功能,將有 TRIM—P1、TRIM_P2和TRIM_P3三個信號。解碼模組436的輸入接收 TRIM—*信號^ TRIM_*信號是來自保險電路426的η位元寬的信號。解 26 1359546 碼板組436將TRIM、*信號轉換爲二進位的值其在〇和8之間。每 個二進位值相應於半導體86上的一個物理埠段 (假定是一個8埠半 導體)。第一多工器開關438的第一和第二輸入接收二進位值。 輸入衰減益故佳具有下拉電阻器以確保DIS_FUSE信號被缺省設 定爲低電平。在常規操作中,DIS_FUSE信號被設定爲低電平以便整 流的炫斷值決定半導體上的有源組。然、而,在測試過程中
,DIS—FUSE 信號被設定爲高電平,以便整流電路424可利用一個或多個移位寄存 器,從而以不同的方式將資料發送到半導體86上,以探測不可操作 的子功能和/或功能單元92。 第一多工器開關438的第二控制信號被缺省設定爲高電平。因此 當DIS—FUSE信號被設定爲低電平時,第—多工器開關438從解碼模 組436輸出二進位值。TRIM一*信號的二進位解碼也簡化ΤΚΙΜ-*信號 值的映射。映射模組440以一種方式映射TRIMj(c信號的值,該方式 是統計地最小化保險絲的數目,且雷射器被要求停用以便半導體86 才:ic要求^作。第一多工器開關438的輸出也傳輸到寄存器,玆審在努 可被管理介面讀取。 X ° » _自動測試裝置(ATE)識別出半導體86 t的子功能和/或功能單 =92’該半導體86沒有缺陷。爲了滿意地測試半導體86的類比部 刀:半導體86上的子功能單元92佈局形成不同的邏輯埠段。因爲具 =射器的停㈣保險絲是永久的,有必要形成多種在保險電路428 ’又有彳τ用保險絲的邏輯埠段,以測試半導體86的集成产。 的幾nr器444被用於最小化遇到的移位元器邏輯中製造缺陷 在TCm 號爲移位寄存器444提供時鐘信號。移位寄存器抱 旒的上升邊計時》資料從TDI信號移位元到移位 :。移位寄存器動括這樣的資料,其位元數爲丨加上=44 車乂大者。因爲TDI信魏被輪入到第三多工器開關44&,⑽信號通常 27
單元92的移位寄存器444同時載入來自TDI信號的資料 在旁路模式中,第一 第二多工器開關442,該 射模組440也被繞過。A1 一多工器開關438被繞過,且p位元被輸入到 該P位元是移位寄夺器444的輸出。因此,映 AND閘極448的輸出由dis_FUSE信號和一個
南電平信號確定。與(AND)閘極448的輸出是用於第二多卫器開關 I42:的控制信號。在旁路模式中’ tms信號被設定爲高電平。因此, :貝料從SJ信號中輪人到移位寄存器444中。旁路模式在映射模組 40有缺陷時使用。自近物理崞段的移位寄存_ 444被連接到菊花鍵 daisy Chain)中,以便第n個移位寄存器444的輸出被第(N+i)th 在測試過程中,利用管理介面再配置邏輯埠段是有用的。在這種 情形中,管理介面利用可寫寄存器45〇β可寫寄存器45〇接收trst k號作爲重定信號。第一多工器開關438的輸入接收來自可寫寄存器 45〇的η位寬的輸出。在這種情形中,DIS—FUSEMf號被設定爲高電平, X便第—多工器開關438的輸入被選擇,該第一多工器開關438接收 ^自可寫寄存器450的輸出。在DIS_FUSE.信號被設定爲高電平時, 可寫寄存器450控制是否配置資料由可寫寄存器45〇或保險電路4別 中的保險絲發生。 “現參考第二十四圖,其是總結了映射方案的表,該映射方案由解 碼杈組436執行。解碼模組436映射TRIMJM言號的值至相應的SKIp木 28 1359546 值,SKIP一*值指疋物理璋段。(韦險絲變換以一種方式執行,該方 式可最小化用於期望的操作的被停用的保險絲的數目。如果—個保險 絲沒被停用,則TRIM[3:G]值被假㈣零,如果__個鎌絲被停用, 則TRIM[3:〇]值被假定爲…未用的TRIM[3:G]組合也被映射到二進 位值,以便存在誤操作時避免不定性。第二十四圖中未用的組合的映 射最小化所需的映射邏輯。 當ate被使用時,SKIP[3:0]值由來自移位寄存器444令的資料 的移位70産生H當使用雷射器去停用保險絲時,較佳使用解碼 的TRIM[3.0]值·»當沒有探測到不可操作子功能單元92時禁能借 用功能單元是最有效的。因此,當值TRIM[3:Q]等於刚Q時淳8 被選爲禁料。然而’在這種情形下,實際沒有保險絲被停用。 現參考第二十五圖’爲半導體86上的第_、第二和第三子功能 單元,結了整㈣號的表。第—子功能單元與模組ρι通信第二子 功月b單7L與模組P2通信,且第三子功能單元與模組P3通信。根據第 二十四圖中=表,給定的TRIM_PX [3:0]值有相應的SKIP_PX [3:0]。 現參考第二十六圖,半導體86上所有埠具有硬連線的輸入信號 P0RT_SL ICE [ 3.0 ]。PORT一SLICE [ 3:0 ]的值在 〇 和 g 之間,且識別具體 的物理槔段數目。因爲SKIPjfc信號的值識別不可操作子功能單元犯 的物理埠&數目’比較簡T—SLICE[3:0]和SKIp—*以確定邏輯璋段 局。 第一十,、圖中的等式確定半導體86上的控制信號的值半導體 86上的控制信號包括用於開關器件的控制信號。NE_sw、腳_邠、sw_ne 和SE一NW控制信號確定多工器開關378和38〇如何操作多工器開關 378和380分別在第十九圖中的第一和第二子功能單元ιχ與2χ,和 第一與第三子功能單元丨又與3Χ之間。肘叮^控制信號確定多工器開 關390和雙開關392如何操作,多工器開關390和雙開關392分別在 29 1359546 第二十圖和第二十二圖中的第一子功能單元和衰減器IX及394,第 三子功能單元和衰減器3X及410之間。 現參考第二十七圖,控制信號MUX_ST和MUX_CR的值是通過比較一 SKIPJ^ PORT_SLICE 值確定的。例如,當 SKIP_*小於 PORT_SLICE 時,分別在第一子功能單元和衰減器IX及394之間的開關器件.390 和392路由來自第一子功能單元IX的信號至左邊臨近的物理埠段 397。類似地,分別在第三子功能單元和衰減器3X及410之間的開關 器件408路由來自第三子功能單元3X的信號至左邊臨近的物理埠段 397。對在相反方向傳送的信號來說移位元方向被倒逆。而且,當 SKIP_*大於PORT_SLICE時,信號不轉向。 現參考第二十八圖,控制信號NE_SW和NW_SE的值由比較 SKIP_TOP及SKIP_BOT與PORT_SLICE的值而確定。第二十八圖中的 表爲多工器開關378確定控制信號,該多工器開關378分別位於第一 和第二子功能單元IX與2X,及第二和第三子功能單元2X與3X之間, 且具有向下的信號流。多工器開關378在第一和第二子功能單元IX 與2X之間路由信號,如第十九圖所示,也在第一和第三子功能單元 IX與3X之間路由信號。例如,當NE_SW等於零時,且當NW_SE等於 1時,來自左邊臨近的物理埠段382中的子功能單元IX的信號被路 由至在當前物理埠段382中的子功能單元2X。 現參考第二十九圖,控制信號SE_NW和SW_NE的值是通過比較 SKIP_TOP和SKIP_BOT與PORT_SLICE的值確定的。第二十九圖中的 表爲多工器開關380確定控制信號,該多工器開關380具有向上的信 號流,其分別位於第一和第二子功能單元IX和2X之間,且分別位於 第二和第三子功能單元2X和3X之間。多工器開關380在第二和第一 子功能單元2X和IX之間路由信號,如第十九圖中的那樣,且也在第 三和第一子功能單元3X和IX之間路由信號。例如,當SE_NW等於1, 30 1359546 且當SW_NE等於0時,來自在右邊臨近的物理埠段382中的子功能單 元2Χ的信號被路由至在當前物理埠段382中的子功能單元IX。 現參考第三十樹,第三十圖示出一個示例性移位寄存器實施例。 每個物理埠段包括移位寄存器458和多工器開關460。所有多工器開 關460的第一輸入接收TDI信號。所有多工器開關460的第二輸入接 收來自前述移位寄存器458的輸出。在直接模式中,所有寄存器458 被同時載入TDI信號。要求有十三位元配置移位寄存器458,其包括 十二個整流位元和一個控制位元。然而,在一個示例性實施例中,移 位寄存器458是十五位寄存器,因此,每個移位寄存器458的上兩位 (upper two bits)在直接模式中不用。 本領域的技術人員可以從前面的說明書中理解本發明廣泛的教 導可以多種形式執行。因此,雖然本發明是結合具體例子說明的,本 發明的實際保護範圍不應因此被限制,因爲其他改變在研究了本發明 的附圖,說明書和申請專利範圍的基礎上,對本領域技術人員而言是 顯而易見的。 31 1359546 【圖式簡單說明】 本發明將通過詳細的說明書和附圖而易於被全面地理解,其中: 第一圖是一個根據現有技術的半導體功能方塊圖,該半導體包括 夕個功能單元,每個功能單元都有子功能單元; 第一圖是根據現有技術,示例性功能單元的功能方塊圖,其中功 能單元用於吉比特的物理層器件; 第二A圖是晶片上(on-chip)控制器的功能方塊圖,該控制器 命令開關器件且可選地包括測試/錯誤探測電路; 第二B圖是晶片外(off—chip)控制器的功能方塊圖,其命令開 關器件並可選地包括測試/錯誤探測電路; 第四圖是根據本發明的第一個示例的自修復半導體的功能方塊 ,,該自修復半導體包括備用的功能單元,該備用的功能單元取代不 可操作(non-operable)的功能單元; 第五圖是根據本發明的第二個示例的自修復半導體的功能方塊 圖,忒自修復性半導體具有備用功能單元,該備用功能單元取代一個 或多個不可操作的子功能單元; 第六圖是根據本發明的第三個示例的自修復半導體的功能方塊 圖,該自修復半導體包括備用功能單元,該備用功能單元位於一端; 第七圖是根據本發明的第四個示例的自修復半導體的功能方塊 圖,該自修復半導體包括—個部分備用功能單元; 第八圖是根據本發明的第五個示例的自修復半導體的功能方塊 圖’該自修復半導體包括位於中間的兩個部分備用功能單元; 第九圖是根擔:本發明的第六個示例的自修復半導體的功能方塊 圖’該自修復半導體包括位於—端的兩個部分備用的功能單元; 第十圖是根據本發明的第七個示例的自修復半導體的功能方塊 圖,該自修復半導體包括部分備用功能單元和多王(multiplexed) 32 1359546 開關器件; 第十一圖是根據本發明的第八個示例的自修復半導體的功能方 塊圖,該自修復半導體包括多個功能單元,每個功能單元都有子功能 單元,兩個部分備用功能單元和多工開關器件; 弟十一圖疋5尤明用單個備用功能單元中的子功能單元取代不可 操作的子功能單元的步驟的流程圖; 第十二圖是求和節點開關(summing n〇de switch)的例子; 第十四圖是現有技術的半導體的功能方塊圖,該半導體包括具有 與其通信的第一和第二子功能單元的功能單元,和與其通信的第一和 第三子功能單元; 卢、> 第十五圖疋根據本發明的第一個示例性八埠(eight_P〇rt)自修 ^導體功能方塊圖,該自修復半導體包括備用功能單元該備用功 说早林代-個或多個不可操作(inQperabie)子功能單元; 第十六圖是第二個示例的人琿自修復半導體的功能方塊圖,該自 =半導體包括備用功能單元,該備用功能單元取代一個或多個不可 操作子功能單元; 第十七圖說明-個根據本發明的半導體,其包括具有第―,第二 第:個::能單元的功能單元,開關器件,輸入和輸出衰減器 (P如),和在子功能單元之間建立的信號通路; 括備是示例的三埠自修復半導體的功能方塊圖,該半導體包 出衰減器之間; 在子功月匕早疋,輸入哀減器,和輸 復半第導十ιΜ自/復半導體的三個功能單元的功能_,該自修 设牛V體包括在各個第一和第- " (㈣plexer)開關器件;第—子功月W元之間的多工器 第二十圖是自修復半導體的三個功能單元的功能方塊圖,該自修 33 1359546 復半導體包括在各個第一子功能單元和輸入衰減器之間的多工 雙開關的開關器件; ° 第二十一圖是一個表,其說明用於開關器件的控制信號組合 些開關器件在各個第—子功能單元和輸人衰減器之間,且在各個第三 子功能單元和輸出衰減器之間; — —第二十二圖是自修復半導制三個功能單_功能方塊圖,該自 修復半導體包括在各個第三子功能單元和輸出衰減器之間的雙 的開關器件; 第一十二A圖和第二十2 B圖是一個系統的功能方塊圖,該系統 用於分別定位不可操作的子功能單元和整流電路; ,第二十四圖是一個表,該表根據本發明說明用於自修復半導體的 半導體效驗卫藝(verifieatlQn pr。⑽s)中的保險絲變換(【咖 mapping); 第二十五圖是一個表,該表說明用於識別在功能單元中的不可操 作的子功能單元的整流信號; 第二十六圖是一個表,該表說明用於爲自修復半導體中的開關器 件確定控制信號值的功能; 〇第一十七圖是一個表,該表說明基於SKIP_*和P0RT_SLICE信 號,在子功能單元和輸入和/或輸出衰減器之間的信號流,及開關器 件控制信號的值; 第二十八圖是一個表,其說明基於SKIP_T0P、SKIP_B0T和 PORT—SLICE信號,在第一和第二子功能單元之間與第一和第三子功 能單το之間向下的信號流,和開關器件控制信號的值; 第二十九圖是一個表’其說明基於SKIp_T〇p、sKIP_B0T和 PORT—SLICE仏號,在第三和第一子功能單元之間,與第二和第一子 功能單元之間向上的信號流,和開關器件控制信號的值; 34 1359546 第三十圖是用於功能單元的移位寄存器的功能方塊圖,該功能單 元用於校驗子功能單元之間和子功能單元與輸入和/或輸出衰減器之 間的信號通路。 【主要元件符號說明】 10,10-1, 10-2,10-3,....,10-M …-功能單元 11,21,31, :·.·,Ν1-…子功能單元 12, 22, 23,..··,Ν2…-子功能單元 13, 23, 33,....,Ν3-…子功能單元 1Μ, 2Μ, 3Μ,...., ΝΜ-…子功能單元 70-…物理層器件 74, 76, 78, 80, 84子功能單元 86-…半導體 88—控制益 90-…開關器件 92-…子功能單元 94-…測試或錯誤識別電路 96—控制益 98…-記憶體 10-S, 10-PS—--備用功能單元 10-PS,, 10-PS2-…備用子功能單元 92-1, 92-2, 92-3, 92-4, 92-5, 92-6----輸入 94-1, 94-2, 94-3, 94-4, 94-5, 94-6, 94-7, 94-8----開關 1S,2S,3S,4S-—子功能單元 100----半導體 104-—開關器件 104-1,104-2,104-3, 104-4, 104-5, 104-6, 104-7, 104-8, 104-9, 104-10, 104-11, 104-12, 104-13, 104-14, 104-15----開關 35 1359546 106-1,106-2, 106-3----輸入 106-4, 106-5, 106-6, 106-7, 106-8, 106-9, 106-10, 106-11,106-12 …- 輸出 120-1,120-2, ··.·., 120-6, 120-7, 120-8,....,120-12-…輸入 124-1, 124-2, ·····, 124-7, 124-8, 124-9,...,124-14----開關 150, 160, 170-…半導體 172…-開關 172-1, 172-2, 172-3, 172-4, 172-5, 172-6, 172-8, 172-7, 172-9, 172-10, 172-11, 172-12, 172-13, 172-14----輸入 174-1, 174-2,174-6, 174-7, 174-8, 174-12, 174-13, 174-14, 174-15 —開關 180, 190,200-…半導體 182…-開關器件 192, 192-1, 192-2, 192-3, 192-4----多工器 194, 194-…多工分配器 196, 196-2-…開關器件 204, 204-1,204-2, 204-3, 204-4開關器件 300,314,330----半導體 302, 302-1, 302-2,...., 302M-…功能單元 304,306…-衰減器 316…-物理埠段 318…-備用功能單元 320,322…-衰減器 332-1-332-9----工作埠 334, 334-9, 336-9衰減器 338…-第一開關器件 340-…第二開關器件 342-…第三開關器件 36 1359546 346-—第四開關器件 3 54-…半導體 356-1,356-2,356-3----功能單元 358-—備用功能單元 362-2—--衰減器 460…-多工器開關 364-1,364-2,364-3, 364-S----開關器件 368-1,368-2, 368-3—開關器件 370-—衰減器 378, 380, 390, 392-…開關器件 392-—雙開關 396…-半導體 394…-衰減器 398-…第一開關 4〇〇…-第二開關 408-…開關器件 410-—衰減器 412-—第一開關器件 414—--第二開關器件 420-…測試裝置 422- …雷射器 423- …自修復半導體 424- …整流電流 426…-保險絲 428-…開關器件 436—解碼模組 438-…第一多工器開關 440——映射模組 442…-第二多工器開關 37 1359546 444-…移位寄存器 446-…第三多工器開關 448…-AND開關 450-…寄存器 458-…移位寄存器
Claims (1)
1359546 年月5修(更)正替換頁 赃 1. 二-- 十、申請專利範圍: 1、 一種自修復半導體,其包括: 第一功能單元,該第一功能單元包括第一、第二和第三子功能單 元,這些子功能單元合作執行第一功能,其中所述第一子功能單元與 所述第二子功能單元在一第一信號路徑通信,並且在通過所述第二子 功能單元的一第二信號路徑與所述第三子功能單元通信; 第一備用功能單元,其包括第一、第二和第三子功能單元,其中 所述第一功能單元的所述第一、第二和第三子功能單元,以及所述第 一備用功能單元分別是功能上可交換的;以及 開關器件,其與所述第一功能單元的所述第一、第二和第三子功 能單元及所述第一備用功能單元通信,並且當所述第一功能單元的所 述第一、第二和第三子功能單元中的至少一個不可操作時,所述開關 器件用所述第一備用功能單元的所述第一、第二和第三子功能單元中 的至少一個,取代所述第一功能單元的所述第一、第二和第三子功能 單元中的至少一個。 2、 如申請專利範圍第1項所述的自修復半導體,其進一步包括 一控制器,該控制器識別所述自修復半導體上的至少一個不可操作子 功能單元,並且其爲配置所述開關器件産生·配置資料以取代所述至少 一個不可操作子功能單元。 3、 如申請專利範圍第2項所述的自修復半導體,其中所述控制 器位於所述自修復半導體上。 4、 如申請專利範圍第2項所述的自修復半導體,其中所述控制 器遠離所述自修復半導體定位,並且進一步包括記憶體,該記憶體位 39 1359546 年、月11修(更)正替換頁I · 於所述自修復半導體上,以便爲所述開_器件存儲所述配置資料。 处5。。、如申請專利範圍第丨項所述的自修復半導體,其中所逮第一 月b單元和所述第一備用功能單元被佈 ,列中,並且所述第一功能單元的所述第一、第二==能 單疋和所述第—制功能單元佈置在其他的行和列中。 -6 =中請專利範圍第1項所述的自修復半導體,其進一步包括 ^力月b單7L ’該第二功能單元包括第―、第二和第三子功能單元, 第I第二功能單元的所述第—第二和第三子功能單元分 可父換的,並且其中所述第—備用功能單元位於所述第一 個。一功能單元之間’並且臨近所述第—或所述第二功能單元中的- 二如申請專利範圍第6項所述的自修復半導體,其中所述第一 所述第一備用功能單元佈置在所述自修復半導體的 第-、第二和第並:所述第一、第二和所述第-備用功能單元的所述 第一子功能單元佈置在其他的行和列中。 輸出所述y個輸人中的工",其接收y個輸入,並且選擇性地 器接l、來8嫩的_半導體,其中所述多工 能單元功能上可交換": 功能早70的輸出信號,並且這些子功 £ 器件請專利範圍第1項所述的自修復半導體,其中所述開關 於第一和第括開關,它們接收輸人,並且分別基 、 第一控制抬號選擇性輸出所述輸入。 入是^二範圍/ 1〇項所述的自修復半導體,其中所述輸 信號。a ^半^體的子功能單元和衰減器中的-個的輸出 写件1勺2括2請專利範圍第i項所述的自修復半導體,其中所述開關 » h括類比開關器件和數位開關器件中的至少一個。 比開:==β項所述的自修復半導體,一 一功1 能A單自純半㈣,❹在所述第 .« . 備用力此早兀中至少一個的所述第一和第二 =:能二:r述第一功能單元— 乂個的所述第二子功能單元路由的。 個1=請專利範圍第1項所述的自修復半導體,其進—步包括 一個或多個額外的備用功能單元。 ,匕括 16、一種自修復半導體系統,其包括: 一個自修復半導體’該自修復半導體包括: Μ個功能單it,其執行—個功能,其中㈤; 1359546 i00年u月制更〉止替換頁 N個備用功能單元,其執行所述功能 ,並且可與所述Μ個功能單 元交換,其中Ν21 ;以及 ^開關器件,其與所述Μ個功能單元和所述Ν個備用功能單元通 钍,並且當所述Μ個功能單元中的所述一個不可操作時,其選擇性地 用所述Ν個備用功能單元中的一個取代所述11個功能單元中的一個; 一個自動測試裝置; ’ 一個保險電路,其與所述自修復半導體相關聯,該保險電路包括 多個保險絲,其選擇性地存儲至少一個不可操作功能單元的位置;以 及. 一個整流電路,其與所述自修復半導體相關聯,所述整流電路與 所述自動測試裝置和所述保險電路連接。 17如申凊專利範圍第16項所述的系統,其中所述整流電路具 有常規和測試模式。 〃 18、如中請專利範圍帛17項所述的系統,其中,所述整流電路 允許所述自動測試裝置在所述測試模式期間,越過所述缝電路,以 選擇和測試所述功能單元》 19、如f請專利範圍第18項所述的“,其中,在所述常規模 式期間,所述開關器件是基於所述至少-個不可操作的功能單元的所 述位置,選擇性地配置的。 20、一種自修復半導體,其包括: Μ個功能單元,每一個所述功能單元都包括第一、第二和第二子 功能單元’其中所述Μ個功能單元中的每—個執行相同的功能^中 42 1359546 Lf1月j修(吏)正替換頁 ' Μ大於或等於1,其中所述第一、第二和第三子功能單元中每一個相 · 應的子功能單元執行相同的功能,並且其中所述第一子功能單元相應 的子功能單元與所述第二子功能單元相應的子功能單元在各個的第 _ 一通信路徑通信,並且與所述第三子功能單元相應的子功能單元在穿 過所述第二子功能單元的各個第二通信路徑通信; . 第一備用功能單元,其包括X個子功能單元,其中X大於或等於 1,並且其中所述第一備用功能單元的所述X個子功能單元與所述Μ 個功能單元的相應子功能單元功能上可交換;以及 多個開關器件,當所述Μ個功能單元中的所述第一、第二和第三子 ® 功能單元不可操作時,其用所述X個子功能單元中的至少一個取代 所述Μ個功能單元中的所述第一、第二和第三子功能單元中的至少 一個。 43
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US53102303P | 2003-12-18 | 2003-12-18 | |
US10/892,707 US7340644B2 (en) | 2002-12-02 | 2004-07-16 | Self-reparable semiconductor and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200522464A TW200522464A (en) | 2005-07-01 |
TWI359546B true TWI359546B (en) | 2012-03-01 |
Family
ID=34527150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093127283A TWI359546B (en) | 2003-12-18 | 2004-09-09 | Self-reparable semiconductor and system including |
Country Status (5)
Country | Link |
---|---|
US (2) | US7340644B2 (zh) |
EP (1) | EP1544740B1 (zh) |
JP (2) | JP4963782B2 (zh) |
CN (1) | CN100576536C (zh) |
TW (1) | TWI359546B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060001669A1 (en) | 2002-12-02 | 2006-01-05 | Sehat Sutardja | Self-reparable semiconductor and method thereof |
US7444525B2 (en) * | 2005-05-25 | 2008-10-28 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing leakage current in a disabled SOI circuit |
US8679861B2 (en) * | 2007-11-29 | 2014-03-25 | International Business Machines Corporation | Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip |
US9201096B2 (en) * | 2010-09-08 | 2015-12-01 | Dcg Systems, Inc. | Laser-assisted device alteration using synchronized laser pulses |
US10424521B2 (en) | 2014-05-13 | 2019-09-24 | Nxp Usa, Inc. | Programmable stitch chaining of die-level interconnects for reliability testing |
US9601477B2 (en) * | 2014-12-18 | 2017-03-21 | Marvell World Trade Ltd. | Integrated circuit having spare circuit cells |
CN116126579A (zh) * | 2023-02-22 | 2023-05-16 | 上海遇贤微电子有限公司 | 芯片、芯片优化方法和芯片优化系统 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4926270B1 (zh) * | 1970-01-19 | 1974-07-08 | ||
US4566102A (en) * | 1983-04-18 | 1986-01-21 | International Business Machines Corporation | Parallel-shift error reconfiguration |
US4882687A (en) | 1986-03-31 | 1989-11-21 | Schlumberger Technology Corporation | Pixel processor |
US4933895A (en) * | 1987-07-10 | 1990-06-12 | Hughes Aircraft Company | Cellular array having data dependent processing capabilities |
JPH0289299A (ja) | 1988-09-27 | 1990-03-29 | Nec Corp | 半導体記憶装置 |
US5617365A (en) * | 1988-10-07 | 1997-04-01 | Hitachi, Ltd. | Semiconductor device having redundancy circuit |
US5203005A (en) | 1989-05-02 | 1993-04-13 | Horst Robert W | Cell structure for linear array wafer scale integration architecture with capability to open boundary i/o bus without neighbor acknowledgement |
US5072379A (en) | 1989-05-26 | 1991-12-10 | The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration | Network of dedicated processors for finding lowest-cost map path |
US5204836A (en) * | 1990-10-30 | 1993-04-20 | Sun Microsystems, Inc. | Method and apparatus for implementing redundancy in parallel memory structures |
CA2068048A1 (en) * | 1991-05-06 | 1992-11-07 | Douglas D. Cheung | Fault tolerant processing section with dynamically reconfigurable voting |
US5206583A (en) * | 1991-08-20 | 1993-04-27 | International Business Machines Corporation | Latch assisted fuse testing for customized integrated circuits |
US6047122A (en) | 1992-05-07 | 2000-04-04 | Tm Patents, L.P. | System for method for performing a context switch operation in a massively parallel computer system |
US5434514A (en) * | 1992-11-19 | 1995-07-18 | Altera Corporation | Programmable logic devices with spare circuits for replacement of defects |
CA2129882A1 (en) * | 1993-08-12 | 1995-02-13 | Soheil Shams | Dynamically reconfigurable interprocessor communication network for simd multiprocessors and apparatus implementing same |
JPH0823874B2 (ja) * | 1993-11-18 | 1996-03-06 | 株式会社ジーデイーエス | シストリックアレイプロセサー |
WO1995026001A1 (en) * | 1994-03-22 | 1995-09-28 | Norman Richard S | Efficient direct cell replacement fault tolerant architecture supporting completely integrated systems with means for direct communication with system operator |
US5574718A (en) | 1994-07-01 | 1996-11-12 | Dsc Communications Corporation | Signal protection and monitoring system |
JP3365581B2 (ja) * | 1994-07-29 | 2003-01-14 | 富士通株式会社 | 自己修復機能付き情報処理装置 |
US5530798A (en) | 1994-11-01 | 1996-06-25 | United Microelectronics Corp. | Apparatus and method for cascading graphic processors |
US6240535B1 (en) * | 1995-12-22 | 2001-05-29 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
US5737766A (en) * | 1996-02-14 | 1998-04-07 | Hewlett Packard Company | Programmable gate array configuration memory which allows sharing with user memory |
US6526461B1 (en) * | 1996-07-18 | 2003-02-25 | Altera Corporation | Interconnect chip for programmable logic devices |
US6138256A (en) * | 1998-03-27 | 2000-10-24 | Micron Technology, Inc. | Intelligent binning for electrically repairable semiconductor chips |
US6091258A (en) * | 1997-02-05 | 2000-07-18 | Altera Corporation | Redundancy circuitry for logic circuits |
DE19861088A1 (de) * | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
US6256758B1 (en) * | 1999-03-03 | 2001-07-03 | Agere Systems Guardian Corp. | Fault tolerant operation of field programmable gate arrays |
KR100370232B1 (ko) * | 1999-04-28 | 2003-01-29 | 삼성전자 주식회사 | 결함 셀을 리던던시 셀로의 대체를 반복 수행할 수 있는 리던던시 회로 |
US6816143B1 (en) | 1999-11-23 | 2004-11-09 | Koninklijke Philips Electronics N.V. | Self diagnostic and repair in matrix display panel |
US6618819B1 (en) | 1999-12-23 | 2003-09-09 | Nortel Networks Limited | Sparing system and method to accommodate equipment failures in critical systems |
US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
US6530049B1 (en) | 2000-07-06 | 2003-03-04 | Lattice Semiconductor Corporation | On-line fault tolerant operation via incremental reconfiguration of field programmable gate arrays |
JP3636986B2 (ja) * | 2000-12-06 | 2005-04-06 | 松下電器産業株式会社 | 半導体集積回路 |
US6785841B2 (en) * | 2000-12-14 | 2004-08-31 | International Business Machines Corporation | Processor with redundant logic |
EP1374360A4 (en) * | 2001-02-24 | 2010-02-17 | Ibm | ERROR TOLERANCE IN A SUPERCOMPUTER THROUGH DYNAMIC REPARTITIONING |
WO2003048953A2 (de) | 2001-11-30 | 2003-06-12 | Infineon Technologies Ag | Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung |
US7017074B2 (en) * | 2002-03-12 | 2006-03-21 | Sun Microsystems, Inc. | System architecture providing redundant components to improve die yields and system reliability |
US7336283B2 (en) | 2002-10-24 | 2008-02-26 | Hewlett-Packard Development Company, L.P. | Efficient hardware A-buffer using three-dimensional allocation of fragment memory |
US7185225B2 (en) * | 2002-12-02 | 2007-02-27 | Marvell World Trade Ltd. | Self-reparable semiconductor and method thereof |
US20040123181A1 (en) * | 2002-12-20 | 2004-06-24 | Moon Nathan I. | Self-repair of memory arrays using preallocated redundancy (PAR) architecture |
JP2004272527A (ja) * | 2003-03-07 | 2004-09-30 | Hitachi Ltd | ディスクアレイ装置および障害回復制御方法 |
US7117389B2 (en) * | 2003-09-18 | 2006-10-03 | International Business Machines Corporation | Multiple processor core device having shareable functional units for self-repairing capability |
-
2004
- 2004-07-16 US US10/892,707 patent/US7340644B2/en not_active Expired - Lifetime
- 2004-09-01 EP EP04020775A patent/EP1544740B1/en not_active Expired - Lifetime
- 2004-09-09 CN CN200410073737.2A patent/CN100576536C/zh not_active Expired - Lifetime
- 2004-09-09 TW TW093127283A patent/TWI359546B/zh not_active IP Right Cessation
- 2004-09-10 JP JP2004264756A patent/JP4963782B2/ja not_active Expired - Lifetime
-
2008
- 2008-03-04 US US12/074,557 patent/US7730349B2/en not_active Expired - Lifetime
-
2012
- 2012-01-31 JP JP2012019133A patent/JP5571709B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7730349B2 (en) | 2010-06-01 |
JP5571709B2 (ja) | 2014-08-13 |
TW200522464A (en) | 2005-07-01 |
EP1544740A3 (en) | 2008-12-17 |
JP2012119713A (ja) | 2012-06-21 |
EP1544740B1 (en) | 2010-06-09 |
US20080215914A1 (en) | 2008-09-04 |
US7340644B2 (en) | 2008-03-04 |
CN1630082A (zh) | 2005-06-22 |
US20050015660A1 (en) | 2005-01-20 |
JP2005183929A (ja) | 2005-07-07 |
EP1544740A2 (en) | 2005-06-22 |
CN100576536C (zh) | 2009-12-30 |
JP4963782B2 (ja) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI281547B (en) | Self-reparable semiconductor and method thereof | |
KR100931760B1 (ko) | 자기-식별하는 스택형 다이 반도체 컴포넌트들 | |
US6504742B1 (en) | 3-D memory device for large storage capacity | |
US5843799A (en) | Circuit module redundancy architecture process | |
CN101248363B (zh) | 半导体器件、半导体芯片、芯片间互连测试方法以及芯片间互连切换方法 | |
US8269327B2 (en) | Vertical system integration | |
US10825772B2 (en) | Redundancy scheme for multi-chip stacked devices | |
EP0283186B1 (en) | Semiconductor integrated circuit with a plurality of circuit blocks having equivalent functions | |
TW201025543A (en) | Systems and methods utilizing redundancy in semiconductor chip interconnects | |
JP5571709B2 (ja) | 自己修正可能な半導体、および自己修正可能な半導体を備えたシステム | |
TW201108380A (en) | Method and apparatus for providing through silicon via (TSV) redundancy | |
US11244888B2 (en) | Memory core chip having TSVs | |
JPH0517580B2 (zh) | ||
CN117198371A (zh) | 一种三维芯片、修复方法及电子设备 | |
JP3192220B2 (ja) | 回路モジュール冗長性アーキテクチャ | |
CN114402297A (zh) | 多芯片堆叠装置的冗余方案 | |
KR100849121B1 (ko) | 전기 아이디 회로 및 방법 | |
US6906969B2 (en) | Hybrid fuses for redundancy | |
US20240330222A1 (en) | REDUNDANCY SCHEME FOR ACTIVATING CIRCUITRY ON A BASE DIE OF A 3D stacked device | |
JPH0536297A (ja) | 冗長用メモリセルを有する半導体装置 | |
JP2001155494A (ja) | 不揮発性メモリおよび動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |