WO2003048953A2 - Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung - Google Patents

Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung Download PDF

Info

Publication number
WO2003048953A2
WO2003048953A2 PCT/DE2002/004373 DE0204373W WO03048953A2 WO 2003048953 A2 WO2003048953 A2 WO 2003048953A2 DE 0204373 W DE0204373 W DE 0204373W WO 03048953 A2 WO03048953 A2 WO 03048953A2
Authority
WO
WIPO (PCT)
Prior art keywords
processor
message
processor unit
distance
pixel
Prior art date
Application number
PCT/DE2002/004373
Other languages
English (en)
French (fr)
Other versions
WO2003048953A3 (de
Inventor
Anton Georg Buchmeier
Stefan Jung
Thomas Sturm
Annelie STÖHR
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2001158781 external-priority patent/DE10158781A1/de
Priority claimed from DE2001158784 external-priority patent/DE10158784B4/de
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/496,696 priority Critical patent/US20050078115A1/en
Priority to EP02798255A priority patent/EP1449110A2/de
Publication of WO2003048953A2 publication Critical patent/WO2003048953A2/de
Publication of WO2003048953A3 publication Critical patent/WO2003048953A3/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Definitions

  • the invention relates to a method for determining a / distance from processor units to at least one reference position in a processor arrangement and a processor arrangement.
  • the processors Before using the processor arrangement, however, the processors must be organized so that the local position of the individual processors within the processor arrangement can be determined and so that the processors within the processor arrangement can be addressed individually.
  • the organization should be feasible even in the event of errors occurring during the production of the processor arrangement or in the event of later failures of one or more processors or one or more connections between the processors.
  • processor arrangement can be seen in a pixel arrangement, with each pixel of the pixel arrangement being assigned a processor which can control the pixel.
  • the pixel can be configured as an imaging element or also as a sensor element, so that the pixel arrangement can be configured as a display unit or as a sensor field.
  • a pixel arrangement with a large number of pixels in particular with a large-area dot matrix display unit or a large-area sensor field, considerable problems often occur.
  • Such a pixel arrangement has, for example, in the case that it is set up as a so-called "electronic newspaper", several million pixels per page, that is, pixels.
  • a pixel arrangement is understood to mean a homogeneous pixel matrix which is controlled or addressed from the edges thereof.
  • a display matrix or a sensor matrix that is to say generally such a matrix
  • Pixel arrangement for example, has active non-linear selection devices such as thin film transistors (TFTs) in liquid crystal display units (Liquid Crystal Displays, LCDs), which are limited in size or dimension by the properties of the thin film transistors and by the parasitic resistances of the data lines, which are used to transmit the signals from and to the individual pixels.
  • TFTs thin film transistors
  • LCDs liquid crystal display units
  • the thin film transistors must have a current ratio of 10 5 to 10 ⁇ between the current which flows when switched on (I 0 n) and the current which flows when switched off (I 0 ff). High electrical resistances of the very thin and very long ones
  • Data lines in such a pixel arrangement and a low current when the device is switched on limit the access time to individual rows or columns of the pixels in the pixel arrangement which are usually arranged in a matrix. This leads to a very slow electrical charging of the individual pixel elements. Furthermore, an excessively high current when the pixel arrangement is switched off when the matrix-shaped pixel arrangement is scanned row by row or column by column leads to a charge loss of electrical charges in the pixel capacitors, if these are not currently selected. For this reason, a control cycle, that is to say a time interval between which the individual pixel elements in the pixel arrangement are controlled, must not become too long.
  • liquid crystal flat screens Furthermore, the manufacturing process of liquid crystal flat screens is extremely complex and prone to failure.
  • the invention is based on the problem of specifying a method for determining a distance from processors to at least one reference position in a processor arrangement and a processor arrangement in which or at least some of the above-mentioned problems of the prior art are reduced ,
  • the problem is solved by the method and by the pixel arrangement with the features according to the independent patent claims.
  • processor units for at least one reference position in a processor arrangement with a plurality of processor units each processor unit is coupled to at least one processor unit adjacent to it via a bidirectional communication interface.
  • the processor units exchange electronic messages with one another, in particular between processor units which are immediately adjacent to one another.
  • a first message is generated by a first processor unit, which is located at the at least one reference position.
  • the first message contains first distance information, which contains the distance of the first processor unit or the distance of a second processor unit receiving the first message from the reference position.
  • the first message is transmitted from the first processor unit to the second processor unit.
  • the distance of the second processor unit from the reference position is determined or stored.
  • a second message is generated by the second processor unit, which contains a second distance information which contains the distance of the second processor unit or the distance of a third processor unit receiving the second message from the reference position.
  • the second message is transmitted from the second processor unit to the third processor unit.
  • the respective messages are preferably always transmitted via the bidirectional communication interface of the respective processor units which are immediately adjacent to one another.
  • the distance of the third processor unit from the reference position is determined or stored.
  • the storage is preferably carried out in each case locally in a local memory which is assigned to a respective processor unit. The method steps described above are carried out iteratively for all processor units in the pixel arrangement.
  • the reference position can in principle be arbitrary, preferably the reference position is a position at which a portal processor described below is located, which controls the processor units in the processor arrangement and initiates communication from outside the processor arrangement.
  • the reference position can also be a position within the processor arrangement, in which case a processor unit is preferably arranged at the reference position and is assigned to it. In this case, the
  • Reference position on the edge i.e. on the top or bottom row or the left or right column in the event that the processor units in the processor arrangement are arranged in a matrix in rows and columns.
  • Information is preferably transmitted to or from the processor arrangement by means of the portal processor exclusively via at least part of the processor units located at the edge of the processor arrangement.
  • Distance value "1” which indicates that the initiating processor unit is at a distance "1" from the portal processor.
  • the first Processor unit transmits the distance value "1" to the second processor unit in the first message and the received distance value is incremented by a value "1” by the second processor unit.
  • the incremented value "2" is now stored as an updated second distance value of the second processor unit.
  • the second distance value is incremented by a value "1” and a third distance value is generated and transmitted to the third processor unit and stored there.
  • the corresponding procedure is carried out in a corresponding manner for all processor units and the distance value assigned to a processor is updated after receipt of a message with distance information whenever the received distance value is smaller than the stored distance value.
  • a processor arrangement has a multiplicity of processor units. Each processor unit is coupled to at least one processor unit adjacent to it via a bidirectional communication interface. To the
  • distance information which indicates the distance of a processor unit sending the message or a processor unit receiving the message from the reference position (also referred to as distance value) and wherein each processor unit is set up such that from the
  • the own distance to the reference position can be determined or stored.
  • the pixel arrangement preferably the matrix-shaped pixel arrangement, is partitioned into certain areas, for example into image blocks, and an information processing unit, the pixel processor, is assigned to each area.
  • the area can contain a pixel or a sensor or a plurality of pixels or sensors, each of which is controlled by a processor unit.
  • the processors are preferably distributed in a coarser grid than the pixels or sensors themselves, which clearly corresponds to spatial subsampling. In this way, the problem of wiring and addressing via column lines and row lines in the case of a matrix-shaped pixel arrangement is alleviated, since the respective lines which the processor units connect to one another and with a pixel arrangement
  • Connect control circuit can be dimensioned more generously, that is to say spatially thicker and thus subject to a lower electrical resistance.
  • Each pixel group processor controls the corresponding image area independently, for example by means of a passive matrix control or an active matrix control.
  • the size of the sub-display units is preferably selected in such a way that the problems described above of slow charging of the pixel elements and of the very short period of time between two drive cycles do not occur with a given selection device and a given wiring technique.
  • pixel group processors can implement any routing instructions for the image information to be displayed or the sensor information to be detected, so that the image information or the sensor information in the form of electronic data transmission also about defects that occur in the display, that is to say in the display device, that is to say the pixel arrangement (for example in the event of physical destruction such as a punctual defect, holes, cracks, etc.).
  • a pixel arrangement is thus provided and a method is provided with which it is possible in a very simple manner to determine the distance of a respective pixel from a reference position and thus also the local position of a pixel within the pixel arrangement. The determination is no longer based on global information, but on local information, which is exchanged in the form of messages between two adjacent processor units. In other words, the problem of distance determination is solved by
  • the self-organization method thus has different distributed local uniform algorithms that exchange the respective messages via the respective bidirectional communication interface.
  • the distance is determined on the basis of self-organization based on purely local information.
  • a pixel includes both an imaging unit or a sound-generating unit, for example a liquid crystal screen unit or a polymer electronics display unit or generally any type of screen which has a multiplicity of pixels, or a loudspeaker which generates a sound wave, generally to understand each element generating an electromagnetic wave.
  • the invention can be used in a pixel arrangement in which at least some of the pixels are designed as sensor elements, that is to say the pixel arrangement in this case consists at least partially in a sensor field.
  • This could, for example, also be a screen unit with a touchpad integrated into it, which can in particular also be divided into a number of image tiles, in other words, a number of image areas, wherein a processor unit can be assigned to each image area.
  • At least some of the sensors can each be set up as a sound sensor or as a pressure sensor (for example a piezo crystal sensor), alternatively as a gas sensor, as a vibration sensor, as a deformation sensor or as a tension sensor.
  • each processor unit is coupled to at least one pixel, so that the pixel can be controlled by the respective processor unit assigned to it.
  • the distances between processor units coupled to one another are determined. This is an important basis for routing of detailed image information to be displayed for the individual pixels used for the display of image information, of which the respective image information is displayed.
  • the distance determination of the pixels also forms a basis for routing sensed sensor information from the pixel to the external interfaces to, for example, the portal processor.
  • at least some of the pixels are each designed as a sensor. In this case, according to the invention, a distance determination is carried out for individual sensor pixels in a large-area sensor field.
  • the pixels can each be designed as an imaging element or generally an element generating and emitting an electromagnetic wave, for example as a sound-generating and emitting element.
  • a distance determination is carried out for individual imaging elements in a large-area, preferably matrix-shaped, display.
  • the processor units can each be arranged in a hexagonal area, in which case each
  • Processor unit each has six adjacent processor units, each via a bidirectional
  • Communication interface are coupled to the processor unit.
  • the pixels themselves can have a hexagonal shape.
  • a very high packing density in the respective arrangement is achieved by using a hexagonal shape.
  • the processor units can each be arranged in a rectangular area, in which case each processor unit has four adjacent processor units, each of which is coupled to the processor unit via a bidirectional communication interface.
  • the pixels themselves can have a rectangular shape.
  • the local positions of the processor units within the processor arrangement are determined by starting from a processor unit at an introduction point of the processor arrangement, each determining position messages which have at least one line parameter z and have a column parameter s, which contains the line number or column number of the processor unit sending the message or the line number or column number of the processor unit receiving the message within the processor arrangement, to adjacent ones
  • processor units are transmitted and the following steps are carried out by the respective processor unit:
  • the line parameter value z of the received message is assigned to the own line number of the processor unit
  • new position ess messages are generated with new line parameters and new column parameters, which each contain the line number and column number of the processor unit sending the message or the line number and Column number of the recipient of the message
  • Processor unit contains, and these are about the transmit bidirectional communication interfaces to a respective neighboring processor unit.
  • Processor unit obtained position information is based. This enables a very robust procedure within the framework of the self-organization of the processor arrangement.
  • the own distance value of the processor unit is changed in an iterative method if the previously stored distance value is greater than the distance value received in the respective received message increased by a predetermined value, and in the event that a processor unit has its own If the distance value changes, this generates a distance measurement message and sends it to neighboring processor units via all communication interfaces, the distance measurement message in each case containing its own distance as distance information or the distance value that the received processor unit has from the portal processor.
  • the distance value can be changed by a value increased by a predetermined value compared to the own distance value, preferably by the value “1”.
  • a pixel arrangement which has a multiplicity of pixels, which pixels are grouped into a multiplicity of pixel groups, and a multiplicity of processor units.
  • a processor unit is assigned to a pixel group and controls the pixels of the respective pixel group.
  • pixels are grouped into groups and one processor unit is responsible for the “reading” and “writing” control of the pixels in a group, namely the pixel of the group to which the processor unit is assigned ,
  • the pixel arrangement preferably a matrix-shaped pixel arrangement, is partitioned into certain areas, for example image blocks, and each area is assigned an information processing unit, the pixel processor.
  • the area can be one
  • the processor unit preferably, the
  • processors distributed in a coarser grid than the pixels or sensors themselves which clearly corresponds to a spatial subsampling.
  • the problem of wiring and addressing via column lines and row lines in the case of a matrix-shaped pixel arrangement is alleviated, since the respective lines which connect the processor units to one another and to a pixel arrangement control circuit are, according to the invention, more generous, i.e. spatially thicker and thus can be dimensioned with a lower electrical resistance.
  • Each pixel group processor controls the corresponding image area independently, for example by means of a passive matrix control or an active matrix control.
  • the size of the sub-display units is preferably chosen such that the problems described above of the slow charging of the pixel elements and the very short time period between two Drive cycles do not occur with a given selection device and a given wiring technique.
  • any routing rules for the image information to be displayed or the sensor information to be detected can be implemented in the pixel group processors, so that the image information or the sensor information in the form of electronic data transmission also about defects that occur in the display, that is to say in the display device, that is to say the pixel Arrangement (for example in the event of physical destruction such as a punctual defect, holes, cracks, etc.) can be redirected. This leads to an increased defect tolerance of the device according to the invention.
  • a pixel arrangement is thus provided and a method is provided with which it is possible in a very simple manner to determine the distance of a respective pixel from a reference position and thus also the local position of a pixel within the pixel arrangement.
  • the determination is no longer based on global information, but on local information, which is exchanged in the form of messages between two adjacent processor units.
  • the problem of distance determination is solved by self-organization based on local message exchange between neighboring processor units.
  • the self-organization method thus has different distributed local uniform algorithms that exchange the respective messages via the respective bidirectional communication interface.
  • the distance is determined on the basis of self-organization based on purely local information.
  • the hierarchical structure of the grouping can also be applied to the processor units.
  • the processor units themselves are again divided into groups can be, which are controlled by further processor units of another hierarchy level, in which case one processor unit of a "controlling" group controls all processor units of the "controlled” group.
  • a first set of processor units can be assigned to first processor groups and a second set of processor units can be assigned to second processor groups.
  • the number of processor units of the first set of processor units is greater than the second set of processor units.
  • the processor units of a second processor group are each coupled only to processor units of a respective first processor group assigned to them.
  • Each processor unit of the first processor group is assigned to a pixel group and controls the pixels of the respective pixel group.
  • processor units can be provided, which can be provided in any number of hierarchy levels and can each be grouped into groups of processor units, which in turn are assigned by a processor unit that is assigned to it , is controlled. In this case, a multitude of hierarchy levels arise, which further increases the control efficiency of the pixel arrangement.
  • each processor unit is coupled to at least one processor unit adjacent to it via a bidirectional communication interface.
  • the processor units exchange electronic messages with one another, in particular between processor units which are immediately adjacent to one another.
  • a generates a first message from a first processor unit, which is located at the at least one reference position.
  • the first message contains first distance information, which contains the distance of the first processor unit or the distance of a second processor unit receiving the first message from the reference position.
  • the first message is transmitted from the first processor unit to the second processor unit. Depending on the first distance information, the distance of the second processor unit from the
  • a second message is generated by the second processor unit, which contains a second distance information which contains the distance of the second processor unit or the distance of a third processor unit receiving the second message from the reference position.
  • the second message is transmitted from the second processor unit to the third processor unit.
  • the respective messages are preferably always transmitted via the bidirectional communication interface of the respective processor units which are immediately adjacent to one another.
  • the distance of the third processor unit from the reference position is determined or stored.
  • the storage preferably takes place locally in a local memory, that of a respective one
  • Processor unit is assigned. The method steps described above are carried out iteratively for all processor units in the pixel arrangement.
  • the reference position can in principle be arbitrary, preferably the reference position is a position at which a portal processor described below is located, which controls the processor units in the processor arrangement and initiates communication from outside the pixel arrangement.
  • the reference position can also be a position within the pixel arrangement, in which If a processor unit is preferably arranged at the reference position and assigned to it. In this case, the
  • Reference position on the edge i.e. on the top or bottom row or the left or right column in the event that the processor units in the pixel arrangement are arranged in a matrix in rows and columns.
  • Information is preferably transmitted to or from the pixel arrangement by means of the portal processor exclusively via at least part of the processor units located at the edge of the pixel arrangement.
  • a first distance is assigned, for example the distance value "1", which indicates that the initiating processor unit is at a distance "1" from the portal processor.
  • the distance value "1" from the second processor unit becomes transmitted in the first message and the received distance value is incremented by a value "1" by the second processor unit.
  • the incremented value "2" is now stored as an updated second distance value of the second processor unit.
  • the second distance value is incremented by a value "1" and a third
  • Distance value is generated and transmitted to the third processor unit and stored there.
  • the corresponding procedure is carried out in a corresponding manner for all processor units, and the distance value assigned to a processor is always after receiving a message with distance information updated when the received distance value is less than the stored distance value.
  • the pixel arrangement has a multiplicity of processor units. Each processor unit is coupled to at least one processor unit adjacent to it via a bidirectional communication interface. To determine the respective distance of a processor unit of the pixel arrangement from a reference position, messages are exchanged between the respective processor units, preferably between adjacent processor units, each message containing distance information which indicates the distance between a processor unit sending the message or a processor unit receiving the message specifies the reference position (also referred to as distance value) and each processor unit is set up in such a way that the distance to the reference position can be determined or stored from the distance information of a received message.
  • the reference position also referred to as distance value
  • the global and direct processor control provided according to the prior art is advantageously abandoned via column and row lines.
  • each processor unit is coupled to each processor unit immediately adjacent to it in such a way that it is connected to the neighboring processor units can exchange electronic messages.
  • the distances between the respective pixels This is an important basis for routing of detailed image information to be displayed for the individual pixels used for the display of image information, of which the respective image information is displayed.
  • the distance determination of the pixels also forms a basis for routing sensed sensor information from the pixel to the external interfaces to, for example, the portal processor.
  • the pixels are each designed as a sensor.
  • a distance determination is carried out for individual sensor pixels in a large-area sensor field.
  • the pixels can each be designed as an imaging element.
  • a distance determination is carried out for individual imaging elements in a large-area, preferably matrix-shaped, display.
  • the processor units can each be arranged in a hexagonal area, in which case each
  • Processor unit each has six adjacent processor units, each of which is coupled to the processor unit via a bidirectional communication interface.
  • the pixels themselves can have a hexagonal shape.
  • a very high packing density in the respective arrangement is achieved by using a hexagonal shape.
  • processor units can each be arranged in a rectangular area, in which case each processor unit has four adjacent processor units, each of which is coupled to the processor unit via a bidirectional communication interface.
  • the pixels themselves can have a rectangular shape.
  • the local positions of the processor units within the processor arrangement are determined by starting from a processor unit at an introduction point of the processor arrangement
  • Position determination messages which have at least one row parameter z and one column parameter s, which contains the row number or column number of the processor unit sending the message or the row number or column number of the processor unit receiving the message within the processor arrangement, are transmitted to adjacent processor units and the following steps are carried out by the respective processor unit:
  • the own line number of the processor unit is assigned the line parameter value z of the received message
  • the own distance value of the processor unit is changed in an iterative process if the previously stored distance value is greater than the distance value received in the message received, which is increased by a predetermined value, and in the event that a processor unit changes its own distance value, this generates a distance measurement message and sends it to neighboring ones via all communication interfaces
  • the distance measurement message each containing the own distance as distance information or the Distance value that the received processor unit has from the portal processor.
  • the distance value can be changed by a value increased by a predetermined value compared to the own distance value, preferably by the value “1”.
  • the processor units and optionally additionally the pixels i.e. the elements generating and emitting an electromagnetic wave or the sensors to be applied to textile material and by means of electrically conductive couplings which are woven into the textile material, for example.
  • the textile material itself can contain electrically conductive structures in order to electrically connect the processor units and / or the pixels to one another.
  • the processor units and / or the pixels are preferably arranged on the crossing points within the structure of the textile material, e.g. at the crossing points of the electrically conductive warp and weft threads of a textile fabric.
  • sound transmitters and sound sensors can be applied as pixels on the textile material, a garment preferably being made from the textile material. Using the sound transmitter and sound sensors as pixels, the position of the item of clothing and thus the position of a person wearing the item of clothing in a room or in a building can be determined.
  • any sensors or actuators can be integrated as pixels in a textile material and preferably in a piece of clothing.
  • the textile material is configured as textile concrete, in other words as reinforcement in the concrete.
  • a textile concrete set up in this way can thus be provided in a simple manner with pixels set up, for example, as pressure sensors and / or as vibration sensors and / or as tension sensors and / or as deformation sensors.
  • Such a textile concrete according to the invention can be installed very flexibly, in particular due to the self-organizing method for determining the position.
  • the textile concrete with the pixels and the processor units can be used to detect possible dangerous conditions in the house (excessive weight load on a concrete ceiling) and to use the processors to send a corresponding warning message to a master computer electrically connected to it via a house interface.
  • the textile concrete according to the invention can be used to build bridges.
  • Textile concrete has the particular advantage that it is now very easy to determine dangerous vibrations or deformations of the bridge structure using the integrated pixel sensors and to transmit a corresponding warning message to a host computer.
  • a road with textile concrete can be very simple with regard to the
  • Road use for example the number of vehicles, etc.
  • traffic control control generally for Traffic monitoring, even used for speed control, since the pixel sensors integrated in the textile concrete can be used to determine at which point and at what point in time a vehicle is driving over the corresponding area of the road, which is "monitored" by a respective sensor.
  • Figure 1 is a plan view of a pixel arrangement according to a first embodiment of the invention
  • Figures 2a to 2d top views and a sectional view of individual pixels that can be provided in the pixel arrangement, wherein the pixel can have a rectangular shape (Figure 2a), a triangular shape (Figure 2b) or a hexagonal shape (Figure 2c) ;
  • FIG. 2d shows a sectional view through the pixels shown in FIGS. 2a to 2c;
  • FIG. 3 shows a block diagram in which the pixel arrangement with the control device is shown schematically
  • Figure 4 is a plan view of a processor arrangement according to the first embodiment of the invention.
  • FIG. 5 shows a plan view of a processor arrangement according to a second exemplary embodiment of the invention
  • FIG. 6 shows a plan view of a processor unit in hexagonal form
  • FIGS. 7a and 7b a directed graph (FIG. 7a) and an undirected graph (FIG. 7b);
  • Figure 8 shows a directed tree
  • FIGS. 9a and 9b show a sketch of a processor arrangement, modeled as an undirected graph (FIG. 9a) and as a directed graph (FIG. 9b);
  • FIG. 10 shows a sketch of different routing paths as a directed tree with an input node as the root
  • FIG. 11 shows a sketch of an optimized routing tree
  • FIGS. 12a to 12j show a sketch of the routing tree from FIG. 11 at different activation times
  • Figures 13a to 13f a sketch of the routing tree from Figure 11 to different
  • Figure 14 is a plan view of two hexagonal
  • Figure 15 is a sketch of an incoherent processor unit
  • FIG. 16 shows a sketch of a coherent processor unit when sending measurement coherence messages
  • FIG. 17 shows a sketch of a processor unit, on the basis of which the sending of measurement position messages is explained;
  • FIG. 18 shows a sketch of a processor arrangement after the position of the individual processor units has been determined within the processor arrangement;
  • FIG. 19 shows a sketch of a processor unit, on the basis of which the sending of a measurement distance message is explained
  • FIG. 20 shows the processor arrangement after the distance has been determined, the processor arrangement having a multiplicity of introductory processor units at the lower edge of the processor arrangement;
  • FIG. 21 shows a processor arrangement after the distance has been determined, with every third
  • a reference position is assigned to the processor unit in the bottom line of the processor arrangement
  • FIG. 22 shows a sketch of a processor unit, on the basis of which the receiving and sending of MessOrganize messages is explained
  • FIG. 23 shows a sketch of a processor unit, on the basis of which the organization sequence for sending a
  • MessChannel message is shown in an even column within the processor arrangement
  • FIG. 24 shows a sketch of a processor unit, on the basis of which the organization sequence for sending a
  • MessChannel message is shown in an odd column within the processor arrangement
  • FIG. 25 shows a sketch of a plurality of processor units on the basis of which the organization and the
  • Figure 26 shows a processor arrangement after regular backward organization in the event that all
  • Processor units in the bottom line of the processor arrangement can be supplied or sent with information from or to a portal processor;
  • FIG. 27 shows a processor arrangement after regular backward organization has taken place in the event that information can be supplied or sent to or from a portal processor to every third processor unit in the bottom line of the processor arrangement;
  • FIG. 28 shows a sketch of a processor unit, on the basis of which the reception and transmission of MessCountNodes messages is explained,
  • FIG. 29 shows a sketch of a processor unit, on the basis of which the receiving and sending of MessNodesSize messages is explained,
  • FIG. 30 shows the processor arrangement after the throughput of the processor units has been determined in the event that all processor units in the bottom line of the processor arrangement can be supplied with or sent to or from a portal processor;
  • FIG. 31 shows the processor arrangement after the throughput of the processor units has been determined in the event that every third processor unit is in the lowest
  • FIG. 32 shows a sketch of a processor unit, on the basis of which the sending of MessColDistance messages is explained
  • FIG. 33 shows a sketch of a processor unit, on the basis of which the reception and transmission of measurement block token messages is explained;
  • FIG. 34 shows a sketch of a processor unit, on the basis of which the reception of a measurement token message by an “uncolored” processor unit is illustrated;
  • FIG. 35 shows the processor arrangement after meander channels have been determined in the processor arrangement when tokens have been issued in the event that all processor units in the bottom line of the processor arrangement have information from or to one
  • Portal processor can be fed or can be sent
  • FIG. 36 is a sketch of a processor unit on the basis of which the receiving and sending of MesseleteChannels
  • FIG. 37 shows a sketch of a processor unit, on the basis of which the reception and transmission of MessColOrganize messages is explained;
  • FIG. 38 shows the processor arrangement after completion
  • FIG. 39 shows the processor arrangement after reorganization in the event that all processor units in the bottom line of the processor arrangement have information from or to one
  • Portal processor can be fed or can be sent
  • FIG. 40 shows a sketch of a processor unit, on the basis of which the initialization of the introductory processor unit color is explained by means of a MessColDistance message;
  • FIG. 43 shows a sketch of a processor unit, on the basis of which the reception and transmission of measurement numbering messages is explained;
  • FIG. 45 shows the processor arrangement after the numbering has been carried out in the event that information from or to a portal processor can or can be sent to every third processor unit in the bottom line of the processor arrangement;
  • FIG. 46 shows a routing table according to an exemplary embodiment of the invention.
  • FIG. 47 shows a sketch of a processor arrangement on the basis of which the routing and the representation of pixel data are explained
  • FIG. 48 shows a sketch of a processor unit, on the basis of which the reception and transmission of measurement retry messages is explained;
  • FIG. 49 shows a sketch of a processor arrangement with a multiplicity of processor units and a multiplicity of pixels, a group of pixels in each case being assigned to a processor unit;
  • FIG. 50 shows a sketch of a 4 ⁇ 4 pixel group and its control by means of a processor unit
  • Figure 51 shows an overview of the messages used.
  • FIG. 1 shows a pixel arrangement 100 according to a first exemplary embodiment of the invention.
  • the processor arrangement 100 is formed in accordance with a so-called “Fluidic Soap Assembly” (FSA) from Alien Technology TM described in [3].
  • FSA Fluid Soap Assembly
  • the processor arrangement 100 has a substrate 101 with a multiplicity of depressions 102.
  • the substrate 101 is according to In this exemplary embodiment, a thin, flexible plastic film with a large number of recesses punched into it, via which a suspension with a large number of processor units 103, which are designed as computer chips 103 and have a size between 50 ⁇ m to 1000 ⁇ m, are washed into a liquid.
  • the computer chips 103 are also referred to as nanoblocks.
  • the size and shape of the integrated computer chips 103, which are referred to below as processor units 103 correspond to those of the depressions 102, so that the processor units 103 insert themselves into the depressions 102 automatically, that is to say in a self-regulating manner.
  • the processor arrangement 100 becomes one
  • Image display device designed in which the processor units are used to control the pixels.
  • an electro-optical medium for example luminous, reflective, etc.
  • a luminous medium is placed over the array of processor units 103 formed, to which electrical couplings are created on the basis of the corresponding processor units 103 controlling the electro-optical medium.
  • Each processor unit 103 is responsible for the pixel located directly above it, that is to say drives it, or for the pixel region located above it, that is to say a pixel area with a plurality of pixels that are grouped into a pixel area.
  • processor units 103 are also referred to below as pixel processors 103.
  • the invention is in no way limited to imaging elements as a processor arrangement or pixel arrangement, but can also be used for a sensor array with a plurality of sensors that are electrically coupled to one another and controlled via one or more processor units 103 in each case ,
  • Arrays can also be used according to the invention which contain partly imaging elements and partly sensor elements.
  • the shape of the individual processor units 103 can be of any configuration, for example rectangular as shown in FIG. 2a, triangular as shown in FIG. 2a or hexagonal as shown in FIG. 2c.
  • FIG. 2D shows a trapezoidal cross section through the respective processor units 103.
  • the trapezoidal cross section ensures that the individual pixels insert themselves more easily and with greater probability into the depressions 102 of the pixel arrangement.
  • the image display system 300 according to an embodiment of the invention is shown schematically in FIG. 3 in a block diagram.
  • the imaging system 300 has a source 301 which represents the source of the information to be displayed and, according to this exemplary embodiment, a central processing unit (CPU), a graphics processor, Contains sensors or other input devices and optionally other components.
  • a source 301 which represents the source of the information to be displayed and, according to this exemplary embodiment, a central processing unit (CPU), a graphics processor, Contains sensors or other input devices and optionally other components.
  • CPU central processing unit
  • graphics processor Contains sensors or other input devices and optionally other components.
  • a display unit portal 302 which is electrically coupled to the source 301 is provided, which functions as an intermediary between the source 301 and the actual pixel arrangement 303 which is likewise coupled to the display unit portal 302 (which has the processor arrangement and the pixels ) represents.
  • the display unit portal 302 is used according to the invention to generate a trigger, that is to say a trigger signal, in accordance with this exemplary embodiment a trigger message, for initializing the self-organization, and for distributing information about initiating processor units in the processor arrangement 303.
  • the processor arrangement 303 has an array of uniform, so-called intelligent pixels or pixel regions, which are formed by processor units 103 and the pixels coupled to the processor units 103 and controlled by the processor units 103.
  • the processor units 103 are meshed with one another, that is to say coupled to one another via bidirectional communication interfaces respectively assigned to the processor units 103.
  • Processor units 103 in the pixel arrangement 303 serve as introduction nodes for feeding information from the display unit portal 302 into the processor arrangement 100 of the pixel arrangement 303.
  • the respective processor - hereinafter referred to as the portal processor - of the display unit portal 302 has no information about the size and configuration of the pixel arrangement 303.
  • the individual processor units 103 or the pixels coupled to the processor units 103 also have no information at the start of the method Information about their respective Orientation, ie orientation, or their local position within the processor arrangement.
  • the individual pixel processors that is to say the processor units, also have no information about their own orientation and position, that is to say their local position within the processor arrangement.
  • the portal processor of the display unit portal 302 triggers a self-organization of the processor arrangement, such as it is explained in more detail below.
  • the processor units 103 of the pixel arrangement 303 learn their position and orientation as well as information paths for image construction, that is to say for supplying them
  • This learning process takes place using messages which are exchanged between processor units in the pixel arrangement 303 which are adjacent to one another. Some of the knowledge that has been learned is given back to the outside, that is to say to the display unit portal 302, to the extent that the display unit portal 302 will need it later in order to display the image information in the correct ways and in the correct sequence of the pixel Arrangement 303 to be supplied for displaying an image to be displayed in each case.
  • the type of image information must be taken into account for the image structure, that is to say for the procedure for distributing information to be displayed within the pixel arrangement 303.
  • individual pixel data for representing a complete image or a differential image are transmitted to the individual pixels, that is to say more precisely to the individual pixel processors 103.
  • each pixel processor 103 is individually addressed by the portal processor of the display unit portal 302. This leads to routing of the image information to the corresponding pixels, and thus to the corresponding processor units within the pixel arrangement, which is required as part of the display of image information.
  • Routing routes are only determined between the portal processor of the display unit portal 302 and the individual pixel processors, that is to say the processor units of the pixel arrangement 303, but not between the pixel processors.
  • the routing volume is even, ie exactly one pixel date must be transmitted to each pixel processor for each digitized image to be displayed.
  • Pixel processors provided within the processor arrangement.
  • the choice of routing routes within the processor arrangement is based on local information which is exchanged between the individual pixel processors using electronic messages.
  • two phases are to be differentiated when using a pixel arrangement according to the invention:
  • a first phase the so-called self-organization
  • a second phase the so-called self-organization
  • Pixel processor can receive an electronic message from the processor of the display unit portal 302.
  • the image data are sent from the portal processor to the pixel processors, that is to say transmitted, as a result of which the image to be displayed is built up in the pixel arrangement 303.
  • the pixel processors 103 in the event that they have a rectangular shape, preferably a square shape, on each side of the rectangle via one of the four bidirectional communication interfaces 401 per provided
  • FIG. 5 shows another exemplary embodiment in which each pixel processor 103 has a hexagonal shape and six bidirectional ones per pixel processor 103
  • Communication interfaces 501 also on each side, that is to say the side edge, of the respective pixel processor 103 are provided.
  • each pixel processor 103 has six neighboring pixel processors 103, with which the respective pixel processor 103 is coupled via a bidirectional communication interface 501 and an electrical line 502 for the exchange of electronic messages.
  • the pixel arrangement 100 thus has two types of individual components:
  • Pixel processors 103 each of which is assigned up to six bidirectional communication interfaces 501 and electrical lines 502, and
  • Bidirectional connections furthermore also as bidirectional communication interface 501 and electronic line 502 assigned to the respective communication interface 501, each of which couples two pixel processors 103 or one pixel processor 103 and the portal processor.
  • the hexagonal pixel processor 103 can have six different orientations, as shown in FIG.
  • the individual connections that is to say also the individual communication interfaces 501, have already been oriented during the self-organization phase, as will be explained in more detail below.
  • the connections are numbered in accordance with this exemplary embodiment and identified with cardinal directions for better understanding, the following nomenclature being used in accordance with this exemplary embodiment: a first orientation 0 (east) (reference symbol 600), in other words an orientation to the right,
  • a second orientation 1 (northeast) (reference number 601), in other words an orientation to the top right,
  • a third alignment 2 (northwest) (reference symbol 602), in other words an alignment to the top left,
  • a fourth orientation 3 (west) (reference number 603), in other words an orientation to the left,
  • a fifth orientation 4 (south-west) (reference symbol 604), in other words an orientation towards the bottom left, and
  • a sixth orientation 5 (southeast) (reference numeral 605), in other words an orientation towards the bottom right.
  • the portal processor of the display unit portal 302 has electrical connections to pixel processors 103 on only one side of the pixel arrangement 100.
  • this is the lower side of the pixel arrangement 100, that is to say clearly the south side, the couplings likewise by definition running over the south-west side, that is to say over the fifth alignment direction of the respective pixel processors 103.
  • both the positioning and the orientation of the individual introduction points of information about the pixel processors 103 in the processor arrangement 100 and the shape and orientation of the individual pixel processors 103 in the processor arrangement 100 are basically arbitrary .
  • pixel processors 103 of the bottom line of the processor arrangement in a predetermined, regular, that is to say periodic distance, that is to say every third, fifth, tenth, etc., pixel processor 103 within the bottom line of the processor arrangement.
  • the portal processor knows the number of its connections to the pixel processors 103 after the manufacture of the pixel arrangement 303, in other words the number of introduction points for supplying information to pixel processors 103 within the pixel arrangement 303, it does not necessarily know the dimension and the configuration of the Pixel arrangement 303 and thus the processor arrangement, that is to say the actual shape and arrangement of the pixel processors 103 within the processor arrangement 100.
  • an indication of the direction for example the south side, does not necessarily have to represent a straight line within the processor arrangement 100.
  • the respective component of the pixel arrangement has failed completely. If the component is a processor unit, all connections to this processor unit must also be declared defective.
  • Unstable The component has partial failures, for example a direction of a bidirectional connection between the respective processor unit only works intermittently (that is to say it has a loose contact or works methodologically incorrect, for example a processor which sends an incorrect message).
  • Role whether a component does not exist due to a special shape of the pixel arrangement for example, a display unit film which has the shape of a triangle), or whether the respective component has become defective due to a manufacturing defect or due to wear.
  • Each pixel processor 103 in the pixel arrangement 303 is set up in such a way that it can carry out the following actions within a time cycle:
  • An electronic message can thus only be transmitted from one pixel processor 103 to a neighboring pixel processor 103 within a time cycle.
  • the pixel processors 103 and the display unit portal 302 are modeled together as a directed graph and the routing paths as a directed tree.
  • ⁇ : ⁇ ((x, y), (y, x)) £ V 2 x V 2 ; with x, ye Vj V 2 XV 2
  • [x, y]: ⁇ (x, y), (y, x) ⁇ , for all x, y £ V.
  • undirected graph with set of vertices (set of nodes) V, set of edges M and incidence mapping u.
  • FIG. 7 a shows a directed graph 700 and FIG. 7 b shows an undirected graph 701.
  • V, E, g be a directed graph
  • V, E, g is called directed tree, if there is a we V such that
  • 1, for all ve V ⁇ ⁇ w ⁇
  • the second condition in the above definition 4 guarantees the uniqueness of the root, which would not otherwise exist, and prevents the existence of "superfluous" edges in the tree.
  • Figure 8 shows an example of a directed tree 800 as part of the directed graph outlined in Figure 7a.
  • Lemma 5 (properties of a directed tree)
  • V E (v): ⁇ v ⁇ ⁇ z ⁇ V; T E (v, z) ⁇ ⁇
  • w ⁇ V is an excellent knot and hot portal (knot).
  • (v, E, g) be the directed graph for which the following applies: For every m ⁇ M consider new elements m ⁇ and m such that
  • u (m) jg (m ⁇ ], g (m If, for all m ⁇ M.
  • v, E, g a display unit graph, hereinafter also referred to as a display graph.
  • FIGS. 9a and 9b A corresponding undirected graph 900 (cf. FIG. 9a) and the directional pixel arrangement graph 901 (FIG. 9b) that is equivalent thereto are shown by way of example in FIGS. 9a and 9b.
  • the directed graph 901 is generally a flat graph or a graph that can be smoothed (extensions are conceivable in which this only applies to the sub-graph, which does not contain the portal node 902 if the feed lines 904 are not fed in at the edge of the pixel arrangement 100).
  • the portal node 902 makes sense to mark, in addition to the portal node 902, those nodes 903 which have a direct connection to the portal node 902. As described above, these nodes are referred to as initiator nodes 903, that is to say they represent the reference positions to which the initiator pixel processors of the pixel arrangement are assigned.
  • the edges from the portal node 902 to the introduction node 903 are referred to below as feed lines 904 and the edges 905 between pixel processors as network connections.
  • Definition 10 (supply lines, network connections, initiator nodes)
  • the amount of the initiator nodes is defined by
  • each node of a pixel arrangement graph from the portal node an electronic message is to be transmitted within a time frame (within a refresh rate).
  • the routing tree is not unique; in general the amount of all possible trees is unmanageable.
  • (v, E, g) be a display graph with portal nodes w ⁇ V.
  • the set of all permitted directed trees in (v, E, g) is defined as
  • K: ⁇ KCE; (v, K, g
  • FIG. 10 An exemplary permissible tree 1000 is shown in FIG. 10 with the corresponding routing routes with the portal node 1001 as the root node of the directed tree 1000. Based on Definition 10, the following terms are introduced:
  • Definition 12 (supply lines, network connections)
  • K net : E net ⁇ ⁇ •
  • (v, E, g) be a display graph with portal nodes w ⁇ V and the set K of the permissible edge sets.
  • Minimizer of the functions L and K and particularly suitable as a routing tree are known in the art.
  • the problem can also be understood as a multi-criteria combinatorial optimization problem with two target functions.
  • the routing tree 1000 in accordance with FIG. 10 is certainly not optimal, and specifically not in accordance with any of the above criteria.
  • the tree 1100 according to FIG. 11, on the other hand, is even in 0] _ cut with O3.
  • (V, E, g) be a display unit graph with portal node w.
  • r:
  • K ⁇ ki, ..., k r ⁇ ⁇ K (note:
  • ⁇ ) is a matrix
  • c p ort means capacity of the supply lines
  • c ne t means capacity of the network connections
  • q means maximum queue length
  • ⁇ : n is called routing duration.
  • ⁇ ) become with
  • the extension compared to the previously considered routing trees consists primarily in the fact that ⁇ also contains a temporal component.
  • the matrix entry ⁇ ij, i e ⁇ 1, ... n ⁇ j ⁇ ⁇ l, ... r ⁇ states that messages are transmitted over the edge kj in the i-th time cycle ⁇ i.
  • Condition (i) ensures compliance with specified supply capacities and network capacities.
  • Condition (ii) ensures the necessary causality in the network. Messages can only be forwarded from a node if they have been sent to this node beforehand (i.e. at least one time clock earlier).
  • Condition (iii) takes into account space constraints in the nodes.
  • the routing matrix together with the routing tree, thus specifies a routing method with an indication of the chronological sequence of the individual steps, which simultaneously supplies the network with messages.
  • a (Cp ⁇ r ⁇ , Cnet 'q) routing is a tuple (K, ⁇ ) consisting of a permissible edge length
  • ⁇ iy: max- ie ⁇ l, i y + 1 - l ⁇ :> 0
  • a matrix entry ⁇ . • 1 means that the message is forwarded to V_ in the i th time cycle via the edge kj.
  • Definition 18 (routing matrix for individual nodes)
  • Routing matrices for the nodes V] _, 1 1, ..., r regarding (K, ⁇ ).
  • ⁇ : ⁇ ⁇ 1 . l ⁇ l ⁇ r
  • Optimal routing is understood to mean routing from the following set
  • K ⁇ ki, ..., k r ⁇ e K, ⁇ ⁇ Rc port , c net , q ( ⁇ )
  • Introductory node arrives and in the following time intervals is gradually forwarded to its respective target node, that is to say the target pixel processor.
  • the messages to the nodes further away are fed in first, later the messages to the nodes located close to the portal node, that is to say the pixel processor.
  • the small squares each symbolize an electronic message 1201, which is routed via the portal node 1202 to the initiating pixel processors 1203 in the pixel arrangement 100.
  • the first two messages 1201 are fed to the introductory pixel processors 1203, that is to say the pixel processors of the pixel arrangement 100, via which the information about the pixel arrangement can be supplied to the respective pixel processors, and stored there temporarily (cf. Fig.12b).
  • the first two messages have already been transmitted to first inner nodes 1204 of the pixel arrangement and two further messages 1201 have been fed to the initiating pixel processors 1203.
  • a routing matrix is thus developed that defines an optimal (C ⁇ r t, c ne t, q) routing via (V, K, g
  • the minimum routing duration can finally be determined from it.
  • n: max dj ⁇ (v) veV port
  • ⁇ is an optimal ⁇ Cp ⁇ r , c ne qj routing via (v, K, g
  • n max n u u ⁇ vport
  • a "sufficiently wide branch” is clearly present when the following applies to all initiating nodes: look at the branch of the initiating node, arrange the associated nodes according to the ascending path length. Then the path lengths of the nodes should only increase every c nodes by the value 1, i.e. c nodes of path length 2, c nodes of path length 3, ....
  • the introductory nodes represent a constriction of the tree. At higher ones
  • the topology of the network that is to say the arrangement of the pixel processors in the processor arrangement, is unknown to the central external unit, that is to say the portal processor.
  • the pixel processors are meshed with each other through bidirectional connections.
  • Fig. 14 shows a first pixel processor 1401 with a hexagonal shape and a second pixel processor 1402, also in a hexagonal shape.
  • the first pixel processor 1401 has six bidirectional communication interfaces 1403, which is indicated by a double arrow in FIG. 14.
  • the second processor unit 1402 also has six bidirectional communication interfaces 1404.
  • the first processor unit 1401 and the second processor unit 1402 are via a feed line 1405, that is to say an electrically conductive connection, which of course is also an optical one
  • Communication connection can be configured or coupled to one another as a radio link such that both a first message 1406 can be transmitted from the first processor unit 1401 to the second processor unit 1402 and a second message 1407 from the second processor unit 1402 to the first processor unit 1401.
  • all pixel processors 1401, 1402 are fully meshed with one another via the corresponding feed lines and the bidirectional communication interfaces.
  • the self-organization process thus consists of distributed uniform algorithms that transmit these electronic messages via their communication interfaces.
  • the processor units 1401, 1402 learn their alignment and their level position within the processor arrangement, as well as the distance between them Processor unit to the portal processor, generally to a reference position.
  • the reference position can also be the position of a processor unit, which is located at the point of introduction of the pixel arrangement.
  • local routing paths between the individual processor units and the portal processor are shaped.
  • the algorithms for selecting the routing routes are designed in such a way that the routing duration is kept to a minimum, while the information flow is uniform.
  • the self-organization also defines the algorithm for distributing the information when using the pixel arrangement in the context of the image construction, that is to say in the context of the representation of a digitized image on the pixel arrangement. Due to the special conception of the method, the shape of the pixel arrangement and thus also the individual components that have failed are irrelevant, with which a high fault tolerance is achieved according to the invention.
  • the entire method has a combination of the following sub-methods: • Uniform sub-algorithms for message processing, which are executed by the pixel processors,
  • functions lying below the functions required according to the invention for example ping messages, securing the transmission by means of checksums, acknowledgment of receipt, New requests for defective messages etc. are not taken into account in the following. However, these can easily be implemented within the scope of the invention.
  • each pixel processor creates a data record for each of its neighboring pixel processors on the basis of received messages, which data record the information obtained in a memory assigned to the respective processor.
  • the pixel processors learn how to align them evenly.
  • measurement coherence messages are sent, which contain as parameters the number of connections that the receiving connection is counterclockwise from the east, as defined above.
  • Each pixel processor is set as incoherent for initialization.
  • the processor unit 1500 receiving the measurement coherence message 1501 carries out the following steps:
  • the east direction is determined based on the message parameter and all connection names / connection numbers are aligned accordingly. 3.
  • the processor unit 1500 is set as coherent.
  • Measurement coherence messages 1601, 1602, 1603, 1604, 1605, 1606 are sent out by processor unit 1500 over all connections, the parameters of which are selected such that the respective measurement coherence message 1601, 1602, 1603, 1604, 1605, 1606 receiving processor units 103 can align themselves correctly in the above manner (see FIG. 16)
  • the partial method for uniform alignment is started by the portal processor transmitting the measurement coherence message (2) with the parameter value 2 to the respective introductory pixel processors via its connections.
  • the partial process terminates when the last processor unit has become coherent.
  • the number of times required to carry out the process corresponds to the maximum distance of a pixel processor from the portal processor. Until the last message communication "dies", one or two more clock cycles may be required.
  • the pixel processors determine electronic exchanges
  • the coordinate system according to this exemplary embodiment is selected such that the column numbers in the rows are alternately even or odd.
  • the coordinate system can be selected very canonically in the case of an orthogonal structure of the pixel arrangement.
  • the hexagonal field enables a processor to determine the positions of its neighboring pixel processors independently of the geometry of the pixel arrangement from its own position (i, j) with row i and column j.
  • FIG. 17 The respective positions are shown in FIG. 17 for the processor unit 1500. As can be seen in Fig. 17, it has been agreed as a convention that the column numbers increase from west to east (left to right) and the line numbers increase from south to north (from bottom to top).
  • each pixel processor For initialization, the position of each pixel processor is defined as (0.0). The process of determining location begins with each pixel processor once it has become coherent, as discussed above.
  • the measurement position messages 1701, 1702, 1703, 1704, 1705, 1706 are then sent over all connections, as shown in FIG.
  • measurement position messages 1701, 1702, 1703, 1704, 1705, 1706 are sent over all connections, as in FIG. 17 shown.
  • the partial procedure is ended when there are no more changes in position.
  • FIG. 18 shows an example of the processor arrangement 1800 with various defects, which has automatically determined the positions of the individual processors according to the procedure described above. According to this embodiment, both failed, i.e. faulty processors used as well as failed connections.
  • This exemplary embodiment also serves in the further course of this description in two variants with a different number of initiating processor units for describing the further sub-methods.
  • the number of clock cycles required to carry out the process is limited by the maximum distance of a pixel processor from another pixel processor in the processor arrangement. Until the last message communication "dies", one or two more clock cycles may be required. Usually, however, depending on the geometry of the processor arrangement 1800, the partial method can usually be carried out even faster.
  • the local position of the respective pixel processor 1801 within the processor arrangement 1800 is plotted in the form of a value group in the pixel arrangement for each pixel processor 1801.
  • the respective distance of a processor unit from the portal processor that is to say the length of the path from the pixel processor to the portal processor (see also definition 6), generally the distance of a processor unit 1801 in the processor arrangement 1800 from a predetermined one Reference position.
  • the distance between each processor unit 1801 is defined as "infinite". According to this exemplary embodiment, the distance between each pixel processor and the portal processor is defined as a value that is greater than a maximum value that can be assumed as a distance within the pixel arrangement.
  • the process of determining the distance is then started by the portal processor by sending MessDistance (0) messages to the processor units at the introduction points of the processor arrangement 1800.
  • MessDistance (0) messages When a MessDistance message with distance parameter a is received, the following steps are carried out by the respective processor unit receiving the MessDistance message:
  • step 1 If, due to step 1, there has been a change in your own distance d, then all
  • the respective MessDistance message 1901, 1902, 1903, 1904, 1905, 1906 contains as parameters the distance value that the processor unit 1500 determined in the previous step.
  • the partial procedure terminates when there are no more changes in distance.
  • FIG. 20 and FIG. 21 show the processor arrangement 1800 according to a first exemplary embodiment and a processor arrangement 2100 according to a second exemplary embodiment, with all processor units 2001 in the bottom line 2002 of the processor arrangement in the processor arrangement 1800 according to the first exemplary embodiment.
  • Arrangement 1800 are coupled to the portal processor via their southwest side 2003.
  • the bottom line 2101 of the processor arrangement 2100 contains both processor units 2102 which are not coupled to the portal processor and processor units 2103 which communicate with the portal processor via their communication interfaces 2104 arranged on the south-west side are coupled. According to the second
  • Exemplary embodiment is every third processor unit in the bottom line 2101 over its lying on the southwest side Communication interface connected to the portal processor.
  • the number of time cycles required to carry out the process corresponds to the maximum distance one
  • Processor unit from the portal processor. Again, one or two more clock cycles may be required before the last message communication "dies".
  • Processor unit can also store the distance of its direct neighboring processor units from the portal processor locally for later use based on the messages received.
  • the own distance value of the processor unit is changed in an iterative process if the previously stored distance value is greater than the received distance value increased by a predetermined value in the respectively received message.
  • a processor unit changes its own distance value, it generates a measurement distance message and sends it to neighboring processor units via all communication interfaces, the measurement distance message each containing the own distance as distance information or the distance value that the received processor unit from the Portal processor preferably has a value increased by a predetermined value compared to its own distance value, preferably a distance value which is increased by the value "1".
  • connections between the respective processor units are hereinafter referred to as channels.
  • the sets of processor units with the portal processor as the root node and the channels as the edges between the respective processor units form a tree. This tree is used for the subsequent routing as described above in connection with the graph-theoretical basics.
  • the channels are determined in a regular manner so that each processor unit is connected to the portal node in the shortest possible way.
  • each pixel processor is 1500
  • the process of organization is started across all connections by the portal processor by sending MessOrganize messages 2201, 2202, 2203, 2204, 2205, 2206, which have no parameters.
  • the processor unit determines a neighboring processor unit which is at a smaller distance than it itself from the reference position, and thus preferably from the portal processor.
  • the neighboring processor unit is selected and defined as the "predecessor", which is the first to have a shorter distance than the processor unit itself in the order defined in FIGS. 23 and 24.
  • the connection between the processor unit and its "predecessor" becomes special excellent and called "channel”.
  • the set of pixel processors with the portal processor as nodes and the channels as edges then form a tree. In the case of a regular display without errors, this procedure leads to a "zigzag pattern" when defining the channels.
  • the processor that receives the Mess Channel message defines the sender as "successor". The is accordingly
  • the partial process terminates after all processor units have organized themselves in this way.
  • FIG. 25 shows an example of an organized processor unit 2500, the connections 2501, which are channels, being optically highlighted.
  • the pixel information for example the image information to be displayed, is routed via the channels 2501.
  • Fig. 26 and Fig. 27 show examples of the processor arrangement 1800 and 2100 after automatic organization, as described above.
  • the number of times required to carry out the partial method for rearward-facing self-organization corresponds to the maximum distance of a pixel processor from the portal processor. In this case, one or two more clock cycles may be required until the last message communication "dies".
  • the throughput of a pixel processor is of considerable importance for setting up routing tables.
  • the throughput is the number of pixel information that must be processed or passed on by this processor in order to build up an image.
  • a tree structure must have been organized in the processor arrangement 1800, 2100, for example by means of channels, as described above.
  • the partial process is carried out by the portal processor
  • the processor unit receiving the MessCountNodes message performs the following steps:
  • MessCountNodes messages 2802 are again sent over all output channels of the processor unit receiving the MessCountNodes message, as shown in FIG.
  • All neighboring processor units which are connected to one another via output channels are marked with a throughput with the throughput value "0".
  • a MessNodesSize message 2901 is sent to the respective predecessor processor unit via the input channel.
  • 29 shows for a processor unit 1500 two incoming MessNodesSize messages, a first incoming MessNodesSize message 2901 which contains the value di and a second incoming MessNodesSize message 2902 with the parameter d 2 .
  • the neighboring processor unit from which the MessNodesSize message 2901, 2902 was received is with the
  • the partial procedure terminates after the portal processor has received a MessNodesSize message over all connections.
  • the number of time cycles required to carry out the partial method corresponds to twice the maximum distance of a pixel processor from the portal processor. In this case, one or two more clock cycles may be required until the last message communication "dies".
  • FIGS. 30 and 31 show examples of the processor arrangement 1800 and 2100, respectively, after the throughputs have been determined automatically in the manner described above.
  • the respective throughput value is specified in the respective pixel processors. These examples show that the throughputs of those single-processor units which have to supply the area of the processor arrangement 1800 or 2100 shaded by the respective horizontal crack 2600, 2700 are very high.
  • Delivery point is loaded with tokens of a different "color”.
  • the processor arrangement 1800, 2100 is divided into color regions, each of which is supplied by the portal node via an initiating processor unit.
  • color is used for a clearer illustration and accordingly an area marked with the same marking is used as the "color region”.
  • a token weight determines how much the distance to the portal node can be increased due to the coloring.
  • the processor unit sending the token becomes the “predecessor” and the connection to it becomes the channel. Furthermore, the colored pixel, that is to say the marked process unit, “.only.” Still accepts tokens from the respective predecessor.
  • Tokens are preferably sent via channels.
  • the distance determination within a color region is largely identical to the general distance determination to a reference position described above.
  • the color distance determines the length of the shortest path from a processor unit to the portal processor, whereby all processor units of the path must belong to the same color region.
  • the color distance of each processor unit is defined as infinite and its color as undefined.
  • the distance between each pixel processor and the portal processor is defined as a value which is greater than a maximum value which is assumed to be a distance within the pixel arrangement can.
  • the processor unit also marks its neighboring processor units as undefined colored with an infinite color difference.
  • Processor unit is marked with the color c and the color distance a.
  • the own color difference d is set as the minimum of the color differences of neighbors marked in the same color plus the value 1.
  • MessColDistance messages 3201, 3202, 3203, 3204, 3205, 3206 with the parameters (f, d), that is to say in other words with, are sent over all connections your own color difference d and your own color f (see Fig. 32).
  • the invention uses
  • MessBlockToken messages used that is, after receiving such a MessBlockToken message, no more tokens may be sent to these blocked neighboring processor units.
  • the color and color difference are communicated as in the MessColDistance message.
  • all neighboring processor units of a processor unit are set as unblocked.
  • the processor unit receiving the MessBlockToken message performs the following steps:
  • the processor unit sending the MessBlockToken message is set as blocked and marked with the color c and the color difference a.
  • step 5 If the color c does not match the own color f, that is to say the color of the processor unit receiving the measurement block token message, the processing is continued with step 5 described further.
  • the own color difference d is set as the minimum of the color differences of neighboring processor units marked in the same color plus the value 1.
  • step 3 If there is a change in your own color difference d due to step 3, the
  • a measurement block token message 3302 with the parameters (f, d) is generated and sent via the input channel, as shown in FIG. 33.
  • measurement token messages are used according to the invention.
  • the potential own color distance pd is set as the minimum of the color distances of neighboring processor units colored with the color f + 1.
  • a measuring block token message is sent to the processor unit sending the MessToken message 3401 and the processing is ended (the spread of the tokens is therefore restricted by a relaxed distance).
  • the processor unit sending the MessBlockToken message 3401 is set as blocked. Your own color is set as f and your own color difference as pd.
  • the processor unit sending the measurement token message 3401 is sent a measurement channel message and the processor unit is set as organized. This defines the input channel.
  • Measurement block token messages are sent over all connections with the exception of the input channel of the processor unit 1500 3402, 3403, 3404, 3405, 3406, as shown in Fig. 34, to prevent a token assignment from there.
  • a MessToken message with the parameters (g, f) is sent via this output channel, i.e. the token is passed on and processing is ended.
  • a MessBlockToken message is sent via the input channel because the token cannot be passed on. Since the channels cannot be optimally set when selecting the color regions due to the partial method described above, as shown in Fig. 35, these channels are deleted with MessDeleteChannels messages and set again later. To terminate the partial process, the message is provided with a parameter "sta p", the value of which is not identical to the correspondingly stored parameter in the processor unit. In this context it should be noted that the portal processor uses a different parameter "stamp" for each reorganization.
  • the processor unit receiving the respective MessDeleteChannels message carries out the following steps:
  • MessDeleteChannels messages 3602, 3603, 3604, 3605, 3606 are sent with the parameter “stamp” over all connections with the exception of the connection to the processor unit sending the MessDeleteChannels message, as shown in FIG. 36.
  • the neighboring processor units under consideration have to be colored in the same way as the processing processor unit, and that it is not the distance but the color distance that is used as a criterion.
  • connections are specifically labeled "channels”.
  • the portal processor sends a MessColDistance message 4001 (see FIG. 40) with the parameters (f, 0) with different color parameters f over all connections. All neighboring processor units thus mark the portal processor with a different color.
  • the portal processor sends successive measurement token messages with the parameters (g, f) with identical weight g ⁇ NQ and different color parameters f over all connections in order to color all processor units of the processor arrangement 1800, 2100.
  • the partial method terminates when measurement block token messages have arrived via all connections of the pixel processor, that is to say when the processor arrangement 1800, 2100 has been completely colored.
  • meandering paths 3801 are formed within the colored areas, so that the processor units are not connected to the portal processor by the shortest possible distance.
  • the portal processor sends a MessDeleteChannels message, as explained above, over all connections in order to delete the channels formed.
  • a MessColOrganize message is sent across all connections, creating new channels within the colored areas, which then represent the shortest connections.
  • the partial process terminates after all processor units have organized themselves in this way.
  • the number of times required to carry out the processes corresponds to the maximum color distance of a pixel processor from the portal processor. Until the last died
  • the routing tree generated depends on the weight g, which is contained as a parameter in the respective measurement token message.
  • the weight g indicates how much the color difference one
  • the processor unit may be larger than the distance itself.
  • the greater the weight g the better balanced the tree that will be created, but the longer the paths in this tree are.
  • weight usually depends on the transport properties of the respective connections, i.e. how many messages can be sent over a connection per time cycle. The smaller this number is, the larger the weight will usually have to be.
  • the numbers are then used as destination addresses for routing.
  • the local information collected is transmitted from the respective processor units to the portal processor.
  • the overall routing table is then created in the portal processor.
  • measurement numbering messages are used to number all processor units in the pixel arrangement 1800, 2100.
  • the prerequisite is that the throughput of the respective processor units has already been determined, for example in accordance with the partial method described above.
  • the partial process of numbering is carried out by the portal processor by sending measurement numbering messages 4301 via the output channels of the portal processor
  • the respective measurement numbering message 4302 of the parameters 1, 1 + di, 1 + di + d, ... is also transmitted as a message parameter.
  • the Processor unit receiving MessNumbering message 4301 performed the following steps:
  • the processor unit's own number is set to the value n, which corresponds to the value of the received measurement numbering message
  • An additional measurement numbering message 4302 generated by the processor unit is generated over all output channels of the processor unit and with the
  • di, d 2 , ... are the throughputs of the corresponding neighboring processor units.
  • the partial process terminates when the last processor has been numbered by the last processor unit.
  • the number of time cycles required to carry out the partial method corresponds to the maximum distance of a processor unit via channels from the portal processor. Until the last message communication "dies", one or two more clock cycles may also be required in this partial method.
  • FIG. 44 and 45 show the pixel arrangements 1800 (FIG. 44) and 2100 (FIG. 45) after the individual processor units have been numbered within the respective pixel arrangement.
  • the number of a processor unit can simply be used as an address for routing data or images, since a processor unit is assigned a unique number interval for each output channel. each The processor unit can thus create a simple routing table.
  • the table for the processor unit numbered 123 is as shown in the routing table 4600 in FIG. 46.
  • the locally generated information is communicated to the portal processor by means of MessCollectlnfo messages, which contain the following message parameters:
  • Processor unit is specified by the portal processor
  • Processor units are sent as soon as the respective processor unit has been numbered.
  • the pixel processor can on the one hand map pixel images onto the real pixel field (sampling) and on the other hand route this image data with the help of the pixel numbers.
  • the routing duration with which the routing trees are evaluated then also results directly from this routing table.
  • the portal processor sends messages of the type MessRGB with the following parameters:
  • the color information for this pixel for example red-green-blue values.
  • Fig. 47 shows an example of an image representation on the pixel arrangement.
  • the display is independent of the selected routing tree.
  • routing matrices The selection and evaluation of routing matrices was described previously, that is to say essentially of routing routes.
  • the evaluation criterion was the routing duration. Since a real combinatorial optimization cannot usually be carried out in a short time due to the complexity, an alternative was presented above.
  • the freely selectable parameter is the weight g.
  • this process can also be carried out several times by the portal processor with different weights g.
  • routing that has the shortest routing duration can then finally be used.
  • the portal processor uses the message MessRetry, which deletes all channels, color regions and color distances, as in Fig. 48 is shown.
  • the MessRetry message is provided with the parameter "stamp", the value of which is not identical to the corresponding stored parameter of the processor unit. In other words, the portal processor uses a different parameter "stamp" each time it is reset.
  • the own stamp parameter is set to the value of the stamp parameter value "stamp" contained in the MessRetry message.
  • Additional MessRetry messages 4802 are transmitted over all connections, with the exception of the connection to the processor unit sending the MessRetry message, as shown in FIG.
  • an error can only consist in the fact that a previously connected neighboring processor is no longer is achievable. However, it cannot judge whether only the connection to this neighboring processor or whether the neighboring processor itself has failed. In the event of such an occurrence, however, an error message, hereinafter referred to as the MessError message, can be sent to the portal processor, which identifies it itself, preferably using its own pixel number as the message parameter and which additionally contains the number of the newly failed connection.
  • a possible reaction of the portal processor to such a message is a global reset of the pixel arrangement with the help of a measurement reset message.
  • each pixel processor forwards this message to all neighboring processors and deletes all data that have been determined in the organization. To terminate this process, each pixel processor should adhere to a certain dead time, before which it does not react to further messages. The dead time prevents the distribution of the MessReset message from being repeated an infinite number of times.
  • Fig. 51 gives an overview of the messages used and their respective parameters.
  • FIG. 49 shows an additional exemplary embodiment of the invention, in which the processor units 4901 are arranged in a matrix in a first hierarchical level and are fully meshed with one another.
  • the processors 4901 of the pixel arrangement 4900 in this case have a square, preferably a square shape and are controlling and reading coupled with a group of pixels, that is, pixels or sensor elements.
  • each processor for controlling or reading out 4 * 4 pixels 4902, which are each grouped into a pixel block 4903, is coupled.
  • the individual pixel group processors are networked with one another in an orthogonal network by local closest-neighbor connections 4904.
  • One or more connections can run between two processors 4901, for example, to enable bidirectional data transmission or separate distribution of the supply voltages.
  • the layer of pixels 4902 contains the individual pixel elements, each pixel block 4903 being controlled by means of a conventional matrix control, as is shown, for example, in FIG. 50.
  • the matrix controller 5000 in FIG. 50 shows an example of a pixel block 5001 and a column addressing unit, which is designed as a shift register 5002, and a row addressing unit 5003, which is also designed as a shift register.
  • the data are fed via a data source 5004 to the input of the shift register 5001 of the column addressing unit and to a clock generation unit 5005, which is connected on the output side to the
  • Input of the column addressing unit 5003 is coupled.
  • Data transmission is carried out over only one line, the clock signals also being obtained from the data signal itself.
  • the pixel group processors can be meshed orthogonally with one another, but other meshings are also possible, in particular a hexagonal meshing as explained above.
  • the pixel group processors can also exchange your messages in any format. However, they preferably exchange message blocks with one another, which may contain address codes, for example, with the aid of which the image information contained in data packets can then be passed from processor to processor. Defects in the matrix can also be avoided in this way, which is not possible with rigid x / y addressing via row lines and column lines.
  • Information distribution also take on other tasks, such as compression or decompression of
  • the architecture can also be used for large-area sensor arrays, such as fingerprint sensors, touchpads or
  • Font recognition sensors are used.
  • each pixel group processor can wait for an event, i.e., input with a pen, etc., to occur in a pixel group and then this data send or route to the edge of the respective matrix. In this way it can be avoided that the entire sensor surface must always be scanned by an external addressing unit. This clearly corresponds to a local triggering by an event instead of a global image evaluation.
  • the pixel group processors can, for example, be converted into a suitable one with the aid of a technique such as, for example, the fluidic soap assembly as described in [3]
  • Carrier substrate are introduced, as described according to the first embodiment.
  • connections between the processors and the sensor or display matrices can then be applied to the carrier substrate with the processors in further process steps.
  • the upper functional layers can preferably be implemented by means of printable circuits such as are provided in polymer electronics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Multi Processors (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Abstract

Eine Prozessor-Anordnung weist eine Vielzahl von Prozessoreinheiten auf, wobei jede Prozessoreinheit über eine bidirektionale Kommunikationsschnittstelle mit mindestens einer benachbarten Prozessoreinheit gekoppelt ist und wobei zum Ermitteln des jeweiligen Abstands einer Prozessoreinheit der Prozessor-Anordnung von einer Referenzposition Nachrichten ausgetauscht werden zwischen einander benachbarten Prozessoreinheiten, wobei jede Nachricht eine Abstandsinformation enthält, welche den Abstand einer die Nachricht sendenden Prozessoreinheit oder den Abstand einer die Nachricht empfangenden Prozessoreinheit von der Referenzposition angibt, und wobei jede Prozessoreinheit derart eingerichtet ist, dass aus der Abstandsinformation einer empfangenen Nachricht der eigene Abstand zu der Referenzposition ermittelbar ist oder speicherbar ist.

Description

Beschreibung
Verfahren zum Bestimmen eines Abstands von Prozessoreinheiten zu mindestens einer Referenzposition in einer Prozessor- Anordnung und Prozessor-Anordnung
Die Erfindung betrifft ein Verfahren zum Bestimmen eines /Abstands von Prozessoreinheiten zu mindestens einer Referenzposition in einer Prozessor-Anordnung sowie eine Prozessor-Anordnung.
Wenn eine Prozessor-Anordnung mit einer Vielzahl von Prozessoren derart hergestellt worden ist, dass die örtliche Position der einzelnen Prozessoren innerhalb der Prozessor- Anordnung nicht bekannt ist, können die einzelnen Prozessoren nicht individuell adressiert werden.
Vor dem Einsatz der Prozessor-Anordnung müssen die Prozessoren jedoch organisiert werden, damit die örtliche Position der einzelnen Prozessoren innerhalb der Prozessor- Anordnung ermittelt werden kann und damit die Prozessoren innerhalb der Prozessor-Anordnung individuell adressieren zu können .
Die Organisation sollte selbst bei auftretenden Fehlern im Rahmen der Herstellung der Prozessor-Anordnung oder bei späteren Ausfällen eines oder mehrerer Prozessoren oder einer oder mehrerer Verbindungen zwischen den Prozessoren durchführbar sein.
Ein Beispiel einer solchen Prozessor-Anordnung ist in einer Pixel-Anordnung zu sehen, wobei jedem Pixel der Pixel- Anordnung ein Prozessor zugeordnet ist, der das Pixel ansteuern kann. Das Pixel kann als ein bildgebendes Element ausgestaltet sein oder auch als ein Sensorelement, so dass die Pixel-Anordnung als ein Anzeigeeinheit oder als ein Sensorfeld ausgestaltet sein kann. In einer Pixel-Anordnung mit einer Vielzahl von Pixeln, insbesondere bei einer großflächigen Punkt-Matrix- Anzeigeeinheit oder einem großflächigen Sensorfeld treten oftmals erhebliche Probleme auf.
Eine solche Pixel-Anordnung weist beispielsweise für den Fall, dass sie als sogenannte "elektronische Zeitung" eingerichtet ist, pro Seite mehrere Millionen Bildpunkte, das heißt Pixel, auf.
Im Folgenden wird unter einer Pixel-Anordnung eine homogene Pixelmatrix verstanden, welche von deren Rändern aus angesteuert bzw. adressiert wird. Eine solche Anzeigematrix oder eine Sensormatrix, das heißt allgemein eine solche
Pixel-Anordnung, weist beispielsweise aktive nicht-lineare Auswahleinrichtungen auf wie beispielsweise Dünnfilmtransistoren (Thin Film Transistors, TFTs) in Flüssigkristall-Anzeigeeinheiten (Liquid Crystal Displays, LCDs) , welche in ihrer Größe bzw. Dimensionalität begrenzt sind durch die Eigenschaften der Dünnfilmtransistoren sowie durch die parasitären Widerstände der Datenleitungen, welche zur Übertragung der Signale von und zu den einzelnen Pixeln verwendet werden .
Die Dünn ilmtransistoren müssen in der Praxis ein Stromverhältnis zwischen dem Strom, der bei einem Einschaltzustand fließt (I0n) zu dem Strom, der bei einem Ausschaltzustand fließt (I0ff) von 105 bis 10^ aufweisen. Hohe elektrische Widerstände der sehr dünnen und sehr langen
Datenleitungen in einer solchen Pixel-Anordnung sowie ein niedriger Strom bei dem Einschalt-Zustand begrenzen die Zugriffszeit auf einzelne Zeilen bzw. Spalten der üblicherweise in einer Matrix angeordneten Pixel in der Pixel-Anordnung. Dies führt zu einer nur sehr langsamen elektrischen Aufladung der einzelnen Pixelelemente. Ferner führt ein zu hoher Strom bei einem Ausschalt-Zustand der Pixel-Anordnung bei einem zeilenweisen oder spaltenweisen Abrastern der matrixförmigen Pixel-Anordnung zu einem Ladungsverlust elektrischer Ladungen in den Pixelkondensatoren, wenn diese gerade nicht ausgewählt sind. Aus diesem Grund darf ein Ansteuerungszyklus, das heißt ein Zeitintervall, zwischen denen jeweils eine Ansteuerung der einzelnen Pixelelemente in der Pixel-Anordnung erfolgt, nicht zu lang werden.
Die oben genannten Probleme sind beispielsweise in [1] und in [2] im Zusammenhang mit dem Entwurf von Flüssigkristall- Anzeigeeinheiten bzw. elektrophoretischen Anzeigeeinheiten mit Dünnfilmtransistoren als Ansteuertransistoren erläutert.
Ferner ist der Herstellungsprozess von Flüssigkristall- Flachbildschirmen extrem aufwändig und störanfällig.
Die oben beschriebenen Probleme verschärfen sich noch bei großflächigen und flexiblen Displays, das heißt bei großflächigen und biegsamen Anzeigeeinheiten wie beispielsweise bei einer elektronischen Zeitung, insbesondere für den Fall, dass für die Schaltelemente kostengünstige Herstellungsverfahren wie beispielsweise Druckverfahren zum Herstellen von druckbaren Transistoren eingesetzt werden, beispielsweise also im Bereich der Polymerelektronik. Solche Transistoren besitzen typischerweise ein Verhältnis von Ion/I0ff von 10^ bis 10^. Jedenfalls sind die Transistoren, welche in Polymerelektronik realisiert sind, in ihren Eigenschaften noch schlechter als konventionelle Dünnfilmtransistoren auf Siliziumbasis. Solche Polymerelektronik-Transistoren eignen sich jedoch nur für Anzeigeeinheiten mit einigen Hundert Bildzeilen bzw. Bildspalten. Ein besonderes Problem ist noch darin zu sehen, dass die Ausbeute bei der Herstellung einer Pixel-Anordnung aufgrund der sehr großen Fläche geringer wird. Dies ist auf die höhere Fehlerwahrscheinlichkeit bei einem solchen Herstellungsprozess zurück zu führen. Anders ausgedrückt bedeutet dies, dass die Anzahl fehlerhafter Bildpunkte bzw. Bildbereiche oder fehlerhafter Sensorpunkte, das heißt Sensorelemente größer wird mit größer werdender Fläche der Pixel-Anordnung .
In der Handhabung einer sehr dünnen, flexiblen und eventuell großflächigen Anzeigeeinheit ist auch die Wahrscheinlichkeit des Auftretens von neuen Defekten bzw. Schäden während der Handhabung hoch. Bei einer konventionellen Adressierung einer matrixförmigen Pixel-Anordnung würde ein Defekt in der Matrix sofort zu einem Zeilenfehler bzw. Spaltenfehler führen oder es würde sogar ein ganzer Bereich der Pixel-Anordnung ausfallen .
Die oben beschriebenen Probleme wurden versucht gemäß dem Stand der Technik dadurch zu lösen, dass die Eigenschaften der Auswahltransistoren, das heißt insbesondere das Verhältnis von Ion zu IQff verbessert wurden sowie durch verbesserte Herstellungsverfahren. Ein Schutz gegen mechanische Belastung eines Flachbildschirms wurde durch ein entsprechendes Gehäuse oder aber durch ein spezielles Packaging versucht zu erreichen.
Der Erfindung liegt das Problem zugrunde, ein Verfahren zum Bestimmen eines Abstandes von Prozessoren zu mindestens einer Referenzposition in einer Prozessor-Anordnung sowie eine Prozessor-Anordnung anzugeben, bei dem bzw. bei der zumindest ein Teil der oben genannten Probleme des Standes der Technik reduziert werden. Das Problem wird durch das Verfahren sowie durch die Pixel- Anordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
Bei einem Verfahren zum Bestimmen eines Abstandes von
Prozessoreinheiten zu mindestens einer Referenzposition in einer Prozessor-Anordnung mit einer Vielzahl von Prozessoreinheiten ist jede Prozessoreinheit über eine bidirektionale Kommunikationsschnittstelle mit mindestens einer ihr benachbarten Prozessoreinheit gekoppelt. Die Prozessoreinheiten tauschen untereinander, insbesondere zwischen einander unmittelbar benachbarten Prozessoreinheiten elektronische Nachrichten aus . Gemäß dem Verfahren wird eine erste Nachricht von einer ersten Prozessoreinheit, welche sich an der mindestens einen Referenzposition befindet, erzeugt. Die erste Nachricht enthält eine erste Abstandsinformation, welche den Abstand der ersten Prozessoreinheit oder den Abstand einer die erste Nachricht empfangenden zweiten Prozessoreinheit von der Referenzposition enthält. Die erste Nachricht wird von der ersten Prozessoreinheit zu der zweiten Prozessoreinheit übertragen. Abhängig von der ersten Abstandsinformation wird der Abstand der zweiten Prozessoreinheit von der Referenzposition ermittelt oder gespeichert. Von der zweiten Prozessoreinheit wird eine zweite Nachricht erzeugt, welche eine zweite Abstandsinformation enthält, welche den Abstand der zweiten Prozessoreinheit oder den Abstand einer die zweite Nachricht empfangenden dritten Prozessoreinheit von der Referenzposition enthält. Die zweite Nachricht wird von der zweiten Prozessoreinheit zu der dritten Prozessoreinheit übertragen. Vorzugsweise erfolgt die Übermittlung der jeweiligen Nachrichten immer über die bidirektionale Kommunikationsschnittstelle der jeweiligen einander unmittelbar benachbarten Prozessoreinheiten. Abhängig von der zweiten Abstandsinformation wird der Abstand der dritten Prozessoreinheit von der Referenzposition ermittelt oder gespeichert. Die Speicherung erfolgt vorzugsweise jeweils lokal in einem lokalen Speicher, der einer jeweiligen Prozessoreinheit zugeordnet ist. Die oben beschriebenen Verfahrensschritte werden für alle Prozessoreinheiten in der Pixel-Anordnung entsprechend in iterativer Weise durchgeführt .
Die Referenzposition kann grundsätzlich beliebig sein, vorzugsweise ist die Referenzposition eine Position, an der sich ein im Weiteren beschriebener Portalprozessor befindet, welcher die Prozessoreinheiten in der Prozessor-Anordnung ansteuert und die Kommunikation von außerhalb der Prozessor- Anordnung anstößt. Die Referenzposition kann ferner eine Position innerhalb der Prozessor-Anordnung sein, wobei in diesem Fall vorzugsweise eine Prozessoreinheit an der Referenzposition angeordnet und dieser zugeordnet ist. Vorzugsweise befindet sich in diesem Fall die
Referenzposition am Rand, d.h. an der obersten oder untersten Zeile oder der linken oder rechten Spalte für den Fall, dass die Prozessoreinheiten in der Prozessor-Anordnung matrixförmig in Zeilen und Spalten angeordnet sind. Die Übertragung von Information in oder aus der Prozessor- Anordnung erfolgt vorzugsweise mittels des Portalprozessors ausschließlich über zumindest einen Teil der sich am Rand der Prozessor-Anordnung befindenden Prozessoreinheiten.
Anschaulich bedeutet diese Vorgehensweise, dass ausgehend von einer "Einleit-Prozessoreinheit" an der Referenzposition üblicherweise am Rand der Prozessor-Anordnung, das heißt an einem bezüglich der Prozessor-Anordnung äußeren Pixel, ein erster Abstand zugeordnet wird, beispielsweise der
Abstandswert „1", womit angegeben wird, dass die Einleit- Prozessoreinheit einen Abstand „1" von dem Portalprozessor aufweist. Für den Fall, dass jeweils in der jeweiligen Nachricht der Abstand der die Nachricht sendenden Prozessoreinheit von der Referenzposition in die Nachricht eingefügt wird und an die die Nachricht zu empfangende Prozessoreinheit übertragen wird, wird von der ersten Prozessoreinheit der Abstandswert „1" zu der zweiten Prozessoreinheit in der ersten Nachricht übermittelt und von der zweiten Prozessoreinheit wird der empfangene Abstandswert um einen Wert „1" inkrementiert . Der inkrementierte Wert „2" wird nunmehr als aktualisierter zweiter Abstandswert der zweiten Prozessoreinheit gespeichert. Der zweite Abstandswert wird um einen Wert „1" inkrementiert und ein dritter Abstandswert wird erzeugt und an die dritte Prozessoreinheit übertragen und dort gespeichert. Die entsprechende Vorgehensweise wird für alle Prozessoreinheiten in entsprechender Weise durchgeführt und der einem Prozessor jeweils zugeordnete Abstandswert wird nach Empfang einer Nachricht mit einer Abstandsinformation immer dann aktualisiert, wenn der empfangene Abstandswert kleiner ist als der gespeicherte Abstandswert.
Eine Prozessor-Anordnung weist eine Vielzahl von Prozessoreinheiten auf. Jede Prozessoreinheit ist über eine bidirektionale Kommunikationsschnittstelle mit mindestens einer ihr benachbarten Prozessoreinheit gekoppelt. Zum
Ermitteln des jeweiligen Abstands einer Prozessoreinheit der Prozessor-Anordnung von einer Referenzposition werden Nachrichten zwischen den jeweiligen Prozessoreinheiten ausgetauscht, vorzugsweise zwischen einander benachbarten Prozessoreinheiten, wobei jede Nachricht eine
Abstandsinformation enthält, welche den Abstand einer die Nachricht sendenden Prozessoreinheit oder einer die Nachricht empfangenden Prozessoreinheit von der Referenzposition angibt (auch als Abstandswert bezeichnet) und wobei jede Prozessoreinheit derart eingerichtet ist, dass aus der
Abstandsinformation einer empfangenen Nachricht der eigene Abstand zu der Referenzposition ermittelbar oder speicherbar ist .
Die Erfindung kann anschaulich darin gesehen werden, dass die gemäß dem Stand der Technik vorgesehene globale und direkte Prozessoransteuerung über Spalten- und Zeilenleitungen aufgegeben wird.
Aufgrund des Einsatzes lediglich lokaler Informationen und dem Austausch elektronischer Nachrichten insbesondere zwischen einander unmittelbar benachbarten Prozessoren ist die Vorgehensweise sehr robust gegenüber auftretenden Störungen und Ausfällen einzelner Prozessoreinheiten oder einzelner Verbindungen zwischen zwei Prozessoreinheiten.
Die Pixel-Anordnung, vorzugsweise die matrixförmige Pixel- Anordnung, wird in bestimmte Bereiche, beispielsweise in Bildblöcke partitioniert und in jedem Bereich wird eine Information verarbeitende Einheit, der Pixelprozessor, zugeordnet. Der Bereich kann einen Bildpunkt oder einen Sensor oder eine Mehrzahl von Bildpunkten bzw. Sensoren enthalten, die jeweils von einer Prozessoreinheit angesteuert werden. Vorzugsweise sind die Prozessoren in einem gröberen Raster als die Bildpunkte bzw. Sensoren selbst verteilt, was anschaulich einer räumlichen Unterabtastung entspricht. Auf diese Weise wird die Problematik der Verdrahtung und Adressierung über Spaltenleitungen und Zeilenleitungen bei einer matrixförmigen Pixel-Anordnung entschärft, da die jeweiligen Leitungen, welche die Prozessoreinheiten miteinander und mit einer Pixel-Anordnungs-
Ansteuerungsschaltung verbinden, erfindungsgemäß großzügiger, das heißt räumlich dicker und somit mit einem geringeren elektrischen Widerstand behaftet, dimensioniert werden können. Jeder Pixelgruppenprozessor steuert den entsprechenden Bildbereich selbständig an, beispielsweise mittels einer Passiv-Matrix-Ansteuerung oder einer Aktiv- Matrix-Ansteuerung. Die Größe der Unter-Anzeigeeinheiten wird vorzugsweise derart gewählt, dass die oben beschriebenen Probleme der langsamen Aufladung der Pixelelemente sowie der sehr kurzen Zeitdauer zwischen zwei Ansteuerungszyklen bei einer gegebenen Auswahleinrichtung und einer gegebenen Verdrahtungstechnik nicht auftreten. In die Pixelgruppenprozessoren können im Prinzip beliebige Routingvorschriften für die darzustellende Bildinformation oder die zu erfassende Sensorinformation implementiert werden, so dass die Bildinformationen bzw. die SensorInformationen in Form elektronischer Datenübertragung auch um auftretende Defekte im Display, das heißt in der Anzeigeeinrichtung, das heißt der Pixel-Anordnung (beispielsweise bei einer physikalischen Zerstörung wie einem punktuellen Defekt, bei Löchern, Rissen etc.), herumgeleitet werden können. Dies führt zu einer erhöhten Defekttoleranz der erfindungsgemäßen Vorrichtung. Erfindungsgemäß wird somit eine Pixel-Anordnung bereit gestellt sowie ein Verfahren bereit gestellt, mit dem es auf sehr einfache Weise möglich ist, den Abstand eines jeweiligen Pixels von einer Referenzposition und somit auch die lokale Position eines Pixels innerhalb der Pixel-Anordnung zu bestimmen. Die Bestimmung erfolgt nicht mehr basierend auf globalen Informationen, sondern auf lokalen Informationen, die jeweils in Form von Nachrichten zwischen zwei einander benachbarten Prozessoreinheiten ausgetauscht werden. Anders ausgedrückt wird das Problem der Abstandsbestimmung durch
Selbstorganisation basierend auf lokalem Nachrichtenaustausch zwischen einander benachbarten Prozessoreinheiten gelöst. Das Selbstorganisationsverfahren weist somit unterschiedliche verteilte lokale uniforme Algorithmen auf, die die jeweiligen Nachrichten über die jeweilige bidirektionale Kommunikationsschnittstelle austauschen. Anders ausgedrückt bedeutet dies, dass erfindungsgemäß die Abstandsbestimmung auf einer Selbstorganisation auf der Basis rein lokaler Informationen erfolgt.
Unter einem Pixel ist erfindungsgemäß sowohl eine bildgebende Einheit oder eine schallerzeugende Einheit, beispielsweise eine Flüssigkeits-Kristall-Bildschirmeinheit oder eine Polymerelektronik-Anzeigeeinheit oder allgemein jede Art von Bildschirm, welcher eine Vielzahl von Bildpunkten aufweist, oder ein Lautsprecher, der eine Schallwelle erzeugt, allgemein jedes eine elektromagnetische Welle erzeugendes Element, zu verstehen. Alternativ kann die Erfindung in einer Pixel-Anordnung eingesetzt werden, in der zumindest ein Teil der Pixel als Sensorelemente ausgestaltet sind, das heißt die Pixel-Anordnung besteht in diesem Fall zumindest teilweise in einem Sensorfeld. Dies könnte beispielsweise auch eine Bildschirmeinheit mit in diese integriertem Touchpad sein, welche insbesondere auch auf mehrere Bildkacheln, anders ausgedrückt auf mehrere Bildbereiche aufgeteilt sein kann, wobei jedem Bildbereich eine Prozessoreinheit zugeordnet sein kann. Zumindest ein Teil der Sensoren kann jeweils als ein Schallsensor eingerichtet sein oder als ein Drucksensor (beispielsweise ein Piezokristall-Sensor) , alternativ als Gassensor, als Vibrationssensor, als Verformungssensor oder als Zugspannungssensor.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. Die im Weiteren beschriebenen Ausgestaltungen der Erfindung betreffen das erfindungsgemäße Verfahren sowie die erfindungsgemäße Prozessor-Anordnung.
Gemäß einer Weiterbildung der Erfindung ist jede Prozessoreinheit mit mindestens einem Pixel gekoppelt, so dass das Pixel von der jeweiligen ihm zugeordneten Prozessoreinheit steuerbar ist.
Gemäß dieser Ausgestaltung der Erfindung werden nicht nur die Abstände von miteinander gekoppelten Prozessoreinheiten, sondern darüber auch die Abstände der jeweiligen Pixel ermittelt. Dies ist eine wichtige Grundlage für ein im Rahmen der Darstellung von Bildinformation eingesetztes Routing eingehender darzustellender Bildinformation zu den einzelnen Pixeln, von denen die jeweilige Bildinformation dargestellt wird. In entsprechender Weise bildet die Abstandsbestimmung der Pixel auch eine Grundlage für ein Routing von erfasster Sensorinformation von dem Pixel zu den externen Schnittstellen zu beispielsweise dem Portalprozessor. Gemäß einer anderen Weiterbildung der Erfindung ist zumindest ein Teil der Pixel jeweils als ein Sensor ausgestaltet. In diesem Fall wird erfindungsgemäß eine AbstandsbeStimmung für einzelne Sensorpixel in einem großflächigen Sensorfeld durchgeführt .
Alternativ oder zusätzlich kann zumindest ein Teil der Pixel jeweils als ein bildgebendes Element oder allgemein eine elektromagnetische Welle erzeugendes und aussendendes Element, beispielsweise als ein schallerzeugendes und aussendendes Element ausgestaltet sein. In diesem Fall wird erfindungsgemäß eine Abstandsbestimmung für einzelne bildgebende Elemente in einem großflächigen, vorzugsweise matrixförmigen, Display durchgeführt.
Die Prozessoreinheiten können jeweils in einem hexagonalen Bereich angeordnet sein, in welchem Fall jede
Prozessoreinheit jeweils sechs benachbarte Prozessoreinheiten aufweist, welche jeweils über eine bidirektionale
Kommunikationsschnittstelle mit der Prozessoreinheit gekoppelt sind.
Ferner können die Pixel selbst eine hexagonale Form aufweisen.
Durch Einsatz einer hexagonalen Form wird eine sehr hohe Packungsdichte in der jeweiligen Anordnung erreicht.
Alternativ können die Prozessoreinheiten jeweils in einem rechteckigen Bereich angeordnet sein, in welchem Fall jede Prozessoreinheit jeweils vier benachbarte Prozessoreinheiten aufweist, welche jeweils über eine bidirektionale Kommunikationsschnittstelle mit der Prozessoreinheit gekoppelt sind. Ferner können die Pixel selbst eine rechteckige Form aufweise .
Gemäß einer anderen Ausgestaltung der Erfindung werden vor dem Bestimmen des Abstandes der Pixelprozessoren von der Referenzposition die örtlichen Positionen der Prozessoreinheiten innerhalb der Prozessor-Anordnung ermittelt, indem ausgehend von einer Prozessoreinheit an einer Einleitstelle der Prozessor-Anordnung jeweils Positionsermittlungs-Nachrichten, welche zumindest einen Zeilenparameter z und einen Spaltenparameter s aufweisen, welche die Zeilennummer bzw. Spaltennummer der die Nachricht sendenden Prozessoreinheit oder die Zeilennummer bzw. Spaltennummer der die Nachricht empfangenden Prozessoreinheit innerhalb der Prozessor-Anordnung enthält, an benachbarte
Prozessoreinheiten übermittelt werden und von der jeweiligen Prozessoreinheit die folgenden Schritte durchgeführt werden:
• falls der Zeilenparameter in der empfangenen Nachricht größer ist als die bisher gespeicherte Zeilennummer der Prozessoreinheit, so wird der eigenen Zeilennummer der Prozessoreinheit der Zeilenparameterwert z der empfangenen Nachricht zugeordnet,
• falls der Spaltenparameter in der empfangenen Nachricht größer ist als die eigene Spaltennummer der Prozessoreinheit, so wird der gespeicherten
Spaltennummer der Zeilenparameterwert der empfangenen Nachricht zugeordnet,
• falls die eigene Zeilennummer und/oder die eigene Spaltennummer aufgrund der oben dargestellten Verfahrensschritte verändert worden sind, so werden neue Positions ess-Nachrichten mit neuen Zeilenparametern und neuen Spaltenparametern erzeugt, welche jeweils die Zeilennummer und Spaltennummer der die Nachricht sendenden Prozessoreinheit oder die Zeilennummer und Spaltennummer der die Nachricht empfangenden
Prozessoreinheit enthält, und diese werden über die bidirektionalen Kommunikationsschnittstellen an eine jeweilige Nachbar-Prozessoreinheit übertragen.
Durch diese Weiterbildung wird das erfindungsgemäße Konzept des lokalen Nachrichtenaustauschs zwischen einander benachbarten Prozessoreinheiten weiter ausgebaut, da schon die örtlichen Positionen der einzelnen Prozessoreinheiten innerhalb der Prozessor-Anordnung gemäß diesem Konzept basierend auf lokaler Positionsinformation, welche sich lediglich aus einer von der unmittelbar benachbarten
Prozessoreinheit erhaltenen Positionsinformation ergibt, basiert. Dies ermöglicht eine sehr fehlerrobuste Vorgehensweise im Rahmen der Selbstorganisation der Prozessor-Anordnung .
Gemäß einer anderen Weiterbildung der Erfindung wird in einem iterativen Verfahren der eigene Abstandswert der Prozessoreinheit dann verändert wenn der bisher gespeicherte Abstandswert größer ist als der um einen vorgegebenen Wert erhöhte empfangene Abstandswert in der jeweils empfangenen Nachricht, und für den Fall, dass eine Prozessoreinheit den eigenen Abstandswert verändert, erzeugt diese eine Abstandsmess-Nachricht und sendet sie über alle Kommunikationsschnittstellen an benachbarte Prozessoreinheiten, wobei die Abstandsmess-Nachricht jeweils den eigenen Abstand als Abstandsinformation enthält oder den Abstandswert, den die empfangene Prozessoreinheit von dem Portalprozessor aufweist.
Der Abstandswert kann um einen um einen vorgegebenen Wert erhöhten Wert gegenüber dem eigenen Abstandswert verändert werden, vorzugsweise um den Wert „1".
Gemäß einem anderen Aspekt der Erfindung wird eine Pixel- Anordnung bereitgestellt, welche eine Vielzahl von Pixeln aufweist, welche Pixel zu einer Mehrzahl von Pixelgruppen gruppiert sind, sowie eine Vielzahl von Prozessoreinheiten. Jeweils eine Prozessoreinheit ist einer Pixelgruppe zugeordnet und steuert die Pixel der jeweiligen Pixelgruppe.
Anschaulich kann dieser Aspekt der Erfindung darin gesehen werden, dass die Pixel zu Gruppen gruppiert werden und jeweils eine Prozessoreinheit für die „lesende" und „schreibende" Steuerung der Pixel in einer Gruppe zuständig sind, nämlich der Pixel der Gruppe, der die Prozessoreinheit zugeordnet ist.
Anders ausgedrückt bedeutet dies, dass die Pixel-Anordnung, vorzugsweise eine matrixförmige Pixel-Anordnung, in bestimmte Bereiche, beispielsweise in Bildblöcke partitioniert wird und jedem Bereich wird eine Information verarbeitende Einheit, der Pixelprozessor, zugeordnet. Der Bereich kann einen
Bildpunkt oder ein anderes eine elektromagnetische Welle erzeugendes Element oder einen Sensor oder eine Mehrzahl von Bildpunkten, elektromagnetische Wellen erzeugende Elemente bzw. Sensoren enthalten, die jeweils von einer Prozessoreinheit angesteuert werden. Vorzugsweise sind die
Prozessoren in einem gröberen Raster als die Bildpunkte bzw. Sensoren selbst verteilt, was anschaulich einer räumlichen Unterabtastung entspricht. Auf diese Weise wird die Problematik der Verdrahtung und Adressierung über Spaltenleitungen und Zeilenleitungen bei einer matrixförmigen Pixel-Anordnung entschärft, da die jeweiligen Leitungen, welche die Prozessoreinheiten miteinander und mit einer Pixel-Anordnungs-Ansteuerungsschaltung verbinden, erfindungsgemäß großzügiger, das heißt räumlich dicker und somit mit einem geringeren elektrischen Widerstand behaftet, dimensioniert werden können. Jeder Pixelgruppenprozessor steuert den entsprechenden Bildbereich selbständig an, beispielsweise mittels einer Passiv-Matrix-Ansteuerung oder einer Aktiv-Matrix-Ansteuerung. Die Größe der Unter- Anzeigeeinheiten wird vorzugsweise derart gewählt, dass die oben beschriebenen Probleme der langsamen Aufladung der Pixelelemente sowie der sehr kurzen Zeitdauer zwischen zwei Ansteuerungszyklen bei einer gegebenen Auswahleinrichtung und einer gegebenen Verdrahtungstechnik nicht auftreten. In die Pixelgruppenprozessoren können im Prinzip beliebige Routingvorschriften für die darzustellende Bildinformation oder die zu erfassende Sensorinformation implementiert werden, so dass die Bildinformationen bzw. die Sensorinformationen in Form elektronischer Datenübertragung auch um auftretende Defekte im Display, das heißt in der Anzeigeeinrichtung, das heißt der Pixel-Anordnung (beispielsweise bei einer physikalischen Zerstörung wie einem punktuellen Defekt, bei Löchern, Rissen etc.), herumgeleitet werden können. Dies führt zu einer erhöhten Defekttoleranz der erfindungsgemäßen Vorrichtung. Erfindungsgemäß wird somit eine Pixel-Anordnung bereit gestellt sowie ein Verfahren bereit gestellt, mit dem es auf sehr einfache Weise möglich ist, den Abstand eines jeweiligen Pixels von einer Referenzposition und somit auch die lokale Position eines Pixels innerhalb der Pixel-Anordnung zu bestimmen. Die Bestimmung erfolgt nicht mehr basierend auf globalen Informationen, sondern auf lokalen Informationen, die jeweils in Form von Nachrichten zwischen zwei einander benachbarten Prozessoreinheiten ausgetauscht werden. Anders ausgedrückt wird das Problem der AbstandsbeStimmung durch Selbstorganisation basierend auf lokalem Nachrichtenaustausch zwischen einander benachbarten Prozessoreinheiten gelöst. Das Selbstorganisationsverfahren weist somit unterschiedliche verteilte lokale uniforme Algorithmen auf, die die jeweiligen Nachrichten über die jeweilige bidirektionale Ko munikationsschnittstelle austauschen. Anders ausgedrückt bedeutet dies, dass erfindungsgemäß die Abstandsbestimmung auf einer Selbstorganisation auf der Basis rein lokaler Informationen erfolgt.
Die hierarchische Struktur der Gruppierung kann erfindungsgemäß auch auf die Prozessoreinheiten angewendet werden. Anders ausgedrückt bedeutet dies, dass die Prozessoreinheiten selbst auch wiederum in Gruppen eingeteilt sein können, welche von weiteren Prozessoreinheiten einer anderen Hierarchieebene gesteuert werden, wobei in diesem Fall jeweils eine Prozessoreinheit einer „steuernden" Gruppe alle Prozessoreinheiten der „gesteuerten" Gruppe steuern.
Anders ausgedrückt bedeutet dies, dass eine erste Menge von Prozessoreinheiten ersten Prozessorgruppen zugeordnet sein kann und eine zweite Menge von Prozessoreinheiten zweiten Prozessorgruppen zugeordnet sein kann. Die Anzahl der Prozessoreinheiten der ersten Menge von Prozessoreinheiten ist größer als die zweite Menge von Prozessoreinheiten. Die Prozessoreinheiten einer zweiten Prozessorgruppe sind gemäß dieser Ausgestaltung der Erfindung jeweils nur mit Prozessoreinheiten einer jeweiligen ihr zugeordneten ersten Prozessorgruppe gekoppelt. Jeweils eine Prozessoreinheit der ersten Prozessorgruppe ist einer Pixelgruppe zugeordnet und steuert die Pixel der jeweiligen Pixelgruppe.
Es ist in diesem Zusammenhang anzumerken, dass eine beliebige Anzahl von unterschiedlichen Mengen von Prozessoreinheiten vorgesehen sein können, die in einer beliebigen Anzahl von Hierarchieebenen vorgesehen sein können und jeweils zu Gruppen von Prozessoreinheiten gruppiert sein können, welche ihrerseits von einer Prozessoreinheit, welche ihr zugeordnet wird, gesteuert wird. In diesem Fall entstehen eine Vielzahl von Hierarchieebenen, wodurch die Steuerungseffizienz der Pixel-Anordnung weiter erhöht wird.
Bei einem Verfahren zum Bestimmen eines Abstandes von Prozessoreinheiten zu mindestens einer Referenzposition in der Pixel-Anordnung mit einer Vielzahl von Prozessoreinheiten ist jede Prozessoreinheit über eine bidirektionale Kommunikationsschnittstelle mit mindestens einer ihr benachbarten Prozessoreinheit gekoppelt. Die Prozessoreinheiten tauschen untereinander, insbesondere zwischen einander unmittelbar benachbarten Prozessoreinheiten elektronische Nachrichten aus. Gemäß dem Verfahren wird eine erste Nachricht von einer ersten Prozessoreinheit, welche sich an der mindestens einen Referenzposition befindet, erzeugt. Die erste Nachricht enthält eine erste Abstandsinformation, welche den Abstand der ersten Prozessoreinheit oder den Abstand einer die erste Nachricht empfangenden zweiten Prozessoreinheit von der Referenzposition enthält. Die erste Nachricht wird von der ersten Prozessoreinheit zu der zweiten Prozessoreinheit übertragen. Abhängig von der ersten Abstandsinformation wird der Abstand der zweiten Prozessoreinheit von der
Referenzposition ermittelt oder gespeichert. Von der zweiten Prozessoreinheit wird eine zweite Nachricht erzeugt, welche eine zweite Abstandsinformation enthält, welche den Abstand der zweiten Prozessoreinheit oder den Abstand einer die zweite Nachricht empfangenden dritten Prozessoreinheit von der Referenzposition enthält. Die zweite Nachricht wird von der zweiten Prozessoreinheit zu der dritten Prozessoreinheit übertragen. Vorzugsweise erfolgt die Übermittlung der jeweiligen Nachrichten immer über die bidirektionale Kommunikationsschnittstelle der jeweiligen einander unmittelbar benachbarten Prozessoreinheiten. Abhängig von der zweiten Abstandsinformation wird der Abstand der dritten Prozessoreinheit von der Referenzposition ermittelt oder gespeichert. Die Speicherung erfolgt vorzugsweise jeweils lokal in einem lokalen Speicher, der einer jeweiligen
Prozessoreinheit zugeordnet ist. Die oben beschriebenen Verfahrensschritte werden für alle Prozessoreinheiten in der Pixel-Anordnung entsprechend in iterativer Weise durchgeführt .
Die Referenzposition kann grundsätzlich beliebig sein, vorzugsweise ist die Referenzposition eine Position, an der sich ein im Weiteren beschriebener Portalprozessor befindet, welcher die Prozessoreinheiten in der Prozessor-Anordnung ansteuert und die Kommunikation von außerhalb der Pixel- Anordnung anstößt. Die Referenzposition kann ferner eine Position innerhalb der Pixel-Anordnung sein, wobei in diesem Fall vorzugsweise eine Prozessoreinheit an der Referenzposition angeordnet und dieser zugeordnet ist. Vorzugsweise befindet sich in diesem Fall die
Referenzposition am Rand, d.h. an der obersten oder untersten Zeile oder der linken oder rechten Spalte für den Fall, dass die Prozessoreinheiten in der Pixel-Anordnung matrixförmig in Zeilen und Spalten angeordnet sind. Die Übertragung von Information in oder aus der Pixel-Anordnung erfolgt vorzugsweise mittels des Portalprozessors ausschließlich über zumindest einen Teil der sich am Rand der Pixel-Anordnung befindenden Prozessoreinheiten.
Anschaulich bedeutet diese Vorgehensweise, dass ausgehend von einer "Einleit-Prozessoreinheit" an der Referenzposition üblicherweise am Rand der Pixel-Anordnung, das heißt an einem bezüglich der Prozessor-Anordnung äußeren Pixel, ein erster Abstand zugeordnet wird, beispielsweise der Abstandswert „1", womit angegeben wird, dass die Einleit-Prozessoreinheit einen Abstand „1" von dem Portalprozessor aufweist. Für den Fall, dass jeweils in der jeweiligen Nachricht der Abstand der die Nachricht sendenden Prozessoreinheit von der Referenzposition in die Nachricht eingefügt wird und an die die Nachricht zu empfangende Prozessoreinheit übertragen wird, wird von der ersten Prozessoreinheit der Abstandswert „1" zu der zweiten Prozessoreinheit in der ersten Nachricht übermittelt und von der zweiten Prozessoreinheit wird der empfangene Abstandswert um einen Wert „1" inkrementiert. Der inkrementierte Wert „2" wird nunmehr als aktualisierter zweiter Abstandswert der zweiten Prozessoreinheit gespeichert. Der zweite Abstandswert wird um einen Wert „1" inkrementiert und ein dritter
Abstandswert wird erzeugt und an die dritte Prozessoreinheit übertragen und dort gespeichert. Die entsprechende Vorgehensweise wird für alle Prozessoreinheiten in entsprechender Weise durchgeführt und der einem Prozessor jeweils zugeordnete Abstandswert wird nach Empfang einer Nachricht mit einer Abstandsinformation immer dann aktualisiert, wenn der empfangene Abstandswert kleiner ist als der gespeicherte Abstandswert.
Die Pixel-Anordnung weist eine Vielzahl von Prozessoreinheiten auf. Jede Prozessoreinheit ist über eine bidirektionale Kommunikationsschnittstelle mit mindestens einer ihr benachbarten Prozessoreinheit gekoppelt . Zum Ermitteln des jeweiligen Abstands einer Prozessoreinheit der Pixel-Anordnung von einer Referenzposition werden Nachrichten zwischen den jeweiligen Prozessoreinheiten ausgetauscht, vorzugsweise zwischen einander benachbarten Prozessoreinheiten, wobei jede Nachricht eine Abstandsinformation enthält, welche den Abstand einer die Nachricht sendenden Prozessoreinheit oder einer die Nachricht empfangenden Prozessoreinheit von der Referenzposition angibt (auch als Abstandswert bezeichnet) und wobei jede Prozessoreinheit derart eingerichtet ist, dass aus der Abstandsinformation einer empfangenen Nachricht der eigene Abstand zu der Referenzposition ermittelbar oder speicherbar ist.
Gemäß dieser Ausgestaltung der Pixel-Anordnung wird vorteilhafterweise die gemäß dem Stand der Technik vorgesehene globale und direkte Prozessoransteuerung über Spalten- und Zeilenleitungen aufgegeben.
Aufgrund des Einsatzes lediglich lokaler Informationen und dem Austausch elektronischer Nachrichten insbesondere zwischen einander unmittelbar benachbarten Prozessoren ist die Vorgehensweise sehr robust gegenüber auftretenden
Störungen und Ausfällen einzelner Prozessoreinheiten oder einzelner Verbindungen zwischen zwei Prozessoreinheiten.
Jede Prozessoreinheit ist gemäß einer Ausgestaltung der Erfindung mit jeder ihr jeweils unmittelbar benachbarten Prozessoreinheit derart gekoppelt, dass sie mit den benachbarten Prozessoreinheiten elektronische Nachrichten austauschen kann.
Gemäß dieser Ausgestaltung der Pixel-Anordnung werden nicht nur die Abstände von miteinander gekoppelten
Prozessoreinheiten, sondern darüber auch die Abstände der jeweiligen Pixel ermittelt. Dies ist eine wichtige Grundlage für ein im Rahmen der Darstellung von Bildinformation eingesetztes Routing eingehender darzustellender Bildinformation zu den einzelnen Pixeln, von denen die jeweilige Bildinformation dargestellt wird. In entsprechender Weise bildet die Abstandsbestimmung der Pixel auch eine Grundlage für ein Routing von erfasster Sensorinformation von dem Pixel zu den externen Schnittstellen zu beispielsweise dem Portalprozessor.
Gemäß einer anderen Weiterbildung der Pixel-Anordnung ist zumindest ein Teil der Pixel jeweils als ein Sensor ausgestaltet. In diesem Fall wird erfindungsgemäß eine Abstandsbestimmung für einzelne Sensorpixel in einem großflächigen Sensorfeld durchgeführt.
Alternativ oder zusätzlich kann zumindest ein Teil der Pixel jeweils als ein bildgebendes Element ausgestaltet sein. In diesem Fall wird erfindungsgemäß eine Abstandsbestimmung für einzelne bildgebende Elemente in einem großflächigen, vorzugsweise matrixförmigen, Display durchgeführt.
Die Prozessoreinheiten können jeweils in einem hexagonalen Bereich angeordnet sein, in welchem Fall jede
Prozessoreinheit jeweils sechs benachbarte Prozessoreinheiten aufweist, welche jeweils über eine bidirektionale Kommunikationsschnittstelle mit der Prozessoreinheit gekoppelt sind.
Ferner können die Pixel selbst eine hexagonale Form aufweisen. Durch Einsatz einer hexagonalen Form wird eine sehr hohe Packungsdichte in der jeweiligen Anordnung erreicht.
Alternativ können die Prozessoreinheiten jeweils in einem rechteckigen Bereich angeordnet sein, in welchem Fall jede Prozessoreinheit jeweils vier benachbarte Prozessoreinheiten aufweist, welche jeweils über eine bidirektionale Kommunikationsschnittstelle mit der Prozessoreinheit gekoppelt sind.
Ferner können die Pixel selbst eine rechteckige Form aufweisen.
Gemäß einer anderen Ausgestaltung der Pixel-Anordnung werden vor dem Bestimmen des Abstandes der Pixelprozessoren von der Referenzposition die örtlichen Positionen der Prozessoreinheiten innerhalb der Prozessor-Anordnung ermittelt, indem ausgehend von einer Prozessoreinheit an einer Einleitstelle der Prozessor-Anordnung jeweils
Positionsermittlungs-Nachrichten, welche zumindest einen Zeilenparameter z und einen Spaltenparameter s aufweisen, welche die Zeilennummer bzw. Spaltennummer der die Nachricht sendenden Prozessoreinheit oder die Zeilennummer bzw. Spaltennummer der die Nachricht empfangenden Prozessoreinheit innerhalb der Prozessor-Anordnung enthält, an benachbarte Prozessoreinheiten übermittelt werden und von der jeweiligen Prozessoreinheit die folgenden Schritte durchgeführt werden:
• falls der Zeilenparameter in der empfangenen Nachricht größer ist als die bisher gespeicherte Zeilennummer der
Prozessoreinheit, so wird der eigenen Zeilennummer der Prozessoreinheit der Zeilenparameterwert z der empfangenen Nachricht zugeordnet,
• falls der Spaltenparameter in der empfangenen Nachricht größer ist als die eigene Spaltennummer der
Prozessoreinheit, so wird der gespeicherten Spaltennummer der Zeilenparameterwert der empfangenen Nachricht zugeordnet, • falls die eigene Zeilennummer und/oder die eigene Spaltennummer aufgrund der oben dargestellten Verfahrensschritte verändert worden sind, so werden neue Positionsmess-Nachrichten mit neuen Zeilenparametern und neuen Spaltenparametern erzeugt, welche jeweils die Zeilennummer und Spaltennummer der die Nachricht sendenden Prozessoreinheit oder die Zeilennummer und Spaltennummer der die Nachricht empfangenden
Prozessoreinheit enthält, und diese werden über die bidirektionalen Kommunikationsschnittstellen an eine jeweilige Nachbar-Prozessoreinheit übertragen.
Durch diese Weiterbildung der Pixel-Anordnung wird das erfindungsgemäße Konzept des lokalen Nachrichtenaustauschs zwischen einander benachbarten Prozessoreinheiten weiter ausgebaut, da schon die örtlichen Positionen der einzelnen Prozessoreinheiten innerhalb der Prozessor-Anordnung gemäß diesem Konzept basierend auf lokaler Positionsinformation, welche sich lediglich aus einer von der unmittelbar benachbarten Prozessoreinheit erhaltenen Positionsinformation ergibt, basiert. Dies ermöglicht eine sehr fehlerrobuste Vorgehensweise im Rahmen der Selbstorganisation der Prozessor-Anordnung.
Gemäß einer anderen Weiterbildung der Pixel-Anordnung wird in einem iterativen Verfahren der eigene Abstandswert der Prozessoreinheit dann verändert wenn der bisher gespeicherte Abstandswert größer ist als der um einen vorgegebenen Wert erhöhte empfangene Abstandswert in der jeweils empfangenen Nachricht, und für den Fall, dass eine Prozessoreinheit den eigenen Abstandswert verändert, erzeugt diese eine Abstandsmess-Nachricht und sendet sie über alle Kommunikationsschnittstellen an benachbarte
Prozessoreinheiten, wobei die Abstandsmess-Nachricht jeweils den eigenen Abstand als Abstandsinformation enthält oder den Abstandswert, den die empfangene Prozessoreinheit von dem Portalprozessor aufweist.
Der Abstandswert kann um einen um einen vorgegebenen Wert erhöhten Wert gegenüber dem eigenen Abstandswert verändert werden, vorzugsweise um den Wert „1".
Die oben beschriebenen Verfahren und Anordnungen eignen sich insbesondere zum Einsatz in folgenden Anwendungsbereichen.
Gemäß einer Ausgestaltung der Erfindung ist es vorgesehen, die Prozessoreinheiten und optional zusätzlich die Pixel, d.h. die eine elektromagnetische Welle erzeugenden und aussendenden Elemente oder die Sensoren, auf Textilmaterial aufzubringen und mittels elektrisch leitfähiger Kopplungen, die beispielsweise in das Textilmaterial eingewoben sind. Alternativ kann das Textilmaterial selbst elektrisch leitfähige Strukturen enthalten, um die Prozessoreinheiten oder/und die Pixel miteinander elektrisch zu verbinden. Die Prozessoreinheiten oder/und die Pixel sind vorzugsweise auf den Kreuzungspunkten innerhalb der Struktur des Textilmaterials angeordnet, so z.B. an den Kreuzungspunkten der elektrisch leitfähigen Kett- und Schussfäden eines textilen Gewebes.
In einer Weiterbildung der Erfindung können Schallsender und Schallsensoren als Pixel auf dem Textilmaterial aufgebracht sein, wobei aus dem Textilmaterial vorzugsweise ein Kleidungsstück gefertigt ist. Unter Verwendung der Schallsender und Schallsensoren als Pixel kann die Position des Kleidungsstücks und damit die Position einer das Kleidungsstück tragenden Person in einem Raum oder in einem Gebäude ermittelt werden.
Ferner können mittels erfindungsgemäß in einem Kleidungsstück integrierter Sensoren beispielsweise Vitalfunktionen bei einer das Kleidungsstück tragenden Person überwacht werden. Allgemein können beliebige Sensoren oder Aktoren als Pixel in ein Textilmaterial und vorzugsweise in ein Kleidungsstück integriert sein.
In einer alternativen Ausführungsform ist das Textilmaterial als Textilbeton, anders ausgedrückt als Bewehrung im Beton, ausgestaltet .
Ein auf diese Weise eingerichteter Textilbeton kann somit auf einfache Weise mit beispielsweise als Drucksensoren oder/und als Vibrationssensoren und/oder als Zugspannungssensor und/oder als Verformungssensor eingerichteten Pixeln versehen sein. Ein solcher erfindungsgemäßer Textilbeton kann insbesondere aufgrund des selbstorganisierenden Verfahrens zur Positionsbestimmung sehr flexibel verbaut werden. Bei einem Haus kann der Textilbeton mit den Pixeln und den Prozessoreinheiten verwendet werden, um mögliche Gefahrenzustände des Hauses (zu große Gewichtsbelastung einer Betondecke) zu erfassen und mittels der Prozessoren einem mit diesen elektrisch über eine Hausschnittstelle gekoppelten Leitrechner eine entsprechende Warnmeldung zu übermitteln.
Alternativ kann der erfindungsgemäße Textilbeton zum Brückenbau eingesetzt werden. Eine Brücke mit einem solchen
Textilbeton weist insbesondere den Vorteil auf, dass es nunmehr sehr einfach möglich ist, gefährliche Vibrationen oder Verformungen der Brückenstruktur mittels der integrierten Pixel-Sensoren zu ermitteln und eine entsprechende Warnmeldung an einen Leitrechner zu übermitteln.
Ein anderes Anwendungsgebiet des erfindungsgemäßen Textilbetons ist im Straßenbau zu sehen. Eine den Textilbeton aufweisende Straße kann sehr einfach hinsichtlich der
Straßennutzung (beispielsweise die Anzahl der Fahrzeuge, etc.) oder auch zur Verkehrsleit-Steuerung, allgemein zur Verkehrsüberwachung, selbst zur Tempokontrolle eingesetzt werden, da mittels der in den Textilbeton integrierten Pixel- Sensoren ermittelt werden kann, an welcher Stelle und zu welchem Zeitpunkt ein Fahrzeug über den entsprechenden Bereich der Straße, der von einem jeweiligen Sensor „überwacht" wird, fährt.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weitern näher erläutert. In den Figuren sind gleiche Komponenten mit identischen Bezugszeichen versehen.
Es zeigen
Figur 1 eine Draufsicht auf eine Pixel-Anordnung gemäß einem ersten Ausführungsbeispiel der Erfindung;
Figuren 2a bis 2d Draufsichten sowie eine Schnittansicht von einzelnen Pixeln, die in der Pixel-Anordnung vorgesehen sein können, wobei das Pixel eine rechteckige Form aufweisen kann (Figur 2a) , eine dreieckige Form (Figur 2b) oder eine hexagonale Form (Figur 2c) ; Figur 2d zeigt eine Ξchnittansicht durch die in den Figuren 2a bis 2c dargestellten Pixel;
Figur 3 ein Blockdiagramm, in dem die Pixel-Anordnung mit Ansteuereinrichtung schematisch dargestellt ist;
Figur 4 eine Draufsicht auf eine Prozessor-Anordnung gemäß dem ersten Ausführungsbeispiel der Erfindung;
Figur 5 eine Draufsicht auf eine Prozessor-Anordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung;
Figur 6 eine Draufsicht auf eine Prozessoreinheit in hexagonaler Form; Figuren 7a und 7b einen gerichteten Graphen (Figur 7a) sowie einen ungerichteten Graphen (Figur 7b) ;
Figur 8 einen gerichteten Baum;
Figuren 9a und 9b eine Skizze einer Prozessor-Anordnung, modelliert als ungerichteter Graph (Figur 9a) und als gerichteter Graph (Figur 9b) ;
Figur 10 eine Skizze unterschiedlicher Routing-Wege als gerichteter Baum mit einem Eingangsknoten als Wurzel;
Figur 11 eine Skizze eines optimierten Routing-Baums;
Figuren 12a bis 12j eine Skizze des Routing-Baums aus Figur 11 zu unterschiedlichen Ansteuerungszeitpunkten;
Figuren 13a bis 13f eine Skizze des Routing-Baums aus Figur 11 zu unterschiedlichen
Ansteuerungszeitpunkten;
Figur 14 eine Draufsicht auf zwei hexagonale
Prozessoreinheiten, in denen der bidirektionale Nachrichtenaustausch zwischen den zwei
Prozessoreinheiten dargestellt ist;
Figur 15 eine Skizze einer inkohärenten Prozessoreinheit;
Figur 16 eine Skizze einer kohärenten Prozessoreinheit beim Versenden von MessKoherenz-Nachrichten;
Figur 17 eine Skizze einer Prozessoreinheit, anhand der das Versenden von MessPosition-Nachrichten erläutert wird; Figur 18 eine Skizze einer Prozessor-Anordnung nach erfolgter Positionsbestimmung der einzelnen Prozessoreinheiten innerhalb der Prozessor-Anordnung;
Figur 19 eine Skizze einer Prozessoreinheit, anhand der das Versenden einer MessDistance-Nachricht erläutert wird;
Figur 20 die Prozessor-Anordnung nach erfolgter AbStandsbestimmung, wobei die Prozessor-Anordnung eine Vielzahl von Einleit-Prozessoreinheiten am unteren Rand der Prozessor-Anordnung aufweist;
Figur 21 eine Prozessor-Anordnung nach erfolgter AbstandsbeStimmung, wobei jeder dritten
Prozessoreinheit in der untersten Zeile der Prozessor-Anordnung jeweils eine Referenzposition zugeordnet ist;
Figur 22 eine Skizze einer Prozessoreinheit, anhand der das Empfangen und das Versenden von MessOrganize- Nachrichten erläutert wird;
Figur 23 eine Skizze einer Prozessoreinheit, anhand der die Organisationsreihenfolge zum Versenden einer
MessChannel-Nachricht in einer geradzahligen Spalte innerhalb der Prozessor-Anordnung dargestellt ist;
Figur 24 eine Skizze einer Prozessoreinheit, anhand der die Organisationsreihenfolge zum Versenden einer
MessChannel-Nachricht in einer ungeradzahligen Spalte innerhalb der Prozessor-Anordnung dargestellt ist;
Figur 25 eine Skizze einer Mehrzahl von Prozessoreinheiten, anhand der die Organisation und der
Nachrichtenaustausch über Kanäle, welche die Kommunikationsschnittstellen der Prozessoreinheiten miteinander koppeln, erläutert werden;
Figur 26 eine Prozessor-Anordnung nach erfolgter regulärer Rückwärtsorganisation für den Fall, dass allen
Prozessoreinheiten in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem Portalprozessor zugeführt werden können oder gesendet werden können;
Figur 27 eine Prozessor-Anordnung nach erfolgter regulärer Rückwärtsorganisation für den Fall, dass jeder dritten Prozessoreinheit in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem Portalprozessor zugeführt werden können oder gesendet werden können;
Figur 28 eine Skizze einer Prozessoreinheit, anhand der das Empfangen und Versenden von MessCountNodes- Nachrichten erläutert wird,
Figur 29 eine Skizze einer Prozessoreinheit, anhand der das Empfangen und das Versenden von MessNodesSize- Nachrichten erläutert wird,
Figur 30 die Prozessor-Anordnung nach erfolgter Ermittlung des Durchsatzes der Prozessoreinheiten für den Fall, dass allen Prozessoreinheiten in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem Portalprozessor zugeführt werden können oder gesendet werden können;
Figur 31 die Prozessor-Anordnung nach erfolgter Ermittlung des Durchsatzes der Prozessoreinheiten für den Fall, dass jeder dritten Prozessoreinheit in der untersten
Zeile der Prozessor-Anordnung Informationen von oder zu einem Portalprozessor zugeführt werden können oder gesendet werden können;
Figur 32 eine Skizze einer Prozessoreinheit, anhand der das Versenden von MessColDistance-Nachrichten erläutert wird;
Figur 33 eine Skizze einer Prozessoreinheit, anhand der das Empfangen und das Versenden von MessBlockToken- Nachrichten erläutert wird;
Figur 34 eine Skizze einer Prozessoreinheit, anhand der das Empfangen einer MessToken-Nachricht durch eine "ungefärbte" Prozessoreinheit dargestellt wird;
Figur 35 die Prozessor-Anordnung nach erfolgter Ermittlung von Mäanderkanälen in der Prozessor-Anordnung bei erfolgter Tokenvergabe für den Fall, dass allen Prozessoreinheiten in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem
Portalprozessor zugeführt werden können oder gesendet werden können;
Figur 36 eine Skizze einer Prozessoreinheit, anhand der das Empfangen und das Versenden von MessDeleteChannels-
Nachrichten erläutert wird;
Figur 37 eine Skizze einer Prozessoreinheit, anhand der das Empfangen und das Versenden von MessColOrganize- Nachrichten erläutert wird;
Figur 38 die Prozessor-Anordnung nach erfolgter
Reorganisation für den Fall, dass jeder dritten Prozessoreinheit in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem
Portalprozessor zugeführt werden können oder gesendet werden können; Figur 39 die Prozessor-Anordnung nach erfolgter Reorganisation für den Fall, dass allen Prozessoreinheiten in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem
Portalprozessor zugeführt werden können oder gesendet werden können;
Figur 40 eine Skizze einer Prozessoreinheit, anhand der die Initialisierung der Einleit-Prozessoreinheits-Farbe mittels einer MessColDistance-Nachricht erläutert wird;
Figur 41 die Prozessor-Anordnung nach erfolgter Reorganisation bei einem Gewicht g = 0 für den Fall, dass allen Prozessoreinheiten in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem Portalprozessor zugeführt werden können oder gesendet werden können;
Figur 42 die Pixel-Anordnung nach erfolgter Reorganisation bei einem Gewicht g = ∞ für den Fall, dass allen Prozessoreinheiten in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem Portalprozessor zugeführt werden können oder gesendet werden können;
Figur 43 eine Skizze einer Prozessoreinheit, anhand der das Empfangen und das Versenden von MessNumbering- Nachrichten erläutert wird;
Figur 44 eine Skizze der Prozessor-Anordnung nach erfolgter Nummerierung für den Fall, dass allen Prozessoreinheiten in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem
Portalprozessor zugeführt werden können oder gesendet werden können; Figur 45 die Prozessor-Anordnung nach erfolgter Nummerierung für den Fall, dass jeder dritten Prozessoreinheit in der untersten Zeile der Prozessor-Anordnung Informationen von oder zu einem Portalprozessor zugeführt werden können oder gesendet werden können;
Figur 46 eine Routing-Tabelle gemäß einem Ausführungsbeispiel der Erfindung;
Figur 47 eine Skizze einer Prozessor-Anordnung, anhand der das Routing und die Darstellung von Pixeldaten erläutert wird;
Figur 48 eine Skizze einer Prozessoreinheit, anhand der das Empfangen und Versenden von MessRetry-Nachrichten erläutert wird;
Figur 49 eine Skizze einer Prozessor-Anordnung mit einer Vielzahl von Prozessoreinheiten und einer Vielzahl von Pixeln, wobei jeweils eine Gruppe von Pixeln einer Prozessoreinheit zugeordnet ist;
Figur 50 eine Skizze einer 4 x 4-Pixelgruppe und deren Ansteuerung mittels einer Prozessoreinheit; und
Figur 51 eine Übersicht über die verwendeten Nachrichten.
Fig.l zeigt eine Pixel-Anordnung 100 gemäß einem ersten Ausführungsbeispiel der Erfindung.
Die Prozessor-Anordnung 100 ist gebildet gemäß einem in [3] beschriebenen sogenannten „Fluidic Seif Assembly" (FSA) der Firma Alien Technology™.
Die Prozessor-Anordnung 100 weist ein Substrat 101 mit einer Vielzahl von Vertiefungen 102 auf. Das Substrat 101 ist gemäß diesem Ausführungsbeispiel eine dünne, flexible Plastikfolie mit einer Vielzahl in diese gestanzten Vertiefungen, über welche eine Suspension mit einer Vielzahl von Prozessoreinheiten 103, die als Computerchips 103 ausgestaltet sind, der Größe zwischen 50 μm bis 1000 μm, in einer Flüssigkeit geschwemmt werden. Die Computerchips 103 werden auch als Nanoblocks bezeichnet. Die Größe und Form der integrierten Computerchips 103, welche im Weiteren als Prozessoreinheiten 103 bezeichnet werden, entspricht denen der Vertiefungen 102, so dass sich die Prozessoreinheiten 103 in die Vertiefungen 102 selbsttätig, das heißt selbstordnend einfügen.
Dieser Vorgang ist schematisch in Fig.l dargestellt. Es entsteht auf die oben beschriebene Weise ein Feld bzw. ein Array von Prozessoreinheiten, die anschließend miteinander vermascht, das heißt elektrisch miteinander gekoppelt, werde .
Die Prozessor-Anordnung 100 wird zu einer
Bildanzeigeeinrichtung ausgestaltet, bei der zur Ansteuerung der Pixel die Prozessoreinheiten verwendet werden. Zu diesem Zweck wird über das gebildete Array von Prozessoreinheiten 103 ein elektro-optisches Medium (beispielsweise leuchtend, reflektierend, etc.), vorzugsweise ein Leuchtmedium gelegt, zu dem elektrische Kopplungen ausgehend von den entsprechenden das elektro-optische Medium steuernden Prozessoreinheiten 103 geschaffen werden.
Jede Prozessoreinheit 103 ist für das unmittelbar über ihm liegende Pixel zuständig, das heißt steuert dieses an, bzw. für die über ihm liegenden Pixelregion, das heißt ein Pixelbereich mit einer Mehrzahl von Pixeln, die zu einem Pixelbereich gruppiert sind.
Die Prozessoreinheiten 103 werden aus diesem Grunde im Weiteren auch als Pixelprozessoren 103 bezeichnet. Es ist in diesem Zusammenhang anzumerken, dass die Erfindung keineswegs auf bildgebende Elemente als Prozessor-Anordnung bzw. Pixel-Anordnung beschränkt ist, sondern ebenfalls für ein Sensorarray mit einer Vielzahl von miteinander elektrisch gekoppelten und über jeweils eine oder mehrere Prozessoreinheiten 103 angesteuerten Sensoren einsetzbar ist.
Es können erfindungsgemäß auch Arrays verwendet werden, die teilweise bildgebende Elemente und teilweise Sensorelemente enthalten.
Die Form der einzelnen Prozessoreinheiten 103 können erfindungsgemäß beliebig ausgestaltet sein, beispielsweise wie gemäß Fig.2a rechteckförmig, wie gemäß Fig.2b dreieckförmig, oder wie gemäß Fig.2c hexagonal .
Fig.2d zeigt einen trapezoidalen Querschnitt durch die jeweiligen Prozessoreinheiten 103. Durch den trapezoidalen Querschnitt wird gewährleistet, dass sich die einzelnen Pixel einfacher und mit größerer Wahrscheinlichkeit in den Vertiefungen 102 der Pixel-Anordnung selbstordnend einfügen.
Im Weiteren wird ohne Einschränkung der Allgemeingültigkeit eine Pixel-Anordnung, welche als bildanzeigendes, das heißt anders ausgedrückt als bildgebendes System ausgestaltet ist, beschrieben.
Das bildanzeigende System 300 gemäß einem Ausführungsbeispiel der Erfindung ist in Fig.3 in einem Blockdiagramm schematisch dargestellt.
Das bildgebende System 300 weist eine Quelle 301 auf, welche die Quelle der anzuzeigenden Information darstellt und gemäß diesem Ausführungsbeispiel eine zentrale Verarbeitungseinheit (Central Processing Unit, CPU) einen Graphikprozessor, Sensoren oder sonstige Eingabegeräte und wahlweise weitere Komponenten enthält.
Weiterhin ist ein mit der Quelle 301 elektrisch gekoppeltes Anzeigeeinheits-Portal 302 vorgesehen, welches die Funktion eines Mittlers zwischen der Quelle 301 und der ebenfalls mit dem Anzeigeeinheits-Portal 302 gekoppelten eigentlichen Pixel-Anordnung 303. (welche die Prozessor-Anordnung und die Pixel aufweist) darstellt. Das Anzeigeeinheits-Portal 302 dient erfindungsgemäß zum Erzeugen eines Triggers, das heißt eines Anstoß-Signals, gemäß diesem Ausführungsbeispiel einer Anstoß-Nachricht, zur Initialisierung der Selbstorganisation, sowie der Informationsverteilung über Einleit- Prozessoreinheiten in der Prozessor-Anordnung 303.
Die Prozessor-Anordnung 303 weist ein Feld aus uniformen, sogenannten intelligenten Pixeln oder Pixelregionen auf, die von Prozessoreinheiten 103 und den mit den Prozessoreinheiten 103 gekoppelten und von den Prozessoreinheiten 103 angesteuerten Pixeln gebildet werden. Die Prozessoreinheiten 103 sind untereinander vermascht, das heißt untereinander über jeweils den Prozessoreinheiten 103 zugeordnete bidirektionale Kommunikationsschnittstellen gekoppelt.
Einige Prozessoreinheiten 103 der Vielzahl von
Prozessoreinheiten 103 in der Pixel-Anordnung 303 dienen als Einleitknoten zum Zuführen von Information aus dem Anzeigeeinheits-Portal 302 in die Prozessor-Anordnung 100 der Pixel-Anordnung 303.
Gemäß diesem Ausführungsbeispiel hat der jeweilige Prozessor - im Weiteren bezeichnet als Portalprozessor - des Anzeigeeinheits-Portals 302 keinerlei Informationen über Größe und Ausgestaltung der Pixel-Anordnung 303. Auch haben die einzelnen Prozessoreinheiten 103 oder die mit den Prozessoreinheiten 103 gekoppelten Pixel zu Beginn des Verfahrens keinerlei Informationen über ihre jeweilige Orientierung, d.h. Ausrichtung, oder ihre örtliche Position innerhalb der Prozessor-Anordnung.
Auch die einzelnen Pixelprozessoren, das heißt die Prozessoreinheiten, haben keinerlei Information über ihre eigene Ausrichtung und Lage, das heißt ihre lokale Position innerhalb der Prozessor-Anordnung.
In einer im Weiteren im Detail erläuterten Initialisierungsphase (vor dem ersten Einsatz der Pixel- Anordnung 303 oder nach einem erfolgten Zurücksetzen der gespeicherten Informationen in der Pixel-Anordnung 303) stößt der Portalprozessor des Anzeigeeinheits-Portals 302 eine Selbstorganisation der Prozessor-Anordnung an, wie sie im Weiteren näher erläutert wird.
Im Rahmen der Selbstorganisation der Prozessor-Anordnung erlernen die Prozessoreinheiten 103 der Pixel-Anordnung 303 ihre Lage und Ausrichtung sowie Informationswege zum Bildaufbau, das heißt zum Zuführen darzustellender
Bildinformation an die jeweiligen Pixel, welche die jeweilige Bildinformation tatsächlich darstellen sollen.
Dieser Lernprozess erfolgt unter Verwendung von Nachrichten, die zwischen jeweils einander benachbarten Prozessoreinheiten in der Pixel-Anordnung 303 ausgetauscht werden. Das erlernte Wissen wird teilweise wieder nach außen, das heißt an das Anzeigeeinheits-Portal 302 gegeben, und zwar in dem Maße, wie es das Anzeigeeinheits-Portal 302 später benötigt, um die Bildinformationen auf den richtigen Wegen und in der richtigen Abfolge der Pixel-Anordnung 303 zuzuführen zur Darstellung eines jeweils darzustellenden Bildes.
Für den Bildaufbau, das heißt für die Vorgehensweise bei der Informationsverteilung darzustellender Bildinformation innerhalb der Pixel-Anordnung 303 ist die Art der Bildinformation zu berücksichtigen. Gemäß diesen Ausführungsbeispielen werden Einzelpixeldaten zur Darstellung eines Komplettbildes oder eines Differenzbildes, zum Beispiel im Rahmen von komprimierten Videobildern, zu den einzelnen Pixeln, das heißt genauer zu den einzelnen Pixelprozessoren 103 übertragen. Zu diesem Zweck wird jeder Pixelprozessor 103 von dem Portalprozessor des Anzeigeeinheits-Portals 302 individuell adressiert. Dies führt zu einem im Rahmen der Darstellung von Bildinformation erforderlichen Routings der Bildinformation zu den entsprechenden Pixeln und damit zu den entsprechenden Prozessoreinheiten innerhalb der Pixel-Anordnung. Im Rahmen des Routings von Einzelpixeldaten sind erfindungsgemäß folgende Besonderheiten des Routing-Problems zu berücksichtigen:
• Es werden Routing-Wege lediglich zwischen dem Portalprozessor des Anzeigeeinheits-Portals 302 und den einzelnen Pixelprozessoren, das heißt den Prozessoreinheiten der Pixel-Anordnung 303, nicht aber zwischen den Pixelprozessoren untereinander bestimmt.
• Es liegt ein gleichmäßiges Routing-Aufkommen vor, das heißt pro anzuzeigendem digitalisierten Bild ist jedem Pixelprozessor genau ein Pixeldatum zu übermitteln.
• Es wird kein globales Wissen über die Gestalt des Netzes, das heißt der Vermaschung der einzelnen
Pixelprozessoren innerhalb der Prozessor-Anordnung vorausgesetzt. Die Wahl von Routing-Wegen innerhalb der Prozessor-Anordnung erfolgt auf Basis lokaler Informationen, die zwischen den einzelnen Pixelprozessoren unter Verwendung von elektronischen Nachrichten ausgetauscht werden.
Somit sind erfindungsgemäß zwei Phasen im Rahmen des Einsatzes einer erfindungsgemäßen Pixel-Anordnung zu unterscheiden: In einer ersten Phase, der sogenannten Selbstorganisation, wird durchgeführt eine
• Selbsterkennung der lokalen Positionen der einzelnen Pixelprozessoren innerhalb der Pixel-Anordnung und somit der Gesamtform der Pixel-Anordnung;
• Selbstorganisation von Routing-Wegen ausgehend von dem Portalprozessor, das heißt dem Prozessor des Anzeigeeinheits-Portals 302 zu jedem Pixelprozessor in der Pixel-Anordnung 303 derart, dass innerhalb einer vorgegebenen maximalen Zahl von Zeittakten jeder
Pixelprozessor von dem Prozessor des Anzeigeeinheits- Portals 302 eine elektronische Nachricht zugeführt bekommen kann.
In einer zweiten Phase, dem eigentlichen Einsatz der Pixel- Anordnung 303 im Rahmen der Darstellung von Bilddaten, werden die Bilddaten von dem Portalprozessor zu den Pixelprozessoren versendet, das heißt übertragen, wodurch das darzustellende Bild in der Pixel-Anordnung 303 aufgebaut wird.
Die Pixelprozessoren 103 sind, wie in Fig.4 dargestellt, für den Fall, dass sie eine rechteckige Form, vorzugsweise eine quadratische Form, aufweisen, jeweils über jede Seite des Vierecks über eine der somit jeweils vier vorgesehenen bidirektionalen Kommunikationsschnittstellen 401 pro
Pixelprozessor 103 und darüber über elektrische Leitungen 402 jeweils mit dem unmittelbar zu einem jeweiligen Pixelprozessor 103 benachbarten Pixelprozessor 103 gekoppelt.
Anders ausgedrückt bedeutet dies, dass jeweils ein
Nachrichtenaustausch zwischen zwei unmittelbar einander benachbarten Pixelprozessoren ermöglicht ist, nicht jedoch ein unmittelbarer, d.h. direkter Nachrichtenaustausch über eine weitere Entfernung hinweg als die unmittelbare Nachbarschaft eines Pixelprozessors 103. Fig.5 zeigt ein anderes Ausführungsbeispiel, bei dem jeder Pixelprozessor 103 eine hexagonale Form aufweist und pro Pixelprozessor 103 sechs bidirektionale
Kommunikationsschnittstellen 501, ebenfalls an jeder Seite, das heißt Seitenkante, des jeweiligen Pixelprozessors 103 vorgesehen sind. Dies bedeutet, dass gemäß diesem Ausführungsbeispiel jeder Pixelprozessor 103 sechs Nachbar- Pixelprozessoren 103 aufweist, mit denen der jeweilige Pixelprozessor 103 über eine bidirektionale Kommunikationsschnittstelle 501 und eine elektrische Leitung 502 für den Austausch elektronischer Nachrichten gekoppelt ist .
Im Weiteren wird zur einfacheren Darstellung der Erfindung lediglich der Fall der hexagonalen Form eines Pixelprozessors 103 beschrieben, jedoch ohne Einschränkung der Allgemeingültigkeit .
Die Pixel-Anordnung 100 weist somit zwei Arten von Einzelkomponenten auf:
• Pixelprozessoren 103, denen jeweils bis zu sechs bidirektionale Kommunikationsschnittstellen 501 und elektrische Leitungen 502 zugeordnet sind, und
• bidirektionale Verbindungen, im Weiteren auch als bidirektionale Kommunikationsschnittstelle 501 und der jeweiligen Kommunikationsschnittstelle 501 zugeordnete elektronische Leitung 502, die je zwei Pixelprozessoren 103 oder einen Pixelprozessor 103 und den Portalprozessor miteinander koppeln.
Der hexagonale Pixelprozessor 103 kann sechs unterschiedliche Ausrichtungen aufweisen, wie in Fig.6 dargestellt.
Gemäß Fig.6 sind die einzelnen Verbindungen, das heißt damit auch die einzelnen Kommunikationsschnittstellen 501 während der Selbstorganisationsphase, wie sie im Weiteren noch näher erläutert wird, bereits orientiert worden. Die Verbindungen sind gemäß diesem Ausführungsbeispiel durchnummeriert und zum besseren Verständnis mit Himmelsrichtungen identifiziert, wobei gemäß diesem Ausführungsbeispiel folgende Nomenklatur verwendet wird: • Eine erste Ausrichtung 0 (Ost) (Bezugszeichen 600) , anders ausgedrückt eine Ausrichtung nach rechts,
• eine zweite Ausrichtung 1 (Nordost) (Bezugszeichen 601) , anders ausgedrückt eine Ausrichtung nach rechts oben,
• eine dritte Ausrichtung 2 (Nordwest) (Bezugszeichen 602), anders ausgedrückt eine Ausrichtung nach links oben,
• eine vierte Ausrichtung 3 (West) (Bezugszeichen 603), anders ausgedrückt eine Ausrichtung nach links,
• eine fünfte Ausrichtung 4 (Südwest) (Bezugszeichen 604) , anders ausgedrückt eine Ausrichtung nach links unten, sowie
• eine sechste Ausrichtung 5 (Südost) (Bezugszeichen 605), anders ausgedrückt eine Ausrichtung nach rechts unten.
Gemäß diesem Ausführungsbeispiel wird vorausgesetzt, dass der Portalprozessor des Anzeigeeinheits-Portals 302 elektrische Kopplungen zu Pixelprozessoren 103 auf ausschließlich einer Seite der Pixel-Anordnung 100 aufweist.
Definitionsgemäß sei dies die untere Seite der Pixel- Anordnung 100, das heißt anschaulich die Südseite, wobei die Kopplungen ebenfalls definitionsgemäß über die Südwest-Seite, das heißt über die fünfte Ausrichtungsrichtung der jeweiligen Pixelprozessoren 103 laufen.
Es ist in diesem Zusammenhang anzumerken, dass sowohl die Positionierung als auch die Ausrichtung der einzelnen Einleitstellen von Information zu den Pixelprozessoren 103 in der Prozessor-Anordnung 100 als auch die Form und die Ausrichtung der einzelnen Pixelprozessoren 103 in der Prozessor-Anordnung 100 grundsätzlich beliebig sind. In unterschiedlichen Ausführungsformen der Erfindung ist der Portalprozessor
• mit allen Pixelprozessoren 103 der untersten Zeile in Form einer Matrix, das heißt in Zeilen und Spalten, angeordneten Pixelprozessoren 103 der Prozessor- Anordnung 100 elektrisch gekoppelt, oder
• mit Pixelprozessoren 103 der untersten Zeile der Prozessor-Anordnung in einem vorgegebenen, regulären, das heißt periodischen Abstand, das heißt beispielsweise jedem dritten, fünften, zehnten, etc., Pixelprozessor 103 innerhalb der untersten Zeile der Prozessor- Anordnung.
Der Portalprozessor kennt zwar nach erfolgter Fertigung der Pixel-Anordnung 303 die Anzahl seiner Verbindungen zu den Pixelprozessoren 103, anders ausgedrückt die Anzahl von Einleitstellen zum Zuführen von Information zu Pixelprozessoren 103 innerhalb der Pixel-Anordnung 303, aber nicht notwendigerweise die Dimension und die Ausgestaltung der Pixel-Anordnung 303 und damit der Prozessor-Anordnung, das heißt die tatsächliche Form und Anordnung der Pixelprozessoren 103 innerhalb der Prozessor-Anordnung 100.
Es ist in diesem Zusammenhang anzumerken, dass insbesondere eine Richtungsangabe, beispielsweise die Südseite, nicht notwendigerweise eine gerade Linie innerhalb der Prozessor- Anordnung 100 darstellen muss.
Bei den im weiteren erläuterten Teil-Verfahren ist lediglich vorzusehen, dass die einzelnen Verbindungen zwischen dem
Portalprozessor und den Pixelprozessoren 103 immer an derselben Stelle erfolgen sollten, gemäß diesem Ausführungsbeispiel über die Südwestseite 604.
Die einzelnen Pixelprozessoren 103 oder die Verbindungen, welche beide als Oberbegriff als Einzelkomponenten der Prozessor-Anordnung bezeichnet werden, können folgende Zustände annehmen:
1. Fehlerfrei: Die jeweilige Komponente der Pixel-Anordnung arbeitet ohne Einschränkungen .
2. Defekt:
Die jeweilige Komponente der Pixel-Anordnung ist vollständig ausgefallen. Ist die Komponente eine Prozessoreinheit, so sind ebenfalls alle Verbindungen zu dieser Prozessoreinheit als defekt zu deklarieren.
3. Instabil: Die Komponente weist Teilausfälle auf, beispielsweise arbeitet eine Richtung einer bidirektionalen Verbindung zwischen der jeweiligen Prozessoreinheit nur zeitweise (das heißt sie weist einen Wackelkontakt auf oder arbeitet methodisch falsch, beispielsweise ein Prozessor, der eine falsche Nachricht versendet) .
Im Weiteren wird aus Gründen der einfacheren Darstellung der Erfindung der dritte Zustand nicht betrachtet, das heißt eine Komponente sei im Folgenden entweder fehlerfrei oder defekt. Daher spielt es gemäß diesen Ausführungsbeispielen keine
Rolle, ob eine Komponente aufgrund einer speziellen Form der Pixel-Anordnung nicht existiert (das heißt beispielsweise eine Anzeigeeinheits-Folie, die die Form eines Dreiecks aufweist) , oder ob die jeweilige Komponente aufgrund eines Herstellungsfehlers oder aufgrund erfolgter Abnutzung defekt wurde .
Bei der im Weiteren noch näher erläuterten Informationsweitergabe, das heißt dem Versenden von elektronischen Nachrichten zwischen zwei Pixelprozessoren 103 innerhalb der Pixel-Anordnung 303 oder von dem Portalprozessor zu einem Pixelprozessor 103 an einer Einleitstelle der Pixel-Anordnung 303 wird im Folgenden eine Taktung des Gesamtsystems, das heißt der gesamten Pixel- Anordnung 303 betrachtet.
Jeder Pixelprozessor 103 in der Pixel-Anordnung 303 ist derart eingerichtet, dass er innerhalb eines Zeittaktes folgende Aktionen durchführen kann:
• Lesen von einer oder mehreren elektronischen Nachrichten, die an einer oder mehreren Verbindungen, das heißt über eine oder mehrere bidirektionale Kommunikationsschnittstellen des jeweiligen Pixelprozessors anliegen und die im zeitlich vorangegangenen Zeittakt von einem Nachbar- Pixelprozessor versendet wurden. • Verarbeitung der empfangenen Nachricht.
• Gegebenenfalls Versenden von einer oder mehreren Nachrichten über eine oder mehrere Verbindungen und damit über eine oder mehrere bidirektionale Kommunikationsschnittstellen des Pixelprozessors 103, die im zeitlich darauffolgenden, das heißt nächsten Zeittakt von einem Nachbar-Pixelprozessor empfangen werden können.
Innerhalb eines Zeittaktes kann somit eine elektronische Nachricht nur von einem Pixelprozessor 103 zu einem Nachbar- Pixelprozessor 103 übertragen werden.
Es ist jedoch in diesem Zusammenhang anzumerken, dass erfindungsgemäß keine globale, das heißt für die gesamte Prozessor-Anordnung 100 vorgesehene gemeinsame Taktung der Pixelprozessoren 103 existieren muss, diese jedoch zur einfacheren Darstellung der Erfindung im Weiteren angenommen wird.
Im Weiteren werden zum einfacheren Verständnis der erfindungsgemäßen Vorgehensweise Grundlagen über die mathematische Modellierung der Pixel-Anordnung erläutert. Im Weiteren werden die Pixelprozessoren 103 und das Anzeigeeinheits-Portal 302 gemeinsam als gerichteter Graph sowie die Routing-Wege als gerichteter Baum modelliert.
Die Wahl eines Routings ergibt sich somit als diskretes Optimierungsproblem.
Definition 1 (Gerichteter Graph, ungerichteter Graph)
(i)
Gegeben sei eine Menge V und eine Menge E. Ist
E → V" = V x V
eine Abbildung mit den Komponenten
g~ : E → V und g+ : E -> V ,
d.h.
E → V'
e ι-→ g "(4 g +{ (.e)
so heißt das Tupel
(V, E, g)
gerichteter Graph mit Eckenmenge (Knotenmenge) V, Kantenmenge E und Inzidenzabbildung g. g"(e) heißt die initiale Ecke der Kante e e E und g+(e) heißt die terminierende Ecke der Kante e E E. (ü)
Gegeben sei eine Menge V und eine Menge M . Man betrachte die Äquivalenzrelation
α := {((x, y), (y, x)) £ V2 x V2; mit x, y e Vj V2 X V2
mit den Äquivalenzklassen
[x, y] := {(x, y), (y, x)}, für alle x, y £ V.
Mit einer Abbildung
u : M → V2 / α = {[x, y]; x, y e v}
heißt das Tupel
(V, M, u)
ungerichteter Graph mit Eckenmenge (Knotenmenge) V, Kantenmenge M und Inzidenzabbildung u.
Fig.7a zeigt einen gerichteten Graphen 700 und Fig.7b zeigt einen ungerichteten Graphen 701.
Definition 2 (Terminierte Kanten, initiierte Kanten)
Sei (v, E, g) ein gerichteter Graph und v e V . Dann sei ^term(v) die Menge der durch v terminierten Kanten, d.h.
Eterm(v) ■= E; g+(e) = v),
und E-Lnit(v) die Menge der durch v initiierten Kanten, d.h.
Figure imgf000047_0001
Definition 3 (Weg in einem gerichteten Graphen)
Sei (V, E, g) ein gerichteter Graph, K E .
(i)
Für a, b e V und n e N definiere
(kn) = b,
T (a, b) ... , n - 1,
Figure imgf000047_0002
als die Menge aller Wege von a nach b der Länge n mit Kanten K (^(a, b) = {}, falls kein solcher Weg existiert) .
(ü)
Für a, b e V definiere
Figure imgf000047_0003
neN
als die Menge aller Wege von a nach b mit Kanten aus K.
Definition 4 (Gerichteter Baum)
Sei (V, E, g) ein gerichteter Graph, V≠O . (V, E, g) heißt gerichteter Baum, falls es ein w e V gibt so dass |rE(w, v)| = 1, für alle v e V\{w}
und für alle K C E, K ≠ E
|l~ (w, v)| = 0, für mindestens ein v ε V \ (w) .
Das heißt es gibt genau einen Weg von w zu jeder Ecke v ≠ w und die Kantenmenge ist nicht verkleinerbar. Die eindeutige Ecke w heißt die Wurzel des gerichteten Baumes .
Die zweite Bedingung in der obigen Definition 4 garantiert die Eindeutigkeit der Wurzel, die sonst nicht gegeben wäre und verhindert die Existenz „überflüssiger" Kanten in dem Baum.
Fig.8 zeigt ein Beispiel eines gerichteten Baumes 800 als einen Teil des in Fig.7a skizzierten gerichteten Graphen.
Lemma 5 (Eigenschaften eines gerichteten Baumes)
Sei (v, E, g) ein gerichteter Baum. Dann gilt für alle a, b ε V
|rE(a, b)| + |rE(b, a)| < I.
Definition 6 (Weglänge, Durchsatz)
Sei (v, E, g) ein gerichteter Baum mit Wurzel w 6 V. Definiere
(i)
Für jedes v ε V\{w}, sei YE(V) G ΓE(W, V) der eindeutige Weg von w nach v , d.h.
TE(w, v) = {γE(v)}. ( ü )
Für j edes v ε V \ {w} gibt es ein n ε N mit
{YE(V)I = ΓE(W< V) = rE (w' v) .
Definiere |γE(v)| "•= n als Weglänge des Weges γE(v) .
(iü)
Definiere für |v| < ∞ und alle v ε V
dE(v) := 1 + |{z ε V; TE(v, z) ≠ { }} ε N
als Durchsatz des Knotens v .
Definition 7 (Ast)
Sei (v, E, g) ein gerichteter Baum. Definiere für alle v ε V
VE(v) := {v} {z ε V; TE(v, z) ≠ { }}
als Ast des Knotens v .
Es gilt folgendes Lemma:
Lemma 8 (Mächtigkeit des Astes)
Sei (v, E, g) ein gerichteter Baum und v ε V . Dann gilt
dE(v) = |vE(v)| . Das Gesamtnetzwerk des bildgebenden Systems 300 inklusive dem Portalprozessor wird im Folgenden als ein Graph dargestellt. Um zu modellieren, dass existierende Verbindungen zwischen zwei Knoten stets in zwei Richtungen durchlässig sind, was eine bidirektionale Kommunikation symbolisiert, wird zunächst ein ungerichteter Graph betrachtet. Zur Festlegung des Routings wird anschließend ein gleichwertiger gerichteter Graph abgeleitet.
Definition 9 (Display-Graph)
Sei (v, M, u) ein ungerichteter Graph mit
(i)
Figure imgf000050_0001
(ü)
u injektiv (d. h. keine Zweiecke)
(iii)
U(E) n {[x, x]; x ε V} = { } (d. h. schlingenfrei)
(iv)
w ε V sei ein ausgezeichneter Knoten und heiße Portal (knoten) . Es sei (v, E, g) der gerichtete Graph, für den gilt: Zu jedem m ε M betrachte neue Elemente m~ und m derart, dass
E := |m~; m e Mj U |m+; m ε M], |E| = 2|M| .
Wähle die Abbildung g derart, dass
u(m) = jg(m~], g(m If, für alle m ε M.
Gilt zusätzlich
(v)
rE(w, v) ≠ { } für alle v ε V \ {w} (d . h . zusammenhängend) ,
so heiße (v, E, g) ein Anzeigeeinheits-Graph, im Weiteren auch bezeichnet als Display-Graph.
Ein entsprechender ungerichteter Graph 900 (vgl. Fig.9a) und der dazu gleichwertige gerichtete Pixel-Anordnungs-Graph 901 (Fig.9b) sind in den Fig.9a und Fig.9b exemplarisch dargestellt .
Gemäß diesem Ausführungsbeispiel wird ein hexagonales 4x4-
Pixelfeld mit einem Defekt gewählt. Die obige Definition 9 ist allgemein gehalten. Die betrachteten Netzwerke besitzen weitere einschränkende Eigenschaften, die hier zunächst aber nur kurz erwähnt werden: • Mit Ausnahme des Portal-Knotens 902 ist die Anzahl der
Kanten, denen ein Knoten 903 als initiale (terminierende) Ecke angehören kann, durch eine Zahl q ε N beschränkt. Bislang wurden q = 4 (Orthogonales Netzwerk) und q = 6 (hexagonales Netzwerk) betrachtet. • Der gerichtete Graph 901 ist im Allgemeinen ein ebener Graph bzw. ein plättbarer Graph (es sind Erweiterungen denkbar, bei denen dies nur für den Sub-Graphen gilt, der den Portal-Knoten 902 nicht enthält, falls die Zuleitungen 904 nicht am Rand der Pixel-Anordnung 100 eingespeist werden) .
Für die weiteren Erläuterungen ist es sinnvoll, neben dem Portal-Knoten 902 noch diejenigen Knoten 903 auszuzeichnen, die eine direkte Verbindung zu dem Portal-Knoten 902 aufweisen. Wie oben beschrieben werden diese Knoten als Einleitknoten 903 bezeichnet, das heißt sie repräsentieren die Referenzpositionen, denen die Einleit-Pixelprozessoren der Pixel-Anordnung zugeordnet sind. Die Kanten von dem Portal-Knoten 902 zu den Einleitknoten 903 werden im Weiteren als Zuleitungen 904 und die Kanten 905 zwischen Pixelprozessoren als Netzwerkverbindungen bezeichnet.
Definition 10 (Zuleitungen, Netzwerkverbindungen, Einleitknoten)
Es sei (v, E, g) ein Display-Graph mit Portalknoten w . Die Menge der Zuleitungen ist dann definiert durch
Eport := p ε E; g~(e) = w)
und die Menge der Netzwerkverbindungen durch
Enet := |e e E'' g~(e) ≠ w Λ g+(e) ≠ w).
Die Menge der Einleitknoten ist definiert durch
vport := lEρort)-
Im Weiteren wird die Problemstellung betrachtet, dass jedem Knoten eines Pixel-Anordnung-Graphen vom Portal-Knoten aus innerhalb eines Zeitrahmens (innerhalb einer Refresh-Rate) eine elektronische Nachricht übermittelt werden soll.
Geschieht dies, wie es diese Problemstellung nahe legt, auf fest gewählten Wegen und kreuzen sich Wege, die sich getrennt haben, nicht erneut, so bedeutet dies, dass ein gerichteter Baum als Unter-Graph des Pixel-Anordnungs-Graphen gewählt werden soll. Dieser gerichtete Graph, der auch als Routing- Baum bezeichnet wird, legt dann die Wege des Informationsflusses eindeutig fest, nicht aber die Dynamik des Informationsflusses.
Der Routing-Baum ist nicht eindeutig; im Allgemeinen ist die Menge aller möglichen Bäume unüberschaubar groß.
Definition 11 (Zulässige Baum-Menge, zulässige Kantenmenge)
Sei (v, E, g) ein Display-Graph mit Portalknoten w ε V . Die Menge aller zulässigen gerichteten Bäume in (v, E, g) ist definiert als
B := { (v, K, g|κ) ; mit K c: E und (v, K, g|κ) ein gerichteter Baum mit Wurzel w } .
Die Menge aller zulässigen Kantenmengen bezüglich (v, E, g) ist dann definiert als
K := {K C E; (v, K, g|κ) ε ß} .
Ein beispielhafter zulässiger Baum 1000 ist in Fig.10 dargestellt mit den entsprechenden Routing-Wegen mit dem Portal-Knoten 1001 als Wurzelknoten des gerichteten Baums 1000. Basierend auf Definition 10 werden folgende Begriffe eingeführt :
Definition 12 (Zuleitungen, Netzwerkverbindungen)
Es sei (v, E, g) ein Display-Graph mit Portalknoten w und sei K ε K . Die Menge der Zuleitungen in K ist dann definiert durch
Kport :_ EPort n κ
Die Menge der Netzwerkverbindungen durch
Knet := Enet ^ κ •
Zur Bewertung von Bäumen werden im Folgenden eine Reihe von Kriterien aufgeführt:
Definition 13 (Baumbewertungen)
Sei (v, E, g) ein Display-Graph mit Portalknoten w ε V und der Menge K der zulässigen Kantenmengen.
(i)
Für alle v ε V\{w} definiert
1min(v) == ™infγκ(v)|} KεK
den Abstand des Knotens v von der Wurzel w im Display- Graphen. ( ü )
Für alle K ε K definiert
L(K) := max γκ(v)|} vε v\{w}
den Maximalabstand im durch K festgelegten Baum (v, K, g|κ) .
Lmin := min{L(k)} K K
ist dann der Maximalabstand im Display-Graphen.
( iü )
Für alle K ε K definiert
D(K) := max {dκ(v)} vεv\{w}
den Maximaldurchsatz im durch K festgelegten Baum (v, K, g|κ)
Dmin == min{D(κ)} Kε K
ist dann der Maximaldurchsatz im Display-Graphen.
Zur Auswahl der „besten" Bäume bzw. Kantenmengen sind mindestens die folgenden Probleme betrachtbar:
(i)
Menge der Bäume, deren Knoten jeweils minimalen Abstand zur Wurzel haben: Oλ := { K ε κ,- |γκ(v)| = lmin(v) für alle v ε V \ {w} } ,
(ü)
Menge der Bäume, deren Maximalabstand minimal ist
O2 := {K ε K;L(K) = Lmin},
(iü)
Menge der Bäume, deren Maximaldurchsatz minimal ist:
O3 := {K ε K;D(K) = Dmin} .
Es ist leicht einsehbar, dass O]_ c O2.
Falls gilt O2 π O3 ≠ {}, so sind alle Bäume aus O2 π O3
Minimierer der Funktionen L und K und als Routing-Baum besonders geeignet.
Falls O2 π O3 ≠ {} nicht gilt, so sind relaxierte Problemstellungen notwendig.
(iv)
Menge der Bäume, deren Maximalabstand höchstens um a ε NQ größer als minimal ist:
Of := {K ε K; L(K) < Lmin + a}
(v) Menge der Bäume , deren Maximaldurchsatz höchstens um b ε NQ größer als minimal ist :
θ|? := {K ε K; D(K) < Dmin + b} .
Für eine geeignete Wahl von a, b e NQ wird stets O? πOr ≠ {} möglich sein.
Die Problemstellung lässt sich aber auch als multikriterielles kombinatorisches Optimierungsproblem mit zwei Zielfunktionen auffassen.
Für den Anzeigeeinheits-Graphen gemäß Fig.9b ist der Routing- Baum 1000 gemäß Fig.10 sicherlich nicht optimal und zwar nach keiner der obigen Kriterien. Der Baum 1100 gemäß Fig.11 liegt dagegen sogar in 0]_ geschnitten mit O3.
Oben wurde erläutert, wie die Wege des Informationsflusses im Anzeigeeinheits-Netzwerk durch die Auswahl eines Routing- Baums aus einer zulässigen Baum-Menge festgelegt werden können. Um die Anzeigeeinheits-Knoten mit den zum Bildaufbau nötigen Informationen zu versorgen, wird jedem Knoten vom Portal-Knoten ausgehend eine elektronische Nachricht entlang dieser Wege übermittelt. Eine parallele Übermittlung aller elektronischen Nachrichten ist im Allgemeinen nicht möglich, da gewisse Kapazitäten, wie viele Nachrichten in einem Zeittakt über eine Kante übertragen werden können und wie viele Nachrichten in einem Knoten zwischengespeichert werden können (Queue), nicht überschritten werden dürfen. Eine zeitliche Abfolge (Dynamik) des Informationsflusses sollte daher bestimmt werden.
Sei im Folgenden (V, E, g) ein Anzeigeeinheits-Graph mit Portal-Knoten w. Es sei r: = |v| - 1 und V = {VQ,V]_, ...vr}, VQ = w. Ist zudem K ε K vorgegeben, so können gewisse "Gesamt" -Routing-Matrizen τ und anschließend gewisse "Einzel "-Routing-Matrizen σ-^, 1=1,..., r, eingeführt werden.
In τ wird die Information enthalten sein, wie viele elektronische Nachrichten über die einzelnen Kanten aus K in den einzelnen Zeittakten zu übertragen sind. Dabei werden Bedingungen an τ so formuliert, dass die Kapazitäten eingehalten werden und am Ende in jedem Knoten eine elektronische Nachricht vorhanden ist. Zwischen verschiedenen Nachrichten (das heißt den Einzelpixeldaten) wird in τ noch nicht unterschieden. Wie ein Routing eines speziellen Einzelpixeldatums an das jeweilige Zielpixel erfolgt bzw. erfolgen kann, ist aus τ noch nicht unmittelbar ersichtlich. Doch können aus τ gewisse "Einzel "-Routing-Matrizen σ-*-, 1=1,..., r, abgeleitet werden, die genau dieses Routing der
Einzelpixeldaten zu den Zielpixeln V]_, 1=1,... r, beschreiben. Die "Einzel "-Routing-Matrizen α^, 1=1,... r, sind dabei nicht notwendigerweise eindeutig, doch wird die Bewertung des Routings anhand der Routing-Dauer im Wesentlichen nur von τ abhängen. Im Weiteren wird daher ein Routing als bereits durch τ gegeben betrachtet .
Definition 14 (Routing-Abbildung, Routing-Matrix)
Es sei K = {ki, ... , kr} ε K (beachte: |κ| = |v| - 1 ) . Es seien cport' cnet' E N- Eine (cpθrt;, cnet, q)-Routing-Abbildung oder -Matrix über den durch K bestimmten Baum (v, K, g|κ) ist eine Matrix
τ = (T-H). ε Nη'r,n ε N, \ Jι=l, ... ,n u j=l, ... ,r
mit folgenden Eigenschaften
(i) τ-H ≤ Cpθrt für alle e {l, ... , r} mit kj e Kpθrt und alle i ε {l, ... , n}, sowie T-H < cnet für alle j ε {l, ... , r} mit kj ε Knet und alle i ε {l, ... , n},
(ü)
für alle v ε V\{w} und l ≤ m ≤ n gilt
Σ Σ τij - Σ Σ τij > 0, l≤i≤m-1 l≤j≤r, l≤i≤m l≤j≤r, kjeKterm(v) kjeKinit(v)
(üi)
für alle v e V\{w} und l ≤ m ≤ n gilt
l≤
Figure imgf000059_0001
(iv)
für alle v ε V\{w} gilt
∑ ∑ τij - ∑ ∑ ^j = 1. l≤i≤n l≤j≤r, l≤i≤n l≤j≤r, kjeKterm(v) kjεκinit(v)
c port heißt Kapazität der Zuleitungen, cnet heißt Kapazität der Netzwerkverbindungen und q heißt maximale Queue-Länge.
τ := n heißt Routing-Dauer. Die Menge aller (cport, cnet, q) - Routing-Matrizen über (v, K, g|κ) werde mit
9tcport'cnet'Q- ( )
bezeichnet .
Die Erweiterung gegenüber den zuvor betrachteten Routing- Bäumen besteht in erster Linie darin, dass in τ zusätzlich eine zeitliche Komponente enthalten ist.
Der Matrixeintrag τij, i e {1, ...n} j ε {l,...r} besagt ,dass im i-ten Zeittakt τi Nachrichten über die Kante kj übertragen werden .
Bedingung (i) gewährleistet die Einhaltung von vorgegebenen Zuleitungskapazitäten und Netzwerkkapazitäten.
Bedingung (ii) sorgt für die nötige Kausalität im Netz. Nachrichten können nur dann von einem Knoten aus weitergeleitet werden, wenn sie zuvor (das heißt mindestens einen Zeittakt früher) an diesen Knoten übermittelt wurden.
Bedingung (iii) berücksichtigt Speicherplatzbeschränkungen in den Knoten.
Nach Bedingung (iv) schließlich liegt nach n Zeiteinheiten genau eine Nachricht in dem Knoten.
Die Routing-Matrix gibt somit gemeinsam mit dem Routing-Baum ein Routing-Verfahren mit Angabe der zeitlichen Abfolge der einzelnen Schritte an, das das Netz gleichzeitig mit Nachrichten versorgt.
Es wird definiert: Definition 15 (Routing)
Es seien Cpθrt, cnet, q e N. Ein (Cpθr^, Cnet' q) -Routing ist ein Tupel (K, τ) bestehend aus einer zulässigen Kantenlänge
K = {i, ... , kr} ε K und einer Routing-Matrix τ e Rc . c g(κ) . Die Menge aller Routings werde mit Rc , c . g bezeichnet.
Wie sich nun das dynamische Routing für jeden einzelnen Knoten ergibt, sehen wir im Folgenden. Bestimme dazu Matrizen σ ε {θ,l}n,r, 1 = 1, ...r , nach folgendem Algorithmus :
τ° := τ; für 1 = 1, ... , r : { σ1 := 0n'r ε {0,l}n'r; sei (kp1 , ... , kp ] , z ε N , der Weg von w nach V]_ ; iz+1 := n + 1; für y := z, ... ,1 absteigend:
{ iy := max- i e {l , iy+1 - l} : > 0
Figure imgf000061_0001
OT := 1; lyPy
Figure imgf000061_0002
} Man zeigt leicht, dass der Algorithmus wohldefiniert ist, und dass τr = 0n,r gilt. Folglich ist
Σ = τ l≤l≤r
Es ist
l≤
Figure imgf000062_0001
für alle für alle 1, 1 ε {l, ... , r} . Ein Matrixeintrag σ. • = 1 besagt, dass die Nachricht an V_ im i -ten Zeittakt über die Kante kj weitergeleitet wird.
Als Beweisskizze zu obiger Wohldefiniertheit des Algorithmus werden zwei Lemmata aufgeführt:
Lemma 16 (Wohldefiniertheit von σ )
Es sei 1 e {l, ... ,r}. Erfüllt τ e NQ'Γ die Bedingung (ii) aus Definition 14 für alle v ε V \ {w} und Bedingung (iv) aus Definition 14 für v := ej_, so lässt sich σ gemäß dem Algorithmus wählen.
Lemma 17 (Eigenschaf en von τ ) 1-1 Es sei 1 e {l, ...,r}. Erfüllt τ e NQ'Γ die Voraussetzungen
1 von Lemma 16 und wird σ gemäß obigem Algorithmus gewählt, so erfüllt auch τ die Voraussetzungen von Lemma 16.
Definition 18 (Routing-Matrix zu einzelnem Knoten)
Es seien cport, cnet, q ε N . Es sei (K, τ) ε Rcport,cnet,q und es seien die Matrizen σ ,1 = 1, ... , r , gemäß obigen Algorithmus gewählt. Dann heißen die σ ,1 = 1, ... , r ,
Routing-Matrizen zu den Knoten V]_, 1 = 1, ... , r bzgl . (K, τ) .
Oft gehen wir bei der Konstruktion der Matrizen τ und σ ,1 = 1, ... , r umgekehrt vor. Wir legen Matrizen σ , 1 = 1, ... , r , fest, indem wir angeben, in welcher zeitlichen Abfolge die Nachricht an V_ über den Weg Υκ(vl) weitergeleitet wird.τ ergibt sich dann aus
τ := ∑ σ1. l≤l≤r
Die zeitliche Abfolge des Routings zu jedem einzelnen Knoten und damit die σ ,1 = 1, ... , r , sind dabei so zu wählen, dass die Kapazitäten von Kanten und Knoten nicht überschritten werden, d. h. dass τ die Punkte (i) und (iii) aus Definition 14 erfüllt.
Im Weiteren werden Kriterien zu einem "günstigen" und nach Möglichkeit "optimalen" Auswahl von Routing-Verfahren in einem Anzeigeeinheits-Graphen angegeben. Es wird ein Routing im Weiteren dann als optimal bezeichnet, wenn es die kürzest mögliche Dauer beansprucht. Um dies in mathematische Sprache fassen zu können, werden folgende Begriffe eingeführt. Sei dabei (V, E, g) stets ein Anzeigeeinheits-Graph und sei wie zuvor V = {VQ, ■ • -Vr} mit vg = w.
Definition 19 (Minimale Routing-Dauer)
(i)
Sei K = {ki, .. Jr} ε K und seien Cpθr , cnet, q ε N. Dann definiert
Figure imgf000064_0001
cport^net. τεRCport,Cnet,g(κ)
die minimale Routing-Dauer über den durch K festgelegten Baum (v, K, g|κ) ■
(11)
Seien Cpθr cne , q e N. Dann definiert
Tcmpionrt'cnet'q :=
Figure imgf000064_0002
die minimale Routing-Dauer im Display-Graphen
Definition 20 (Optimales Routing)
(i)
Sei K = {ki, .. Jcr} e K und seien Cpθrt, cnet, q e N. Unter einer optimalen Routing-Matrix im durch K festgelegten Baum (v, K, g| κ) wird eine Routing-Matrix verstanden aus folgender
Menge
Figure imgf000065_0001
(ü)
Seien C θrt-, cnet, q e N . Unter einem optimalen Routing wird ein Routing verstanden aus folgender Menge
(K, τ); K = {ki, ... , kr} e K, τ ε Rcport,cnet,q(κ)
Rmιn cport'cnet'°- undlτl = Tmιn 1 ' port' cnet'<3
Die Wahl einer optimalen Routing-Matrix bei bereits festgelegten Routing-Baum im Sinne von Definition 20 (i) ist einfach. Sie wird im vorliegenden Abschnitt für die Sonderfälle cport un cnet = 1 und cport und cnet > 1 erläutert.
Die Lösung des in Definition 20 (ii) gestellten Optimierungsproblems bei freier Wahl des Routing-Baumes ist erheblich schwieriger. Um es exakt zu lösen, ist das Problem meist zu komplex. Im Folgenden werden aus diesem Grund heuristische Verfahren zu seiner Lösung erläutert. Die Lösung des Optimierungsproblems aus Definition 20 (i) bei festgelegtem Routing-Baum liefert dabei wichtige Strategien für die günstige Wahl des Routing-Baums.
Zunächst wird der Sonderfall erläutert, bei dem gilt cport = Cnet = 1 - Es sei q e N beliebig und K e K . Ohne Beschränkung der Allgemeingültigkeit gelte pθrt = Ep0rt (ansonsten betrachte u ε
Figure imgf000066_0001
Kpθrt) nicht als Einleitknoten, setze also Vport := g+(κpθrt) ) •
Wegen Cpθrt = 1 überlegt man leicht, dass
^Cp^or xt-'cCne-t-σg^ ≥ vemVa P x ort dκW = °(R)
Es liegt sogar Gleichheit vor. Sei dazu
n := max djς(v) = D(K) . veVPort
Die Idee des folgenden Routings ist, dass in jedem Zeittakt über jede Zuleitung eine elektronische Nachricht in die
Einleitknoten gelangt und in den folgenden Zeitintervallen schrittweise an ihren jeweiligen Zielknoten, das heißt den Ziel-Pixelprozessor, weitergeleitet wird. Es werden zunächst die Nachrichten an die weiter entfernten Knoten, später die Nachrichten an die nah am Portal-Knoten liegenden Knoten, das heißt Pixelprozessor, eingespeist. Ein entsprechendes Routing ist in den Fig.12a bis Fig.l2i für den Fall Cp0r = cne = 1 dargestellt. Mit den kleinen Vierecken ist jeweils eine elektronische Nachricht 1201 symbolisiert, welche über den Portal-Knoten 1202 zu den Einleit-Pixelprozessoren 1203 in die Pixel-Anordnung 100 geführt wird.
Es wird betrachtet u 6 Vpθrt und es wird gesetzt d := dκ(u) = | (u)| . Es sei
Vjζ(u) = (vg. , ... g, ] mit vq- = u derart angeordnet, dass
rκ(vqi , vq. = { } (l; für i > . Dies ist insbesondere dann erfüllt , wenn
YK (vqi )≥|Yκ| v
<2
für i > j . Sei nun 1 ε {l, ... , d} beliebig und sei (kp., , ... , kp j, z ε N , der Weg von w nach Vg-, .
Dann setze für alle i ε {l, ... , n} und je {l, ...r}
gι _ fl falls 1 + (d - 1) ≤ i ≤ z + (d - 1) und Pi-(d-l) = D ϊj ' |0 sonst.
Um zu zeigen, dass σ^l eine Routing-Matrix zu Vg, definiert, genügt es zu zeigen, dass
z + (d - l) ≤ n,
denn dann reichen die n Zeittakte, um die Nachricht gemäß unserer Konstruktion von σgl an ihr Ziel Vg, zu leiten. Wegen (1) ist 1 > z und damit
z + (d-l) ≤ d ≤ n
und damit ist es gezeigt.
Entsprechend obiger Überlegungen lassen sich durch
Betrachtung aller Einleitknoten schließlich die σ für alle 1 ε {l, ... , r} bestimmen. Wie üblich wird gebildet
τ := ∑ σ1. 1=1 Man sieht leicht, dass τ dann wirklich ein (l,l, q)-Routing über (v, K, g|κ) für beliebige q e N definiert und nach obigen
Überlegungen optimal ist. Es gilt also
^.c ,c» = maX dκ(v) = D(κ). port'cnet<°: v€Vport
Fig.12a zeigt den Ausgangszustand, zu dem alle Nachrichten 1201 in dem Portal-Knoten 1202 gespeichert sind. Nach einem ersten Zeittakt sind die ersten zwei Nachrichten 1201 den Einleit-Pixelprozessoren 1203, das heißt den Pixelprozessoren der Pixel-Anordnung 100, über welche die Information über die Pixel-Anordnung zu den jeweiligen Pixelprozessoren zugeführt werden können, zugeführt und dort zwischengespeichert (vgl. Fig.12b) . Nach einem weiteren Zeitschritt (vgl. Fig.12c) sind die ersten beiden Nachrichten schon an erste innere Knoten 1204 der Pixel-Anordnung übertragen und zwei weitere Nachrichten 1201 sind den Einleit-Pixelprozessoren 1203 zugeführt worden. Nach jeweils einem weiteren Zeitschritt ist die jeweilige elektronische Nachricht 1201 immer um jeweils einen Pixelprozessor weiter übertragen worden und es sind jeweils zwei neue Nachrichten 1201 in die Pixel-Anordnung 100 zugeführt worden, anders ausgedrückt den Einleit- Pixelprozessoren 1203 zugeführt. Die Fig.l2d, Fig.l2e, Fig.l2f, Fig.12g, Fig.12h, Fig.l2i zeigen das sukzessive Voranschreiten der Übertragung der Nachrichten bis zu ihrem jeweiligen Ziel-Pixelprozessor nach jeweils einem Zeittakt.
Als eine mögliche vorteilhafte Strategie für die Wahl eines optimalen Routings bei freier Wahl des Routing-Baums im Sinne von Definition 20 (ii) kann festgehalten werden:
Wähle den Routing-Baum so, dass alle Einleit-Knoten möglichst gleich großen (genauer: maximal um den Wert 1 unterschiedlichen) Durchsatz besitzen und setze die Routing- Matrix entsprechend obigen Überlegungen. Im Weiteren wird der zweite Sonderfall kurz erläutert, bei dem gilt:
c := port = cnet > 1 > °- ≥ c-
Sei K e K. Ohne Beschränkung der Allgemeingültigkeit gelte wiederum Kport = Epor .
In diesem Fall ist es schwieriger, die minimale Routing-Dauer im Voraus anzugeben. Es wird somit eine Routing-Matrix entwickelt, die ein optimales (C θrt, cnet, q) -Routing über (V, K, g|K) definiert. Aus ihr kann schließlich die minimale Routing-Dauer ermittelt werden. Die Idee für diese Variante des Routings ist gleich der für den Fall cpθrt = cnet = 1 zuvor entwickelten, nur dass in diesem Fall stets c = c ort = cnet Nachrichten gleichzeitig in einen Einleit- Knoten eingeleitet werden, um von dort aus an die am weitesten entfernten, noch nicht benachrichtigten Knoten weitergeleitet zu werden. Ein solches Routing ist wiederum in den Fig.13a bis Fig.l3f skizziert.
Es sei zunächst
n := max djζ(v) veVport
Es sei u e Vpθrt und es sei d := djς( ) = |Vjζ(u)| . Es sei vκ(u) = \ vqι ' • • • ' vq<g ) roit vqι = so angeordnet , dass
Figure imgf000069_0001
d - 1 falls i > j . Sei 1 ε {l, ... , d} und d := d. h. die
nächst kleinere ganze Zahl zu Sei (kpι , ... , kPz j der Weg von w nach Vg- . Setze nun für alle i ε {l, ... , n} und j ε {1, ... , r}
falls 1+d≤i≤z+d und
Figure imgf000070_0001
<
Figure imgf000070_0002
sonst.
Wie zuvor, bestimme auf die Weise σ für alle 1 ε {l, ... , r} und setze
=1
1=1
Streiche nun all diejenigen Zeilen in τ, die gleich 0 sind, d. h. setze
n := mm'jn e N; ] = 0 für alle ή < i ≤ n und j = 1,
und
τ := (τij)i=l, ... ,n- j=l, ... ,r
Man kann zeigen, dass τ ein optimales \
Figure imgf000070_0003
Cpθr , cne qj-Routing über (v, K, g|κ) für beliebige q > c definiert. Des , Weiteren gilt
Figure imgf000070_0004
und
L(κ) ≤ n Wie groß n nun tatsächlich ist, hängt von der konkreten
Struktur der Äste der Einleitknoten ab, kann aber leicht berechnet werden. Dazu wird zunächst für jedes u ε Vpθrt die
Anzahl der Zeittakte nu berechnet, die benötigt wird, um alle Nachrichten an die Knoten des Astes von u zu routen. Vκ(u) und d seien dabei wie oben. Dann gilt:
Figure imgf000071_0001
Daraus ergibt sich die Routing-Dauer n als
n = max nu uεvport
Als alternative Strategie für die Wahl eines optimalen Routings bei freier Wahl des Routing-Baums im Sinne von Definition 20 (ii) ergibt sich somit:
Wähle den Routing-Baum so, dass alle Einleit-Knoten möglichst gleich großen Durchsatz besitzen und der Baum in den Ästen der Einleit-Knoten "ausreichend weit verzweigt" ist, so dass
D(K)- n möglichst nahe an herankommt. Setze die Routing- c Matrix entsprechend obigen Überlegungen.
Eine "ausreichend weite Verzweigung" liegt anschaulich dann vor, wenn für alle Einleit-Knoten Folgendes gilt: Betrachte den Ast des Einleit-Knotens, ordne die zugehörigen Knoten nach aufsteigender Weglänge. Dann sollen sich die Weglängen der Knoten nur alle c Knoten um den Wert 1 erhöhen, das heißt c Knoten der Weglänge 2 , c Knoten der Weglänge 3 , ....
Bei geringen Kapazitäten der jeweiligen Knoten und der Zuleitungen ist es wichtiger, auf einen gleichmäßigen Durchsatz in dem Einleit-Knoten zu achten, da in diesem Fall üblicherweise der Durchsatz durch die Einleit-Knoten der ausschlaggebende Faktor für die Begrenzung der Routing-Dauer nach unten ist. Die Einleit-Knoten stellen in diesem Falle gewissermaßen eine Engstelle des Baumes dar. Bei höheren
Kapazitäten ist es dagegen wichtiger, auf ausreichend viele Verzweigungen im Baum und damit kurze Weglängen zu achten. Hier sind es üblicherweise die Weglängen, die die Routing- Dauer nach unten begrenzen. Sehr hohe Kapazitäten sind dagegen gar nicht mehr sinnvoll, da das hexagonale Netz die Zahl der Verzweigungen limitiert und gewisse minimale Weglängen von der Topologie des Netzes, das heißt die Topologie der Vermaschung bzw. Verkopplung der Pixelprozessoren in der Prozessor-Anordnung vorgegeben sind.
Im Weiteren werden Ausführungsbeispiele der Verfahren zur Selbstorganisation der Pixelprozessoren in der Pixel- Anordnung erläutert .
Gemäß den Ausführungsbeispielen wird folgende Situation vorausgesetzt :
• Der zentralen externen Einheit, das heißt dem Portalprozessor ist die Topologie des Netzwerkes, das heißt die Anordnung der Pixelprozessoren in der Prozessor-Anordnung unbekannt.
• Die Pixelprozessoren sind durch bidirektionale Verbindungen miteinander vermascht.
• Eine direkte Kommunikation erfolgt nur zwischen jeweils einander unmittelbar benachbarten Nachbar- Pixelprozessoren.
• Basis der Kommunikation ist der Austausch von elektronischen Nachrichten, wie sie beispielsweise in Fig.14 dargestellt sind.
• Jeder Kontakt mit anderen Komponenten zur Selbstorganisation (Positionsbestimmung, Erstellung von Routing-Tabellen etc.) und zum Bildaufbau wird durch verschiedene Nachrichten abgewickelt. Fig. 14 zeigt einen ersten Pixelprozessor 1401 mit hexagonaler Form sowie einen zweiten Pixelprozessor 1402, ebenfalls in hexagonaler Form. Der erste Pixelprozessor 1401 weist sechs bidirektionale Kommunikationsschnittstellen 1403 auf, was durch jeweils einen Doppelpfeil in Fig.14 angedeutet ist. Auch die zweite Prozessoreinheit 1402 weist sechs bidirektionale Kommunikationsschnittstellen 1404 auf. Die erste Prozessoreinheit 1401 und die zweite Prozessoreinheit 1402 sind über eine Zuleitung 1405, das heißt eine elektrisch leitende Verbindung, welche selbstverständlich auch als optische
KommunikationsVerbindung ausgestaltet sein kann oder als Funkverbindung miteinander derart gekoppelt, dass sowohl eine erste Nachricht 1406 von der ersten Prozessoreinheit 1401 zu der zweiten Prozessoreinheit 1402 übermittelt werden kann als auch eine zweite Nachricht 1407 von der zweiten Prozessoreinheit 1402 zu der ersten Prozessoreinheit 1401.
Gemäß den vorliegenden Ausführungsbeispielen sind in fehlerfreiem Zustand alle Pixelprozessoren 1401, 1402 miteinander voll vermascht über die entsprechenden Zuleitungen und die bidirektionalen Kommunikationsschnittstellen.
Die oben genannte Problemstellung wird durch
Selbstorganisation basierend auf lokalem Nachrichtenaustausch zwischen zwei einander unmittelbar benachbarten Prozessoreinheiten 1401, 1402 gelöst.
Das Selbstorganisationsverfahren besteht somit aus verteilten uniformen Algorithmen, die diese elektronischen Nachrichten über deren Kommunikationsschnittstellen übertragen.
Im Laufe des Verfahrens erlernen die Prozessoreinheiten 1401, 1402 ihre Ausrichtung und ihre ebene Position innerhalb der Prozessor-Anordnung sowie den Abstand der jeweiligen Prozessoreinheit zu dem Portalprozessor, allgemein zu einer Referenzposition. Die Referenzposition kann auch die Position einer Prozessoreinheit, welche sich an der Einleitstelle der Pixel-Anordnung befindet, sein. In weiteren Schritten werden lokal Routing-Wege zwischen den einzelnen Prozessoreinheiten und dem Portalprozessor geprägt. Die Algorithmen zur Wahl der Routing-Wege sind dabei derart ausgelegt, dass bei einem gleichmäßigen Informationsfluss die Routing-Dauer möglichst minimal wird. Die Selbstorganisation legt auch den Algorithmus zur Verteilung der Information bei Einsatz der Pixel-Anordnung im Rahmen des Bildaufbaus, das heißt im Rahmen der Darstellung eines digitalisierten Bildes auf der Pixel-Anordnung, fest. Aufgrund der speziellen Konzeption des Verfahrens spielen die Form der Pixel-Anordnung und damit auch ausgefallene Einzelkomponenten keine Rolle, womit erfindungsgemäß eine hohe Fehlertoleranz erreicht wird.
Das gesamte Verfahren weist eine Vereinigung folgender Teil- Verfahren auf: • Uniforme Teilalgorithmen zur Nachrichtenverarbeitung, die von den Pixelprozessoren ausgeführt werden,
• dem Steueralgorithmus des Portalprozessors,
• einem Nachrichtenkatalog, welcher die Schnittstelle der Teilalgorithmen darstellt.
Im Folgenden wird eine hexagonale Vermaschung der Pixelprozessoren innerhalb der Pixel-Anordnung 100 ohne Einschränkung der Allgemeingültigkeit angenommen.
Die Übertragung der Algorithmen auf den orthogonalen Fall oder andere ebene Vermaschungen ist aber erfindungsgemäß vollkommen analog zu dieser unten gegebenen Darstellung.
Gemäß einem Kommunikations-Schichtenmodell unterhalb der erfindungsgemäß benötigten Funktionen liegende Funktionen, beispielsweise Ping-Nachrichten, die Sicherung der Übertragung mittels Prüfsummen, Empfangsbestätigung, Neuanforderung defekter Nachrichten etc. werden im Weiteren nicht berücksichtigt. Diese können jedoch ohne Weiteres im Rahmen der Erfindung implementiert sein.
Generell gilt bei den im Weiteren beschriebenen
Verfahrensschritten, dass jeder Pixelprozessor aufgrund empfangener Nachrichten für jeden seiner Nachbar- Pixelprozessoren einen Datensatz anlegt, der die gewonnenen Informationen in einem dem jeweiligen Prozessor zugeordneten Speicher speichert.
In einem ersten Teil-Verf hren lernen die Pixelprozessoren eine gleichmäßige Ausrichtung.
Da alle Verbindungen des Portalprozessors gemäß obiger
Konvention mit der Südwest-Seite der entsprechenden Einleit- Pixelprozessoren an den Einleitstellen verknüpft sind, kann dies zur Erzeugung der Kohärenz verwendet werden.
Dazu werden MessKoherenz-Nachrichten versendet, die als Parameter die Anzahl der Verbindungen enthalten, die die Empfangsverbindung gegen den Uhrzeigersinn von der Ostrichtung, wie oben definiert, entfernt ist.
Jeder Pixelprozessor ist zur Initialisierung als inkohärent gesetzt .
Bei Empfang einer MessKoherenz-Nachricht 1501 (vgl. Fig.15) werden von dem die MessKoherenz-Nachricht 1501 empfangenden Prozessoreinheit 1500 die folgenden Schritte durchgeführt:
1. Falls die Prozessoreinheit 1500 schon kohärent ist, wird die Verarbeitung beendet.
2. Die Ost-Richtung wird anhand des Nachrichtenparameters bestimmt und alle Verbindungsbezeichnungen / Verbindungsnummerierungen werden entsprechend ausgerichtet. 3. Die Prozessoreinheit 1500 wird als kohärent gesetzt.
4. Über alle Verbindungen werden MessKoherenz-Nachrichten 1601, 1602, 1603 ,1604, 1605, 1606 von der Prozessoreinheit 1500 ausgesendet, deren Parameter jeweils so gewählt werden, dass die die jeweilige MessKoherenz-Nachricht 1601, 1602, 1603, 1604, 1605, 1606 empfangenden Prozessoreinheiten 103 sich auf obige Weise korrekt ausrichten können (vgl. Fig.16)
Das Teil-Verfahren zur gleichmäßigen Ausrichtung wird dadurch in Gang gesetzt, dass der Portalprozessor über seine Verbindungen die MessKoherenz-Nachricht (2) mit dem Parameterwert 2 an die jeweiligen Einleit-Pixelprozessoren übermittelt. Das Teil-Verfahren terminiert, wenn die letzte Prozessoreinheit kohärent geworden ist.
Die Zahl der benötigten Zeittakte zur Durchführung des Prozesses entspricht der maximalen Distanz eines Pixelprozessors von den Portalprozessor. Bis zum "Ersterben" der letzten Nachrichtenkommunikation können eventuell noch ein bis zwei Zeittakte mehr benötigt werden.
In einem weiteren Teil-Verfahren ermitteln die Pixelprozessoren mittels Austauschs elektronischer
Nachrichten untereinander automatisch ihre örtliche Position innerhalb der Pixel-Anordnung.
Da das hexagonale Feld der Pixelprozessoren innerhalb der Pixel-Anordnung aus jeweils versetzen Zeilen besteht, wird das Koordinatensystem gemäß diesem Ausführungsbeispiel so gewählt, dass die Spaltennummern in den Zeilen abwechselnd geradzahlig oder ungeradzahlig sind.
Es ist in diesem Zusammenhang darauf hinzuweisen, dass bei einem orthogonalen Aufbau der Pixel-Anordnung das Koordinatensystem sehr einfach kanonisch wählbar ist. Auf die oben beschriebene Weise wird es bei dem hexagonalen Feld ermöglicht, dass ein Prozessor unabhängig von der Geometrie der Pixel-Anordnung aus seiner eigenen Position (i, j) mit Zeile i und Spalte j die Positionen seiner Nachbar-Pixelprozessoren ermitteln kann.
Die jeweiligen Positionen sind in Fig.17 für die Prozessoreinheit 1500 dargestellt. Wie man in Fig.17 sieht, ist als Konvention vereinbart, dass die Spaltennummern von West nach Ost (von links nach rechts) ansteigen und die Zeilennummern von Süd nach Nord (von unten nach oben) ansteigen.
Zur Positionsbestimmung werden gemäß diesem
Ausführungsbeispiel MessPosition-Nachrichten 1701, 1702,
1703, 704, 1705, 1706 ausgetauscht, die zwei Parameter enthalten, nämlich die Zeilennummer und die Spaltennummer, die die MessPosition-Nachricht 1701, 1702, 1703, 1704, 1705, 1706 sendende Prozessoreinheit als von ihr angenommene
Position der die jeweilige Nachricht 1701, 1702 1703, 1704, 1705, 1706 empfangenden Prozessoreinheit berechnet hat.
Zur Initialisierung ist die Position jedes Pixelprozessors als (0,0) definiert. Der Prozess der Positionsbestimmung beginnt bei jedem Pixelprozessor, sobald er kohärent geworden ist, wie oben erläutert wurde.
Über alle Verbindungen werden dann die MessPosition- Nachrichten 1701, 1702, 1703, 1704, 1705, 1706 versendet, wie in Fig.17 dargestellt.
Bei Empfang einer Mess-Position-Nachricht 1701, 1702, 1703,
1704, 1705, 1706 mit Zeilenparameter z und Spaltenparameter s werden von der jeweiligen empfangenden Prozessoreinheit die folgenden Schritte durchgeführt: 1. Falls z > i, wobei i die eigene Zeilennummer darstellt, so wird i = z gesetzt.
2. Falls s > j, wobei j die eigene Spaltennummer darstellt, so wird j = s gesetzt.
3. Falls sich aufgrund von Schritt 1 oder Schritt 2 eine Änderung der eigenen Position (i, j) ergeben hat, so werden über alle Verbindungen MessPosition-Nachrichten 1701, 1702, 1703, 1704, 1705, 1706 versendet, wie in Fig.17 dargestellt.
Das Teil-Verfahren wird beendet, wenn sich keine Positionsänderungen mehr ergeben.
Fig.18 zeigt ein Beispiel für die Prozessor-Anordnung 1800 mit verschiedenen Defekten, welches nach der oben beschriebenen Vorgehensweise automatisch die Positionen der einzelnen Prozessoren bestimmt hat. Gemäß diesem Ausführungsbeispiel wurden sowohl ausgefallene, d.h. fehlerhafte Prozessoren als auch ausgefallene Verbindungen verwendet. Dieses Ausführungsbeispiel dient auch im Weiteren Verlauf dieser Beschreibung in zwei Varianten mit einer unterschiedlichen Anzahl von Einleit-Prozessoreinheiten zur Beschreibung der weiteren Teil-Verfahren.
Die Zahl der benötigten Zeittakte zur Durchführung des Prozesses ist nach oben begrenzt durch die maximale Distanz eines Pixelprozessors von einem anderen Pixelprozessor in der Prozessor-Anordnung. Bis zum "Ersterben" der letzten Nachrichtenkommunikation können noch ein bis zwei Zeittakte mehr benötigt werden. Üblicherweise ist jedoch das Teil- Verfahren in Abhängigkeit der Geometrie der Prozessor- Anordnung 1800 in der Regel sogar schneller durchführbar.
In diesem Zusammenhang ist anzumerken, dass bei der
Darstellung von hexagonalen Pixelbildern oder orthogonalen Pixelbildern von dem Portalprozessor eine Abbildung auf das so ermittelte Koordinatensystem der Prozessor-Anordnung 1800 durchgeführt wird. Bei dem in späteren Teil-Verfahren erfolgten Aufbau von Routing-Wegen werden dem Portalprozessor die jetzt lokal gespeicherten Informationen übermittelt, so dass eine entsprechende Abbildung in dem Portalprozessor erfolgen kann.
In Fig.18 ist in der Pixel-Anordnung jeweils für jeden Pixelprozessor 1801 die örtliche Position des jeweiligen Pixelprozessors 1801 innerhalb der Prozessor-Anordnung 1800 in Form eines Wertetuppels aufgetragen.
In einem zusätzlichen Teil-Verfahren wird der jeweilige Abstand einer Prozessoreinheit von dem Portalprozessor, das heißt die Länge des Weges von dem Pixelprozessor zum Portalprozessor (siehe auch Definition 6) ermittelt, allgemein der Abstand einer Prozessoreinheit 1801 in der Prozessor-Anordnung 1800 von einer vorgegebenen Referenzposition .
Zur Initialisierung dieses Teil-Verfahrens ist der Abstand jeder Prozessoreinheit 1801 als "unendlich" definiert. Gemäß diesem Ausführungsbeispiel ist der Abstand jedes Pixelprozessors zu dem Portalprozessor als ein Wert definiert, der größer ist als ein maximaler Wert, der innerhalb der Pixel-Anordnung als Abstand angenommen werden kann.
Es wird ohne Einschränkung der Allgemeingültigkeit vorausgesetzt, dass die Schritte der oben dargestellten Teil- Verfahren bereits durchgeführt wurden.
Der Prozess der Abstandsbestimmung wird dann von dem Portalprozessor mittels Versendens von MessDistance (0) - Nachrichten an die Prozessoreinheiten an den Einleit-Stellen der Prozessor-Anordnung 1800 gestartet. Bei Empfang einer MessDistance-Nachricht mit Abstandsparameter a werden von der jeweiligen die MessDistance-Nachricht empfangenden Prozessoreinheit die folgenden Schritte durchgeführt:
1. Falls d ≥ a+1, wobei d den eigenen Abstand darstellt, so wird d = a + 1 gesetzt.
2. Falls sich aufgrund von Schritt 1 eine Änderung des eigenen Abstandes d ergeben hat, so werden über alle
Verbindungen MessDistance-Nachrichten 1901, 1902, 1903, 1904, 1905, 1906 an die jeweils benachbarten Prozessoreinheiten versendet (vgl. Fig.19). Die jeweilige MessDistance-Nachricht 1901, 1902, 1903, 1904, 1905, 1906 enthält jeweils als Parameter den Abstandswert, den die Prozessoreinheit 1500 in dem vorangegangenen Schritt ermittelt hat.
Das Teil-Verfahren terminiert, wenn sich keine Abstandsänderungen mehr ergeben.
Fig.20 und Fig.21 zeigen die Prozessor-Anordnung 1800 gemäß einem ersten Ausführungsbeispiel und eine Prozessor-Anordnung 2100 gemäß einem zweiten Ausführungsbeispiel, wobei bei der Prozessor-Anordnung 1800 gemäß dem ersten Ausführungsbeispiel alle Prozessoreinheiten 2001 in der untersten Zeile 2002 der Prozessor-Anordnung 1800 mit dem Portalprozessor über deren Südwest-Seite 2003 gekoppelt sind.
Bei der Prozessor-Anordnung 2100 gemäß dem zweiten Ausführungsbeispiel enthält die unterste Zeile 2101 der Prozessor-Anordnung 2100 sowohl Prozessoreinheiten 2102, welche nicht mit dem Portalprozessor gekoppelt sind als auch Prozessoreinheiten 2103, welche über deren an der Südwest- Seite angeordneten Kommunikationsschnittstellen 2104 mit dem Portalprozessor gekoppelt sind. Gemäß dem zweiten
Ausführungsbeispiel ist jede dritte Prozessoreinheit in der untersten Zeile 2101 über ihre an der Südwest-Seite liegenden Kommunikationsschnittstelle mit dem Portalprozessor verbunden.
Die Zahl der benötigten Zeittakte zur Durchführung des Prozesses entspricht der maximalen Distanz einer
Prozessoreinheit von dem Portalprozessor. Wiederum können bis zum "Ersterben" der letzten Nachrichtenkommunikation noch ein bis zwei Zeittakte mehr benötigt werden.
In diesem Zusammenhang ist anzumerken, dass jede
Prozessoreinheit aufgrund der jeweils empfangenen Nachrichten auch die Entfernung seiner direkten Nachbar- Prozessoreinheiten von dem Portalprozessor bei sich lokal zur späteren Verwendung speichern kann.
Anschaulich wird in diesem Teil-Verfahren in einem iterativen Verfahren der eigene Abstandswert der Prozessoreinheit dann verändert, wenn der bisher gespeicherte Abstandswert größer ist als der um einen vorgegebenen Wert erhöhte empfangene Abstandswert in der jeweils empfangenen Nachricht. Für den Fall, dass eine Prozessoreinheit den eigenen Abstandswert verändert, erzeugt dieser eine MessAbstands-Nachricht und sendet diese über alle Kommunikationsschnittstellen an benachbarte Prozessoreinheiten, wobei die MessAbstands- Nachricht jeweils den eigenen Abstand als Abstandsinformation enthält oder den Abstandswert, den die empfangene Prozessoreinheit von dem Portal-Prozessor aufweist, vorzugsweise einen um einen vorgegebenen Wert erhöhten Wert gegenüber dem eigenen Abstandswert, vorzugsweise einem Abstandswert, der um den Wert "1" erhöht ist.
Im Weiteren wird das Teil-Verfahren zur regulären Rückwärtsorganisation beschrieben.
Um die folgenden Verfahrensschritte durchführen zu können, ist es erforderlich, dass der Abstand eines Pixelprozessors zu einer jeweiligen Referenzposition ermittelt worden ist und somit bekannt ist und vorzugsweise als jeweilige Abstandsinformation in dem Speicher des jeweiligen Prozessors gespeichert ist.
In dem im Weiteren beschriebenen Teil-Verfahren werden die Verbindungen zwischen den jeweiligen Prozessoreinheiten im Weiteren als Kanäle bezeichnete Instanzen ausgezeichnet.
Die Mengen der Prozessoreinheiten mit dem Portalprozessor als Wurzel-Knoten und den Kanälen als Kanten zwischen den jeweiligen Prozessoreinheiten bilden einen Baum. Dieser Baum wird für das anschließende Routing verwendet, wie es oben in Zusammenhang mit den graphentheoretischen Grundlagen beschrieben worden ist.
Die Kanäle werden in regulärer Weise so bestimmt, dass jede Prozessoreinheit auf einem kürzesten Weg mit dem Portal- Knoten verbunden wird.
Zur Initialisierung ist jeder Pixelprozessor 1500 als
„unorganisiert" definiert. Der Prozess der Organisation wird von dem Portalprozessor mittels Versendens von MessOrganize- Nachrichten 2201, 2202, 2203, 2204, 2205, 2206, welche keinerlei Parameter aufweisen, über alle Verbindungen hinweg gestartet.
Bei Empfang einer MessOrganize-Nachricht 2201, 2202, 2203, 2204, 2205, 2206 werden von der jeweils die Nachricht empfangenden Prozessoreinheit die folgenden Schritte durchgeführt:
1. Falls die Prozessoreinheit schon organisiert ist, wird die Verarbeitung beendet.
2. Über alle Verbindungen mit Ausnahme der
Empfangsverbindung, das heißt der Verbindung, über die die MessOrganize-Nachricht 2201, 2202, 2203, 2204, 2205, 2206 empfangen worden ist, werden zusätzliche Mess-Organize- Nachrichten versendet (vgl. Fig.22).
3. Die Prozessoreinheit ermittelt aufgrund der zuvor ermittelten Abstandsinformationen eine Nachbar- Prozessoreinheit, welche einen geringeren Abstand als sie selbst von der Referenzposition, vorzugsweise somit von dem Portalprozessor, aufweist. Es wird diejenige Nachbar- Prozessoreinheit ausgewählt und als "Vorgänger" definiert, welche als erste nach der gemäß Fig.23 und Fig.24 festgelegten Reihenfolge einen geringeren Abstand aufweist als die Prozessoreinheit selbst. Die Verbindung zwischen der Prozessoreinheit und ihrem "Vorgänger" wird besonders ausgezeichnet und "Kanal" genannt. Die Menge der Pixelprozessoren mit dem Portalprozessor als Knoten und den Kanälen als Kanten bilden dann einen Baum. Bei einem regulären Display ohne Fehler führt diese Vorgehensweise auf ein "Zickzack-Muster" bei der Festlegung der Kanäle.
4. Dem "Vorgänger" wird eine MessChannel-Nachricht geschickt und die Prozessoreinheit wird als organisiert gesetzt.
Bei Empfang einer MessChannel-Nachricht wird von dem die Mess-Channel-Nachricht empfangenden Prozessor der Absender als "Nachfolger" definiert. Entsprechend ist dann die
Verbindung zwischen der Prozessoreinheit und dem "Nachfolger" ein Kanal .
Das Teil-Verfahren terminiert, nachdem alle Prozessoreinheiten auf diese Weise sich organisiert haben.
Fig.25 zeigt beispielhaft eine organisierte Prozessoreinheit 2500, wobei die Verbindungen 2501, welche Kanäle sind, optisch hervorgehoben sind. Über die Kanäle 2501 werden beim Einsatz des Displays die Pixelinformationen, beispielsweise somit die darzustellenden Bildinformationen, geroutet. Fig.26 und Fig.27 zeigen Beispiele für die Prozessor- Anordnung 1800 und 2100 nach erfolgter automatischer Organisierung, wie oben beschrieben.
Die Zahl der benötigten Zeittakte zur Durchführung des Teil- Verfahrens zur rückwärts gerichteten Selbstorganisation entspricht der maximalen Distanz eines Pixelprozessors vom Portalprozessor. Bis zum "Ersterben" der letzten Nachrichtenkommunikation können auch in diesem Fall ein bis zwei Zeittakte mehr benötigt werden.
Die reguläre Rückwärtsorganisation führt bei fehlerfreien rechteckigen Displays, das heißt Anzeigeeinheiten, zu gut balancierten Bäumen.
Da alle Prozessoreinheiten innerhalb der Prozessor-Anordnung 1800, 2100 auf jeweils einem kürzesten Weg mit dem Portal verbunden sind, bestimmt dieser Algorithmus ein Element der oben definierten „optimalen Menge" 0ι- Im Falle von Horizontalrissen 2600, 2700, wie in den Fig.26 und Fig.27 dargestellt, führt die oben beschriebene Vorgehensweise jedoch dazu, dass die durch den Riss verschatteten Anteile der Prozessor-Anordnung 1800, 2100 im Wesentlichen von einer einzigen Zuleitung vom Portal zum Display versorgt werden. Daher werden im Weiteren noch zusätzliche alternative Möglichkeiten der Organisation beschrieben.
Zum Aufstellen von Routing-Tabellen ist der Durchsatz eines Pixelprozessors von erheblicher Bedeutung.
Der Durchsatz ist die Anzahl von Pixelinformationen, die zum Aufbau eines Bildes von diesem Prozessor jeweils verarbeitet oder weitergereicht werden müssen.
Die mathematische Definition des Durchsatzes ist in Definition 6 oben gegeben. Diese Zahl ist identisch mit der Anzahl der Pixelinformationen, die über den Eingangs-Kanal empfangen werden .
Zum Durchführen der folgenden Teil-Verfahrensschritte muss in der Prozessor-Anordnung 1800, 2100 eine Baumstruktur beispielsweise mittels Kanäle organisiert worden sein, wie oben beschrieben.
Das Teil-Verfahren wird von dem Portalprozessor mittels
Versendens von Mess-Count-Notes-Nachrichten, welche keine Parameter aufweisen, über alle Verbindungen zu den jeweiligen Einleit-Prozessoreinheiten gestartet .
Bei Empfang einer eingehenden MessCountNodes-Nachricht 2801 über den Eingangs-Kanal werden von dem jeweils die MessCountNodes-Nachricht empfangenden Prozessoreinheit die folgenden Schritte durchgeführt:
1. Über alle Ausgangs-Kanäle der die MessCountNodes-Nachricht empfangenden Prozessoreinheit werden wiederum MessCountNodes- Nachrichten 2802 versendet, wie in Fig.28 dargestellt.
2. Alle Nachbar-Prozessoreinheiten, die über Ausgangs-Kanäle miteinander verbunden sind, werden mit einem Durchsatz mit dem Durchsatzwert "0" markiert.
3. Falls keine Ausgangs-Kanäle existieren, wird der eigene Durchsatz auf den Durchgangswert "1" gesetzt und es wird eine MessNodesSize-Nachricht 2901 über den Eingangs-Kanal an die jeweilige Vorgänger-Prozessoreinheit gesendet. Fig.29 zeigt für eine Prozessoreinheit 1500 zwei eingehende MessNodesSize- Nachrichten, eine erste eingehende MessNodesSize-Nachricht 2901, welche den Wert di enthält und eine zweite eingehende MessNodesSize-Nachricht 2902 mit dem Parameter d2. Bei
Empfang einer MessNodesSize-Nachricht mit Durchsatzparameter d über einen Ausgangskanal werden von dem die MessNodesSize- Nachricht empfangenden Prozessoreinheit die folgenden Schritte durchgeführt:
1. Die Nachbar-Prozessoreinheit, von der die MessNodesSize- Nachricht 2901, 2902 empfangen wurde, wird mit dem
Durchsatzparameter der MessNodesSize-Nachricht markiert.
2. Falls mindestens ein Ausgangs-Kanal mit einem Durchsatz mit dem Durchsatzwert. „0" markiert ist, wird die Verarbeitung beendet.
3. Falls alle Ausgangs-Kanäle mit einem Durchsatzwert > 0 markiert sind, so wird der eigene Durchsatz d als Summe aller Ausgangs-Durchsätze +1 berechnet.
4. Es wird eine zusätzliche MessNodesSize-Nachricht 2903 von der Prozessoreinheit erzeugt und mit dem Durchsatzwert d, welche sich ergibt, gemäß folgender Vorschrift: d = di + d2 +1 gemäß dem oben beschriebenen Ausführungsbeispiel, über den jeweiligen Eingangs-Kanal gesendet.
Das Teil-Verfahren terminiert, nachdem der Portalprozessor über alle Verbindungen eine MessNodesSize-Nachricht erhalten hat.
Die Zahl der benötigten Zeittakte zur Durchführung des Teil- Verfahrens entspricht der doppelten maximalen Distanz eines Pixelprozessors vom Portalprozessor. Bis zum "Ersterben" der letzten Nachrichtenkommunikation können auch in diesem Fall noch ein bis zwei Takte mehr benötigt werden.
Fig.30 und Fig.31 zeigen Beispiele für die Prozessor- Anordnung 1800 bzw. 2100, nachdem auf die oben beschriebenen Weise die Durchsätze automatisch ermittelt wurden. In den jeweiligen Pixelprozessoren ist der jeweilige Durchsatzwert angegeben. Diese Beispiele zeigen, dass die Durchsätze derjenigen Einleit-Prozessoreinheiten sehr hoch sind, die das von dem jeweiligen Horizontalriss 2600, 2700 verschattete Gebiet der Prozessor-Anordnung 1800 bzw. 2100 versorgen müssen.
Daher wird im Weiteren ein alternatives
Organisationsverfahren beschrieben, welches noch flexibler auf Fehler, das heißt Defekte und unreguläre Formen einer Prozessor-Anordnung 1800, 2100, reagieren kann.
Um einen möglichst gleichmäßigen Durchsatz zu erreichen, besteht ein heuristischer Lösungsansatz zur Auswahl eines Routing-Baums im sukzessiven Versenden von sogenannten
MessToken-Nachrichten, welche in der Prozessor-Anordnung 1800, 2100 "Plätze besetzen" .
In Analogie zu einer allmählichen Einfärbung der Prozessor- Anordnung 1800, 2100 mittels Farbströmen wird jede
Einleitstelle mit Token einer anderen "Farbe" beschickt. Auf diese Weise wird die Prozessor-Anordnung 1800, 2100 in Farbregionen unterteilt, die jeweils über eine Einleit- Prozessoreinheit von dem Portal-Knoten versorgt werden.
Anders ausgedrückt bedeutet dies, dass jeweils eine "Farbe" bzw. eine individuelle Markierung für jede von über eine jeweilige Einleit-Prozessoreinheit versorgte Prozessoreinheit vorgesehen ist.
Im Weiteren wird der Begriff "Farbe" zur anschaulicheren Darstellung und entsprechend ein mit gleicher Markierung markierter Bereich als "Farbregion" verwendet.
Es kommen folgende heuristische Strategien der Verteilung zum Tragen : • Ein Tokengewicht bestimmt, um wie viel der Abstand zum Portal-Knoten maximal vergrößert werden darf aufgrund der Einfärbung.
• Einmal gefärbte Pixel, das heißt Prozessoreinheiten, bleiben gefärbt, anders ausgedrückt bleiben markiert.
• Die den Token versendende Prozessoreinheit wird zum „Vorgänger" und die Verbindung zu ihm zum Kanal. Im Weiteren nimmt das gefärbte Pixel, das heißt die markierte Prozes.sor.einheit,„ .nur. noch von dem jeweiligen Vorgänger Token an.
• Token werden bevorzugt über Kanäle versendet.
Nach der kompletten Einfärbung der Prozessor-Anordnung 1800, 2100 ist eine Reorganisation innerhalb der gefärbten Bereiche erforderlich, da sich aufgrund des Teil-Verfahrens nicht optimale „Mäander-Kanäle" 3501 bilden, wie beispielsweise in Fig.35 dargestellt.
Zunächst werden in den folgenden Unterabschnitten die Teil- Verfahren zur Verarbeitung der bei der Tokenvergabe verwendeten Nachrichten beschrieben.
Die Abstandsbestimmung innerhalb einer Farbregion ist weitestgehend identisch zur allgemeinen, oben beschriebenen Abstandsbestimmung zu einer Referenzposition.
Der Farbabstand bestimmt dabei die Länge des kürzesten Weges einer Prozessoreinheit zum Portalprozessor, wobei alle Prozessoreinheiten des Weges derselben Farbregion angehören müssen.
Zur Initialisierung ist der Farbabstand jeder Prozessoreinheit als unendlich definiert und seine Farbe als Undefiniert. Gemäß diesem Ausführungsbeispiel ist der Abstand jedes Pixelprozessors zu dem Portalprozessor als ein Wert definiert, der größer ist als ein maximaler Wert, der innerhalb der Pixel-Anordnung als Abstand angenommen werden kann. Ebenso markiert die Prozessoreinheit seine Nachbar- Prozessoreinheiten als Undefiniert gefärbt mit Farbabstand unendlich.
Bei Empfang einer MessColDistance-Nachricht mit Farbe c und Farbabstandsparameter a werden von der jeweiligen die MessColDistance-Nachricht empfangenden Prozessoreinheit die folgenden Schritte durchgeführt:
1. Die die MessColDistance-Nachricht versendende
Prozessoreinheit wird mit der Farbe c und dem Farbabstand a markiert .
2. Falls die Farbe c nicht mit der eigenen Farbe f übereinstimmt, das heißt der Farbe f der die MessColDistance- Nachricht empfangenden Prozessoreinheit, so wird die Verarbeitung beendet.
3. Der eigene Farbabstand d wird als Minimum der Farbabstände von gleichfarbig markierten Nachbarn plus den Wert 1 gesetzt.
4. Falls sich aufgrund von Schritt 3 eine Änderung des eigenen Farbabstandes d ergeben hat, so werden über alle Verbindungen MessColDistance-Nachrichten 3201, 3202, 3203, 3204, 3205, 3206 mit den Parametern (f, d) , das heißt anders ausgedrückt mit dem eigenen Farbabstand d und der eigenen Farbe f versendet (vgl. Fig.32).
Zum Blockieren von Nachbar-Prozessoreinheiten gegenüber empfangenen Token-Nachrichten werden erfindungsgemäß
MessBlockToken-Nachrichten verwendet, das heißt nach Empfang einer solchen MessBlockToken-Nachricht dürfen zu diesen blockierten Nachbar-Prozessoreinheiten keine Token mehr versendet werden.
Gleichzeitig werden Farbe und Farbabstand wie bei der MessColDistance-Nachricht mitgeteilt . Zur Initialisierung sind alle Nachbar-Prozessoreinheiten einer Prozessoreinheit als unblockiert gesetzt.
Bei Empfang einer eingehenden MessBlockToken-Nachricht 3301 mit der Farbe c und dem Farbabstandsparameter a als Nachrichtenparameter werden von der jeweils die MessBlockToken-Nachricht empfangenden Prozessoreinheit die folgenden Schritte durchgeführt:
1. Die die MessBlockToken-Nachricht versendende Prozessoreinheit wird als blockiert gesetzt und mit der Farbe c und dem Farbabstand a markiert.
2. Falls die Farbe c nicht mit der eigenen Farbe f, das heißt der Farbe des die Mess-Block-Token-Nachricht empfangenden Prozessoreinheit übereinstimmt, wird die Verarbeitung mit dem weiter beschriebenen Schritt 5 fortgesetzt.
3. Der eigene Farbabstand d wird als Minimum der Farbabstände von gleichfarbig markierten Nachbar-Prozessoreinheiten plus dem Wert 1 gesetzt.
4. Falls sich aufgrund von Schritt 3 eine Änderung des eigenen Farbabstands d ergeben hat, so werden von der
Prozessoreinheit MessColDistance-Nachrichten 3201, 3202, 3203, 3204, 3205, 3206 über alle Verbindungen mit Parametern (f, d) versendet, wie in Fig.32 dargestellt.
5. Falls es einen Eingangs-Kanal gibt und alle Nachbar- Prozessoreinheiten als blockiert gesetzt sind, so wird eine MessBlockToken-Nachricht 3302 mit den Parametern (f, d) erzeugt und über den Eingangs-Kanal versendet, wie in Fig.33 dargestellt.
Zum Einfärben, das heißt zum Markieren von Prozessoreinheiten und somit zum Definieren von Farbregionen, das heißt zu markierten Bereichen innerhalb der Prozessor-Anordnung 1800, 2100 werden erfindungsgemäß sogenannte MessToken-Nachrichten verwendet .
Bei der Verarbeitung von Mess-Token-Nachrichten ist zu unterscheiden, ob die Prozessoreinheit noch ungefärbt oder schon von einem Token gefärbt wurden.
Bei Empfang einer eingehenden MessToken-Nachricht 3401 mit... dem Gewicht g und der Farbe f als Nachrichtenparameter werden von einer ungefärbten Prozessoreinheit, welche die MessToken-Nachricht 3401 empfängt, die folgenden Schritte durchgeführt :
1. Der potentielle eigene Farbabstand pd wird als Minimum der Farbabstände von mit der Farbe f gefärbten Nachbar- Prozessoreinheiten + 1 gesetzt.
2. Falls das Gewicht g ≤ pd - a ist, wobei a der Abstand (nicht der Farbabstand! ) der Prozessoreinheit von dem
Portalprozessor ist, so wird der die MessToken-Nachricht 3401 versendenden Prozessoreinheit eine MessBlock-Token-Nachricht geschickt und die Verarbeitung wird beendet (die Ausbreitung der Tokens wird daher durch einen relaxierten Abstand beschränkt) .
3. Die die MessBlockToken-Nachricht 3401 sendende Prozessoreinheit wird als blockiert gesetzt. Die eigene Farbe wird als f gesetzt und der eigene Farbabstand als pd.
4. Der die Mess-Token-Nachricht 3401 sendenden Prozessoreinheit wird eine MessChannel-Nachricht geschickt und die Prozessoreinheit wird als organisiert gesetzt. Somit ist der Eingangs-Kanal festgelegt.
5. Über alle Verbindungen mit Ausnahme des Eingangs-Kanals der Prozessoreinheit 1500 werden MessBlockToken-Nachrichten 3402, 3403, 3404, 3405, 3406 versendet, wie in Fig.34 dargestellt, um eine Tokenvergabe von dort zu verhindern.
6. Falls alle Nachbar-Prozessoreinheiten als blockiert gesetzt sind, so wird eine MessBlockToken-Nachricht 3402,
3403, 3404, 3405, 3406 über den Eingangs-Kanal gesendet, wie in Fig.33 dargestellt.
Bei Empfang einer Mess-Token-Nachricht mit dem Gewicht g und der Farbe f über den Eingangs-Kanal wird hingegen von einer schon gefärbten Prozessoreinheit anders vorgegangen.
Man betrachtet bei einer geraden Spaltennummer eine Reihenfolge R = (SE, SW, E, W, NE, NW) , was einer Reihenfolge R entspricht von (Südost, Südwest, Ost, West, Nordost, Nordwest) und bei einer ungeraden Spaltennummer eine Reihenfolge R = (SW, SE, W, E, NW, NE) , was entspricht einer Reihenfolge (Südwest, Südost, West, Ost, Nordwest, Nordost) und führt die folgenden Verfahrensschritte durch:
1. Falls die empfangene Mess-Token-Nachricht nicht über den Eingangs-Kanal kam oder die Farbe f nicht mit der eigenen Farbe übereinstimmt, wird die Verarbeitung beendet.
2. Falls es nach der Reihenfolge R einen unblockierten
Ausgangs-Kanal gibt, so wird über diesen Ausgangs-Kanal eine MessToken-Nachricht mit den Parametern (g, f) geschickt, das heißt, das Token wird weitergereicht, und die Verarbeitung wird beendet .
3. Falls es nach der Reihenfolge R eine unblockierte Verbindung gibt, so wird über diese Verbindung eine MessToken-Nachricht (g, f) versendet und die Verarbeitung wird beendet.
4. Über den Eingangs-Kanal wird eine MessBlockToken-Nachricht geschickt, da sich das Token nicht weiterreichen lässt. Da bei der Wahl der Farbregionen die Kanäle aufgrund des oben beschriebenen Teil-Verfahrens nicht optimal gesetzt werden können, wie in Fig.35 dargestellt, werden diese Kanäle mit MessDeleteChannels-Nachrichten gelöscht und später neu gesetzt. Zur Terminierung des Teil-Verfahrens wird die Nachricht mit einem Parameter "sta p" versehen, dessen Wert nicht identisch ist mit dem entsprechend gespeicherten Parameter in der Prozessoreinheit. In diesem Zusammenhang ist anzumerken, dass der Portalprozessor bei jeder Reorganisation einen anderen Parameter "stamp" verwendet.
Bei Empfang einer eingehenden MessDeleteChannels-Nachricht 3601 mit dem Parameter "stamp" werden von der die jeweilige MessDeleteChannels-Nachricht empfangenden Prozessoreinheit die folgenden Schritte durchgeführt:
1. Falls der eigene Stempelparameter identisch zu dem empfangenen Parameterwert "stamp" ist, wird die Verarbeitung beendet.
2. Der eigene Stempelparameter wird auf den Wert in der MessDeleteChannels-Nachricht "stamp" gesetzt.
3. Alle Kanäle werden gelöscht.
4. Über alle Verbindungen mit Ausnahme der Verbindung zu der die MessDeleteChannels-Nachricht sendenden Prozessoreinheit werden MessDeleteChannels-Nachrichten 3602, 3603, 3604, 3605, 3606 mit dem Parameter "stamp" gesendet, wie in Fig.36 dargestellt.
Nach Löschen der alten Kanäle werden neue Kanäle innerhalb einer Farbregion mittels Verwendens von MessColOrganize- Nachrichten gesetzt. Die Verarbeitung von eingehenden MessColOrganize-Nachrichten 3701 und das Versenden von MessColOrganize-Nachrichten 3702, 3703, 3704,.3705, 3706 ist weitestgehend identisch zur Verarbeitung von MessOrganize-Nachrichten, wie oben beschrieben.
Ein Unterschied besteht jedoch darin, dass die betrachteten Nachbar-Prozessoreinheiten identisch wie die verarbeitende Prozessoreinheit eingefärbt sein müssen und dass nicht der Abstand, sondern der Farbabstand als Kriterium verwendet wird.
Zur Durchführung des oben beschriebenen Teil-Verfahrens sollten im Pixel-Array alle beschriebenen Schritte bis zur Abstandsbestimmung wie oben erläutert durchgeführt worden sein.
Wie oben in dem ersten Ausführungsbeispiel werden die Verbindungen speziell als "Kanäle" ausgezeichnet.
In einem ersten Schritt wird von dem Portalprozessor über alle Verbindungen je eine MessColDistance-Nachricht 4001 (vgl. Fig.40) mit den Parametern (f, 0) mit unterschiedlichem Farbparameter f versendet. Somit markieren alle Nachbar- Prozessoreinheiten das Portalprozessor dies mit einer unterschiedlichen Farbe.
Auf diese Weise ist gewährleistet, dass ausgehend von jeder Einleit-Prozessoreinheit jeweils eine individuelle und eindeutige Markierung erfolgt.
In einem zweiten Schritt werden von dem Portalprozessor über alle Verbindungen sukzessive MessToken-Nachrichten mit den Parametern (g, f) mit identischen Gewicht g ε NQ und unterschiedlichem Farbparameter f versendet, um alle Prozessoreinheiten der Prozessor-Anordnung 1800, 2100 einzufärben. Das Teil-Verfahren terminiert, wenn über alle Verbindungen des Pixelprozessors MessBlockToken-Nachrichten eingetroffen sind, das heißt wenn die Prozessor-Anordnung 1800, 2100 komplett eingefärbt wurde.
Es ist in diesem Zusammenhang anzumerken, dass die gesamte Prozessor-Anordnung 1800, 2100 mit diesem Verfahren immer komplett eingefärbt .werden_kann .
Fig.38 zeigt die Prozessor-Anordnung 2100 für den Fall, dass sie mit dem Gewicht g = 4 eingefärbt wurde und bei der der Durchsatz nach der Organisation dargestellt wurde. Wie man im Vergleich mit Fig.30, die mittels regulärer Rückwärtsorganisation gebildet wurde, sieht, ist der Baum erheblich besser balanciert.
Allerdings bilden sich aufgrund der Konstruktion dieses Teil- Verfahrens innerhalb der gefärbten Bereiche Mäander-Wege 3801, so dass die Prozessoreinheiten nicht durch die kürzest mögliche Distanz mit dem Portalprozessor verbunden sind.
Daher wird in einem dritten Schritt vom Portalprozessor über alle Verbindungen eine MessDeleteChannels-Nachricht, wie oben erläutert, geschickt, um die gebildeten Kanäle zu löschen.
Direkt nach dieser Nachricht wird über alle Verbindungen eine MessColOrganize-Nachricht geschickt, die innerhalb der gefärbten Bereiche neue Kanäle bildet, welche dann kürzeste Verbindungen darstellen.
Das Teil-Verfahren terminiert, nachdem sich alle Prozessoreinheiten auf diese Weise organisiert haben. Die Zahl der benötigten Zeittakte zur Durchführung der Prozesse entspricht dem maximalen Farbabstand eines Pixelprozessors vom Portalprozessor. Bis zum "Ersterben" der letzten
Nachrichtenkommunikation können auch in diesem Fall noch ein bis zwei Takte mehr benötigt werden. Der erzeugte Routing-Baum hängt von dem Gewicht g, welcher als Parameter in der jeweiligen Mess-Token-Nachricht enthalten ist, ab.
Fig.39 zeigt die Prozessor-Anordnung 1800 für nach erfolgter Reorganisation mit Gewicht g = 4 und die entsprechenden Mäander-Wege 3901.
Das Gewicht g gibt an, um wie viel der Farbabstand einer
Prozessoreinheit größer sein darf als der Abstands selbst. Je größer das Gewicht g ist, desto besser balanciert wird üblicherweise der entstehende Baum sein, aber desto länger sind üblicherweise auch die Pfade in diesem Baum. Zur Erläuterung ist auf Fig.41 hinzuweisen, in der die Prozessor- Anordnung 1800 nach erfolgter Bildung der Mäander-Wege mit dem Gewicht g = 0 und auf die Fig.42, in der die Prozessor- Anordnung 1800 nach erfolgter Bildung der Mäander-Wege mit dem Gewicht g = ∞ gezeigt sind.
Die beste Wahl des Gewichts hängt üblicherweise von den Transporteigenschaften der jeweiligen Verbindungen ab, das heißt davon, wie viele Nachrichten pro Zeittakt über eine Verbindung versendet werden können. Je kleiner diese Zahl ist, desto größer wird üblicherweise da beste Gewicht sein müssen.
Zuvor wurden zwei Verfahren zur Auswahl eines Routing-Baums beschrieben.
Wenn ein Routing-Baum ausgewählt wurde, das heißt wenn die entsprechenden Kanäle ausgewählt wurden, so kann ein optimales Routing für diesen Baum auf sehr einfache Weise ermittelt werden. Die Grundlagen hierzu wurden im Rahmen der Beschreibung der graphentheoretischen Grundlagen erläutert. In einem ersten Schritt werden alle Pixelprozessoren, das heißt die Prozessoreinheiten innerhalb der Prozessor- Anordnung 1800, 2100, durchnummeriert .
Die Nummern werden anschließend beim Routing als Zieladressen verwendet. In einem zweiten Schritt werden die gesammelten lokalen Informationen von den jeweiligen Prozessoreinheiten dem Portalprozessor übermittelt. In dem Portalprozessor wird anschließend die Gesamt-Routingtabelle erstellt.
Gemäß diesem Ausführungsbeispiel werden MessNumbering- Nachrichten zur Durchnummerierung aller Prozessoreinheiten in der Pixelanordnung 1800, 2100 verwendet. Voraussetzung ist, dass der Durchsatz der jeweiligen Prozessoreinheiten bereits ermittelt wurde, beispielsweise gemäß dem oben beschriebenen Teil-Verfahren.
Das Teil-Verfahren der Nummerierung wird von dem Portalprozessor mittels Versendens von MessNumbering- Nachrichten 4301 über die Ausgangskanäle des
Portalprozessors, welche den Einleit-Prozessoreinheiten übermittelt werden, gestartet.
Wenn für die entsprechenden Nachbarprozessoreinheiten Durchsätze di , d2, d3 , ... ermittelt wurden, so wird der jeweilige MessNumbering-Nachricht 4302 der Parameter 1, 1 + di, 1 + di + d , ... als Nachrichtenparameter mit übertragen.
Nach Empfang einer MessNumbering-Nachricht 4301 mit dem Parameter n über den jeweiligen Eingangskanal der Prozessoreinheit (vgl. Fig.43) werden von der die MessNumbering-Nachricht 4301 empfangenden Prozessoreinheit die folgenden Schritte durchgeführt:
1. Die eigene Nummer der Prozessoreinheit wird auf den Wert n, die dem Wert der empfangenen MessNumbering-Nachricht
4301 entspricht, gesetzt.
2. Über alle Ausgangskanäle der Prozessoreinheit wird je eine von der Prozessoreinheit erzeugte zusätzliche MessNumbering-Nachricht 4302 erzeugt und mit den
Parametern n + 1 , n + dι + 1 , n + dι + d + l , . . .
versendet, wobei di, d2, ... die Durchsätze der entsprechenden Nachbar-Prozessoreinheiten sind.
Das Teil-Verfahren terminiert, wenn der letzte Prozessor durch die letzte Prozessoreinheit durchnummeriert worden ist. Die Zahl der benötigten Zeittakte zur Durchführung des Teil- Verfahrens entspricht der maximalen Distanz einer Prozessoreinheit über Kanäle vom Portalprozessor. Bis zum „Ersterben" der letzten Nachrichtenkommunikation können auch bei diesem Teil-Verfahren noch ein bis zwei Zeittakte mehr benötigt werden .
Die Fig.44 und Fig.45 zeigen die Pixelanordnungen 1800 (Fig.44) und 2100 (Fig.45) nach erfolgter Nummerierung der einzelnen Prozessoreinheiten innerhalb der jeweiligen Pixelanordnung.
Die Nummer einer Prozessoreinheit kann einfacherweise als Adresse zum Routing von Daten oder auch Bildern verwendet werden, da jedem Ausgangskanal eine Prozessoreinheit ein eindeutiges Nummernintervall zugeordnet ist. Jede Prozessoreinheit kann somit eine einfache Routing-Tabelle anlegen.
Im Beispiel von Fig.45 lautet beispielsweise die Tabelle für die mit der Nummer 123 nummerierte Prozessoreinheit wie in der Routing-Tabelle 4600 in Fig.46 dargestellt ist.
Die lokal erzeugten Informationen werden dem Portalprozessor mittels MessCollectlnfo-Nachrichten mitgeteilt, die die folgenden Nachrichtenparameter enthalten:
• Die Position der jeweiligen Prozessoreinheit innerhalb der jeweiligen Pixelanordnung, das heißt die Zeile und die Spalte, in der sich die Prozessoreinheit befindet,
• die Pixelnummer, • der Abstandswert, mit dem der Abstand der
Prozessoreinheit von dem Portalprozessor angegeben wird,
• der Farbabstand, und
• der Durchsatz der Prozessoreinheit.
Die MessCollectlnfo-Nachrichten werden von den
Prozessoreinheiten jeweils gesendet, sobald die jeweilige Prozessoreinheit durchnummeriert worden ist.
Mit diesen Informationen kann der Pixelprozessor zum einen Pixel-Bilder auf das reale Pixelfeld abbilden (sampling) und zum anderen diese Bilddaten mit Hilfe der Pixelnummern routen.
Beim Versenden eines Gesamtbildes, das heißt beim Zuführen der Daten an alle Prozessoreinheiten, werden dabei die
Nachrichten zuerst versendet, die den längsten Weg haben, wie oben im Rahmen der Beschreibung der graphentheoretischen Grundlagen erläutert.
Aus dieser Routing-Tabelle ergibt sich dann auch unmittelbar die Routing-Dauer, mit der die Routing-Bäume bewertet werden. Mit Hilfe der Pixelnummern und den vorab beschriebenen Routing-Tabellen kann ein Pixelbild beim weiteren Betrieb des Displays auf sehr einfache Weise versendet werden. Dazu verschickt der Portalprozessor Nachrichten vom Typ MessRGB die mit folgenden Parametern versehen sind:
• Die Nummer des Pixels, welches adressiert wird, und
• die Farbinformation für dieses Pixel, beispielsweise Rot-Grün-Blau-Werte .
Fig.47 zeigt ein Beispiel für eine Bilddarstellung auf der Pixelanordnung. Selbstverständlich ist die Darstellung unabhängig vom gewählten Routing-Baum.
Zuvor wurde die Auswahl und das Bewerten von Routing-Matrizen beschrieben, das heißt im Wesentlichen von Routing-Wegen. Das Bewertungskriterium ist dabei die Routing-Dauer gewesen. Da eine wirkliche kombinatorische Optimierung aufgrund der Komplexität üblicherweise nicht in kurzer Zeit durchführbar ist, wurde oben eine Alternative vorgestellt.
Der frei wählbare Parameter ist das Gewicht g. Zur (Teil)- Optimierung der Routing-Dauer kann dieser Prozess vom Portalprozessor auch mehrfach mit unterschiedlichem Gewicht g durchgeführt werden.
Üblicherweise wird man die Gewichte g = 0, 1, 2, 3, ... betrachten und untersuchen.
Diese haben sich bei numerischen Betrachtungen als vorteilhaft erwiesen. Dasjenige Routing, welches die kürzeste Routing-Dauer besitzt, kann anschließend endgültig verwendet werden .
Um den Prozess mehrfach durchführen zu können, verwendet der Portalprozessor die Nachricht MessRetry, die alle Kanäle, Farbregionen und Farbabstände löscht, wie in Fig.48 dargestellt ist. Zur Terminierung des Prozesses wird die MessRetry-Nachricht mit dem Parameter „stamp" versehen, dessen Wert nicht identisch ist mit dem entsprechenden gespeicherten Parameter der Prozessoreinheit. Anders ausgedrückt verwendet der Portalprozessor bei jedem erneuten Zurücksetzen einen anderen Parameter „stamp".
Bei Empfang einer eingehenden MessRetry-Nachricht 4801 mit dem Parameter „stamp" werden von dem jeweiligen die MessRetry-Nachricht 4801 empfangenen Prozessoreinheit die folgenden Schritte durchgeführt:
1. Falls der eigene Stempelparameter identisch zu dem in der MessRetry-Nachricht enthaltenem Stempelparameter „stamp" ist, wird die Verarbeitung beendet.
2. Der eigene Stempelparameter wird auf den Wert des in der MessRetry-Nachricht enthaltenen Stempelparameterwerts „stamp" gesetzt.
3. Alle Nummerierungen, Kanäle, Farbregionen, Farbabstände und Token-Blockierungen werden gelöscht.
4. Über alle Verbindungen mit Ausnahme der Verbindung zu der die MessRetry-Nachricht sendenden Prozessoreinheit werden zusätzliche MessRetry-Nachrichten 4802 übertragen, wie in Fig.48 dargestellt ist.
Während des Betriebs der Pixel-Anordnung können durch Abnutzung Fehler auftreten, die zum Zeitpunkt der oben beschriebenen Selbstorganisation noch nicht vorhanden waren. Zur Selbsterkennung dieser Fehler können weitere Nachrichten verwendet werden.
Nach den oben dargestellten Modellannahmen kann aus Sicht eines lokalen Prozessors ein Fehler nur darin bestehen, dass ein bislang verbundener Nachbar-Prozessor nicht mehr erreichbar ist. Er kann hingegen nicht beurteilen, ob nur die Verbindung zu diesem Nachbar-Prozessor oder ob der Nachbarprozessor selber ausgefallen ist. Bei einem solchen Vorkommnis kann aber eine Fehlernachricht, im Weiteren als MessError-Nachricht bezeichnet, an den Portalprozessor senden, die ihn selbst identifiziert, vorzugsweise unter Verwendung der eigenen Pixelnummer als Nachrichtenparameter und die zusätzlich die Nummer der neu ausgefallenen Verbindung enthält.
Eine mögliche Reaktion des Portalprozessors auf eine solche Nachricht ist ein globaler Reset der Pixelanordnung mit Hilfe einer MessReset-Nachricht .
Als Reaktion auf diese Nachricht leitet jeder Pixelprozessor diese Nachricht an alle Nachbar-Prozessoren weiter und löscht alle Daten, die bei der Organisation ermittelt wurden. Zur Terminierung dieses Prozesses sollte jeder Pixelprozessor eine gewisse Totzeit einhalten, vor deren Ende er nicht auf weitere Nachrichten reagiert. Die Totzeit verhindert, dass die Verbreitung der MessReset-Nachricht unendlich oft wiederholt wird.
Zusammenfassend ist in Fig.51 eine Übersicht über die verwendeten Nachrichten, deren jeweiligen Parameter aufgeführt.
Es ist in diesem Zusammenhang anzumerken, dass der Nachrichtenkatalog selbstverständlich funktional um beliebige zusätzliche Nachrichten erweiterbar ist.
Fig.49 zeigt ein zusätzliches Ausführungsbeispiel der Erfindung, bei dem die Prozessoreinheiten 4901 matrixförmig in einer ersten Hierarchieebene angeordnet sind und voll miteinander vermascht sind. Die Prozessoren 4901 der Pixel- Anordnung 4900 weisen in diesem Fall eine viereckige, vorzugsweise eine quadratische Form auf und sind steuernd und lesend mit jeweils einer Gruppe von Pixeln, das heißt Bildpunkten oder Sensorelementen, gekoppelt.
Gemäß diesem Ausführungsbeispiel ist jeder Prozessor zur Steuerung beziehungsweise zum Auslesen von 4*4 Pixeln 4902, welche jeweils zu einem Pixelblock 4903 gruppiert sind, gekoppelt .
Die einzelnen Pixelgruppenprozessoren sind wie oben dargestellt in einem orthogonalen Netz miteinander durch lokale Nächste-Nachbar-Verbindungen 4904 miteinander vernetzt .
Zwischen jeweils zwei Prozessoren 4901 können eine oder mehrere Verbindungen verlaufen, um beispielsweise eine bidirektionale Datenübertragung oder aber die separate Verteilung der VersorgungsSpannungen zu ermöglichen. In der Schicht der Pixel 4902 sind wie oben erläutert, die einzelnen Pixelelemente enthalten, wobei jeder Pixelblock 4903 mittels einer konventionellen Matrixansteuerung angesteuert werden, wie sie beispielsweise in Fig.50 dargestellt ist.
Die Matrixsteuerung 5000 in Fig.50 zeigt beispielhaft einen Pixelblock 5001 sowie eine Spaltenadressierungseinheit, welche als Schieberegister 5002 ausgestaltet ist sowie eine Zeilen-Adressierungseinheit 5003, welche ebenfalls als Schieberegister ausgestaltet ist. Die Daten werden über eine Datenquelle 5004 dem Eingang des Schieberegisters 5001 der Spalten-Adressierungseinheit zugeführt sowie einer Takterzeugungseinheit 5005, welche ausgangsseitig mit dem
Eingang der Spalten-Adressierungseinheit 5003 gekoppelt ist.
Auf diese Weise wird der vertikale Verdrahtungsaufwand zwischen den beiden Ebenen, der Prozessorebene und der Pixelebene gering gehalten, da nur eine serielle
Datenübertragung über nur eine Leitung durchgeführt wird, wobei auch die Taktsignale aus dem Datensignal selbst gewonnen werden .
Es ist in diesem Zusammenhang anzumerken, dass mehr als zwei Ebenen vorhanden sein können, das heißt Gruppen von Pixelgruppenprozessoren können wiederum zu Gruppen zusammengefasst werden, so dass sich eine tiefere hierarchische Baumstruktur ergibt.
Die Pixelgruppenprozessoren können wie in der Abbildung orthogonal miteinander vermascht sein, es sind aber auch andere Vermaschungen, insbesondere eine hexagonale Vermaschung wie oben erläutert ebenfalls möglich.
Die Pixelgruppenprozessoren können ferner Ihre Nachrichten in beliebigen Formaten austauschen. Vorzugsweise tauschen sie jedoch Nachrichtenblöcke miteinander aus, die zum Beispiel Adresscodes enthalten können, mit Hilfe derer die in Datenpakete gefassten Bildinformationen anschließend von Prozessor zu Prozessor geführt werden können. Auf diese Weise können auch Defekte in der Matrix umgangen werden, was bei einer starren x/y-Adressierung über Zeilenleitungen und Spaltenleitungen nicht möglich ist.
Je nach Leistungsfähigkeit der Pixelgruppenprozessoren können diese neben der Informationsübertragung und
Informationsverteilung auch noch andere Aufgaben übernehmen, wie beispielsweise eine Kompression oder Dekompression von
Bildinformation .
Die Architektur kann auch für großflächige Sensorarrays, wie beispielsweise Fingerprint-Sensoren, Touchpads oder
Schrifterkennungs-Sensoren verwendet werden.
So kann zum Beispiel jeder Pixelgruppenprozessor darauf warten, bis ein Ereignis, das heißt eine Eingabe mit einem Stift etc. in einer Pixelgruppe auftritt und diese Daten dann zum Rand der jeweiligen Matrix senden beziehungsweise routen. Auf diese Weise kann vermieden werden, dass stets die gesamte Sensorfläche von einer externen Adressierungseinheit abgescannt werden muss. Anschaulich entspricht dies einer lokalen Triggerung durch ein Ereignis an Stelle einer globalen Bildauswertung.
Die Pixelgruppenprozessoren können beispielsweise mit Hilfe einer Technik wie beispielsweise der Fluidic Seif Assembly, wie sie in den [3] beschrieben ist, in ein geeignetes
Trägersubstrat eingebracht werden, wie gemäß dem ersten Ausführungsbeispiel beschrieben.
Die Verbindungen zwischen den Prozessoren sowie die Sensor oder Displaymatrizen können dann in weiteren Prozessschritten auf das Trägersubstrat mit den Prozessoren aufgebracht werden.
Vorzugsweise können die oberen Funktionsschichten durch druckbare Schaltungen realisiert werden, wie sie bei der Polymerelektronik vorgesehen sind.
Es ist anzumerken, dass die oben beschriebenen Teil-Verfahren alle unabhängig voneinander, d.h. selbständig durchgeführt werden können. Sie benötigen jeweils nur die für das jeweilige Teil-Verfahren erforderlichen Eingangsinformationen. Es ist jedoch grundsätzlich unerheblich, auf welche Weise die erforderlichen Eingangsinformationen ermittelt worden sind. Dennoch ist auf die erheblichen Vorteile im Rahmen der Verzahnung und gemeinsamen Durchführung mehrerer oder aller Teil-Verfahren hinzuweisen, da in diesem Fall das erfindungsgemäße oben beschriebene Konzept durchgängig implementiert ist. In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] T.J. Nelson und J.R. Wullert, Electronic Information Display Technologies, World Scientific, Kapitel 8.2, 1997
[2] K. Amundson, Microencapsulated Electrophoretic Materials for Electronic Paper Displays, International Display Research Conference, 2000
[3] J.S. Smith, High-Density, low parasitic direct
Integration by Fluidic Self-Assembly (FSA) , IEDM, S. 201 - 204, 2000
Bezugszeichenliste
100 Pixel-Anordnung
101 Substrat
102 Vertiefung
103 Prozessoreinheit
300 Bildanzeigendes System
301 Quelle
302 Anzeigeeinheits-Portal
303 Pixel-Anordnung
401 Bidirektionale Kommunikationsschnittstellen
402 Elektrische Leitung
501 Bidirektionale Kommunikationsschnittstellen
502 Elektrische Leitung
600 Erste Ausrichtung
601 Zweite Ausrichtung
603 Dritte Ausrichtung
604 Vierte Ausrichtung
605 Fünfte Ausrichtung
606 Sechste Ausrichtung
700 Gerichteter Graph
701 Ungerichteter Graph
800 Gerichteter Baum
900 Ungerichteter Graph
901 Gerichteter Pixel-Anordnungs-Graph
902 Portal-Knoten
903 Knoten
904 Zuleitung
905 Kante 1000 Zulässiger Baum
1001 Portal-Knoten
1100 Baum
1201 Nachricht
1202 Portal-Knoten
1203 Einleit-Pixelprozessoren
1204 Erste innere Knoten
1401 Erster Pixelprozessor
1402 Zweiter Pixelprozessor
1403 Bidirektionale Kommunikationsschnittstelle erster Pixelprozessor
1404 Bidirektionale Kommunikationsschnittstelle zweiter Pixelprozessor
1405 Zuleitung
1406 Erste Nachricht
1407 Zweite Nachricht
1500 Prozessoreinheit
1501 MessKoherenz-Nachricht
1601 MessKoherenz-Nachricht
1602 MessKoherenz-Nachricht
1603 MessKoherenz-Nachricht
1604 MessKoherenz-Nachricht
1605 MessKoherenz-Nachricht
1606 MessKoherenz-Nachricht
1701 MessPosition-Nachricht
1702 MessPosition-Nachricht
1703 MessPosition-Nachricht
1704 MessPosition-Nachricht
1705 MessPosition-Nachricht
1706 MessPosition-Nachricht 1800 Prozessor-Anordnung
1801 Pixelprozessor
1901 MessDistance-Nachricht
1902 MessDistance-Nachricht
1903 MessDistance-Nachricht
1904 MessDistance-Nachricht
1905 MessDistance-Nachricht
1906 MessDistance-Nachricht
2001 Prozessoreinheit
2002 Unterste Zeile Prozessor-Anordnung
2003 Südwest-Seite Prozessoreinheit
2100 Prozessor-Anordnung
2101 Unterste Zeile Prozessor-Anordnung
2102 Prozessoreinheiten, welche nicht mit dem Portalprozessor gekoppelt sind
2103 Prozessoreinheiten, welche mit dem Portalprozessor gekoppelt sind
2201 MessOrganize-Nachricht
2202 MessOrganize-Nachricht
2203 MessOrganize-Nachricht
2204 MessOrganize-Nachricht
2205 MessOrganize-Nachricht
2206 MessOrganize-Nachricht
2600 Horizontalriss
2700 Horizontalriss
2801 Eingehende MessCountNodes-Nachricht
2802 Gesendete MessCountNodes-Nachricht
2901 Erste eingehende MessNodesSize-Nachricht
2902 Zweite eingehende MessNodesSize-Nachricht 2903 Gesendete MessNodesSize-Nachricht
3201 MessColDistance-Nachricht
3202 MessColDistance-Nachricht
3203 MessColDistance-Nachricht
3204 MessColDistance-Nachricht
3205 MessColDistance-Nachricht
3206 MessColDistance-Nachricht
3301 Empfangene MessBlockToken-Nachricht
3302 Gesendete MessBlockToken-Nachricht
3401 Eingehende MessToken-Nachricht
3402 Gesendete MessBlockToken-Nachricht
3403 Gesendete MessBlockToken-Nachricht
3404 Gesendete MessBlockToken-Nachricht
3405 Gesendete MessBlockToken-Nachricht
3406 Gesendete MessBlockToken-Nachricht
3601 Eingehende MessDeleteChannels-Nachricht
3602 Gesendete MessDeleteChannels-Nachricht
3603 Gesendete MessDeleteChannels-Nachricht
3604 Gesendete MessDeleteChannels-Nachricht 3605 Gesendete MessDeleteChannels-Nachricht 3606 Gesendete MessDeleteChannels-Nachricht
3701 Eingehende MessColOrganize-Nachricht
3702 Gesendete MessColOrganize-Nachricht
3703 Gesendete MessColOrganize-Nachricht
3704 Gesendete MessColOrganize-Nachricht
3705 Gesendete MessColOrganize-Nachricht
3706 Gesendete MessColOrganize-Nachricht
3801 Mäander-Weg
3901 Mäander-Weg 4301 Eingehende MessNumbering-Nachricht
4302 Gesendete MessNumbering-Nachricht
4600 Routing-Tabelle
4801 Eingehende MessRetry-Nachricht
4802 Gesendete MessRetry-Nachricht
4900 Pixel-Anordnung
4901 Prozessoreinheit
4902 Pixel
4903 Pixelblock
5000 Matrixsteuerung
5001 Pixelblock
5002 Schieberegister
5003 Zeilen-Adressierungseinheit
5004 Datenquelle
5005 Takterzeugungseinheit

Claims

Patentansprüche
1. Verfahren zum Bestimmen eines Abstands von Prozessoreinheiten zu mindestens einer Referenzposition in einer Prozessor-Anordnung mit einer Vielzahl von Prozessoreinheiten, wobei jede Prozessoreinheit über eine bidirektionale Kommunikationsschnittstelle mit mindestens einer benachbarten Prozessoreinheit gekoppelt ist und wobei Nachrichten ausgetauscht werden zwischen einander benachbarten Prozessoreinheiten,
• bei dem eine erste Nachricht von einer ersten Prozessoreinheit erzeugt wird, wobei die erste Nachricht eine erste Abstandsinformation enthält, welche den Abstand der ersten Prozessoreinheit oder den Abstand einer die erste Nachricht empfangenden zweiten Prozessoreinheit von der Referenzposition enthält,
• bei dem die erste Nachricht von der ersten Prozessoreinheit zu der zweiten Prozessoreinheit gesendet wird,
• bei dem abhängig von der Abstandsinformation der Abstand der zweiten Prozessoreinheit von der Referenzposition ermittelt oder gespeichert wird, und
• bei dem von der zweiten Prozessoreinheit eine zweite Nachricht erzeugt wird, welche eine zweite
Abstandsinformation enthält, welche den Abstand der zweiten Prozessoreinheit oder den Abstand einer die zweite Nachricht empfangenden dritten Prozessoreinheit von der Referenzposition enthält, • bei dem die zweite Nachricht von der zweiten
Prozessoreinheit zu der dritten Prozessoreinheit gesendet wird,
• bei dem abhängig von der zweiten Abstandsinformation der Abstand der dritten Prozessoreinheit von der Referenzposition ermittelt oder gespeichert wird, • bei dem die Verfahrensschritte für alle Prozessoreinheiten in der Pixel-Anordnung durchgeführt werden .
2. Verfahren nach Anspruch 1, bei dem jede Prozessoreinheit mit mindestens einem Pixel gekoppelt ist, so dass das Pixel von der jeweiligen ihm zugeordneten Prozessoreinheit steuerbar ist.
3. Verfahren nach Anspruch 2, bei dem zumindest ein Teil der Pixel jeweils als ein Sensor ausgestaltet ist.
4. Verfahren nach Anspruch 2 , bei dem zumindest ein Teil der Pixel jeweils als ein bildgebendes Element ausgestaltet ist.
5. Verfahren nach einem der Ansprüche 1 bis 4,
• bei dem die Prozessoreinheiten jeweils in einem hexagonalen Bereich angeordnet sind, und
• bei dem jede Prozessoreinheit jeweils sechs benachbarte Prozessoreinheiten aufweist, welche jeweils über eine bidirektionale Kommunikationsschnittstelle mit der Prozessoreinheit gekoppelt sind.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Pixel eine hexagonale Form aufweisen.
7. Verfahren nach einem der Ansprüche 1 bis 4, • bei dem die Prozessoreinheiten jeweils in einem rechteckigen Bereich angeordnet sind, und
• bei dem jede Prozessoreinheit jeweils vier benachbarte Prozessoreinheiten aufweist, welche jeweils über eine bidirektionale Kommunikationsschnittstelle mit der Prozessoreinheit gekoppelt sind.
8. Verfahren nach einem der Ansprüche 1 bis 4 oder 7, bei dem die Pixel eine rechteckige Form aufweisen.
9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem vor Bestimmen des Abstandes der Pixelprozessoren von der Referenzposition die örtlichen Positionen der
Prozessoreinheiten innerhalb der Prozessor-Anordnung ermittelt werden, indem ausgehend von einer Prozessoreinheit an einer Einleitstelle der Prozessor-Anordnung jeweils Positionsermittlungs-Nachrichten, welche zumindest einen Zeilenparameter z und einen Spaltenparameter s aufweisen, welche die Zeilennummer bzw. Spaltennummer der die Nachricht sendenden Prozessoreinheit oder die Zeilennummer bzw. Spaltennummer der die Nachricht empfangenden Prozessoreinheit innerhalb der Prozessor-Anordnung enthält, an benachbarte Prozessoreinheiten übermittelt werden und von der jeweiligen Prozessoreinheit die folgenden Schritte durchgeführt werden:
• falls der Zeilenparameter in der empfangenen Nachricht größer ist als die bisher gespeicherte Zeilennummer der Prozessoreinheit, so wird der eigenen Zeilennummer der Prozessoreinheit der Zeilenparameterwert z der empfangenen Nachricht zugeordnet,
• falls der Spaltenparameter in der empfangenen Nachricht größer ist als die eigene Spaltennummer der Prozessoreinheit, so wird der gespeicherten Spaltennummer der Zeilenparameterwert der empfangenen Nachricht zugeordnet,
• falls die eigene Zeilennummer und/oder die eigene Spaltennummer aufgrund der oben dargestellten Verfahrensschritte verändert worden sind, so werden neue Positionsmess-Nachrichten mit neuen Zeilenparametern und neuen Spaltenparametern erzeugt, welche jeweils die Zeilennummer und Spaltennummer der die Nachricht sendenden Prozessoreinheit oder die Zeilennummer und Spaltennummer der die Nachricht empfangenden Prozessoreinheit enthält, und diese werden über die bidirektionalen Kommunikationsschnittstellen an eine jeweilige Nachbar-Prozessoreinheit übertragen.
10. Verfahren nach einem der Ansprüche 1 bis 9,
• bei dem in einem iterativen Verfahren der eigene Abstandswert der Prozessoreinheit dann verändert wird, wenn der bisher gespeicherte Abstandswert größer ist als der um einen vorgegebenen Wert erhöhte empfangene Abstandswert in der jeweils empfangenen Nachricht, und
• bei dem für den Fall, dass eine Prozessoreinheit den eigenen Abstandswert verändert, diese eine Abstandsmess- Nachricht erzeugt und über alle
Kommunikationsschnittstellen an benachbarte Prozessoreinheiten sendet, wobei die Abstandsmess- Nachricht jeweils den eigenen Abstand als Abstandsinformation enthält oder den Abstandswert, den die empfangene Prozessoreinheit von dem Portalprozessor aufweist,
11. Verfahren nach Anspruch 10, bei dem der Abstandswert einen um einen vorgegebenen Wert erhöhten Wert gegenüber dem eigenen Abstandswert
12. Prozessor-Anordnung mit einer Vielzahl von Prozessoreinheiten,
• wobei jede Prozessoreinheit über eine bidirektionale Kommunikationsschnittstelle mit mindestens einer benachbarten Prozessoreinheit gekoppelt ist und wobei zum Ermitteln des jeweiligen Abstands einer Prozessoreinheit der Prozessor-Anordnung von einer Referenzposition Nachrichten ausgetauscht werden zwischen einander benachbarten Prozessoreinheiten,
• wobei jede Nachricht eine Abstandsinformation enthält, welche den Abstand einer die Nachricht sendenden Prozessoreinheit oder den Abstand einer die Nachricht empfangenden Prozessoreinheit von der Referenzposition angibt, und
• wobei jede Prozessoreinheit derart eingerichtet ist, dass aus der Abstandsinformation einer empfangenen Nachricht der eigene Abstand zu der Referenzposition ermittelbar ist oder speicherbar ist.
PCT/DE2002/004373 2001-11-30 2002-11-28 Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung WO2003048953A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/496,696 US20050078115A1 (en) 2001-11-30 2002-11-28 Method for determination of a separation from processor units to at least one reference position in a processor arrangement and processor arrangement
EP02798255A EP1449110A2 (de) 2001-11-30 2002-11-28 Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE10158781.3 2001-11-30
DE10158784.8 2001-11-30
DE2001158781 DE10158781A1 (de) 2001-11-30 2001-11-30 Pixel-Anordnung
DE2001158784 DE10158784B4 (de) 2001-11-30 2001-11-30 Verfahren zum Bestimmen eines Abstands von Prozessoreinheiten zu mindestens einer Referenzposition in einer Prozessor-Anordnung und Prozessor-Anordnung

Publications (2)

Publication Number Publication Date
WO2003048953A2 true WO2003048953A2 (de) 2003-06-12
WO2003048953A3 WO2003048953A3 (de) 2003-11-06

Family

ID=26010689

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/004373 WO2003048953A2 (de) 2001-11-30 2002-11-28 Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung

Country Status (3)

Country Link
US (1) US20050078115A1 (de)
EP (1) EP1449110A2 (de)
WO (1) WO2003048953A2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015427A1 (de) * 2003-08-05 2005-02-17 Infineon Technologies Ag Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung
DE102017106813A1 (de) 2016-05-09 2017-11-09 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler Sensor-Bänder
DE102017106811A1 (de) 2016-05-09 2017-11-09 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler LED-Bänder
DE102017106812A1 (de) 2016-05-09 2017-11-09 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler LED-Sensor-Bänder
EP3397031A1 (de) 2017-04-28 2018-10-31 ELMOS Semiconductor Aktiengesellschaft Verfahren zur automatischen bestimmung der position einer leuchte innerhalb eines leuchtbands, leuchtband und leuchtbandsystem
DE102018102998A1 (de) * 2018-02-09 2019-08-14 Infineon Technologies Ag Vorrichtung, Verfahren und Computerprogramm zum Vergleichen der Ausgabe von Sensorzellen

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340644B2 (en) * 2002-12-02 2008-03-04 Marvell World Trade Ltd. Self-reparable semiconductor and method thereof
US20060001669A1 (en) * 2002-12-02 2006-01-05 Sehat Sutardja Self-reparable semiconductor and method thereof
US7185225B2 (en) * 2002-12-02 2007-02-27 Marvell World Trade Ltd. Self-reparable semiconductor and method thereof
AU2006201825B2 (en) * 2005-05-02 2012-01-19 Roads And Maritime Services Variable Message Sign
DE102005052005B4 (de) * 2005-10-31 2007-10-18 Infineon Technologies Ag Prozessor-Anordnung
US20080043003A1 (en) * 2006-08-17 2008-02-21 Vogsland Robin O Smart display pixel
US8718079B1 (en) 2010-06-07 2014-05-06 Marvell International Ltd. Physical layer devices for network switches
US9153171B2 (en) * 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001090915A2 (en) * 2000-05-22 2001-11-29 Gazelle Technology Corporation Processor array and parallel data processing methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240667A (ja) * 1987-03-28 1988-10-06 Nippon Telegr & Teleph Corp <Ntt> 並列デ−タ処理装置
US5262771A (en) * 1988-03-03 1993-11-16 U.S. Philips Corporation Method for addressing processor units
US5600354A (en) * 1992-04-02 1997-02-04 Hewlett-Packard Company Wrap-around flex with address and data bus
US5917464A (en) * 1994-10-18 1999-06-29 Xerox Corporation Combination of 2-D detector array with display for image processing
US5644327A (en) * 1995-06-07 1997-07-01 David Sarnoff Research Center, Inc. Tessellated electroluminescent display having a multilayer ceramic substrate
DE19710855A1 (de) * 1997-03-15 1998-10-01 Dambach Werke Gmbh Leuchtdiodenmatrix-Anzeigevorrichtung
US5941714A (en) * 1997-09-23 1999-08-24 Massachusetts Institute Of Technology Digital communication, programmable functioning and data transfer using modular, hinged processor elements
US6240478B1 (en) * 1998-10-30 2001-05-29 Eaton Corporation Apparatus and method for addressing electronic modules

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001090915A2 (en) * 2000-05-22 2001-11-29 Gazelle Technology Corporation Processor array and parallel data processing methods

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 013, no. 047 (P-822), 3. Februar 1989 (1989-02-03) & JP 63 240667 A (NIPPON TELEGR & TELEPH CORP), 6. Oktober 1988 (1988-10-06) *
YOUN H Y ET AL: "Near optimal embedding of binary tree architecture in VLSI" DISTRIBUTED COMPUTING SYSTEMS, 1988., 8TH INTERNATIONAL CONFERENCE ON SAN JOSE, CA, USA 13-17 JUNE 1988, WASHINGTON, DC, USA,IEEE COMPUT. SOC. PR, US, 13. Juni 1988 (1988-06-13), Seiten 86-93, XP010013075 ISBN: 0-8186-0865-X *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015427A1 (de) * 2003-08-05 2005-02-17 Infineon Technologies Ag Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung
DE102017106813A1 (de) 2016-05-09 2017-11-09 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler Sensor-Bänder
DE102017106811A1 (de) 2016-05-09 2017-11-09 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler LED-Bänder
DE102017106812A1 (de) 2016-05-09 2017-11-09 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler LED-Sensor-Bänder
DE102017106811B4 (de) * 2016-05-09 2018-01-11 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler LED-Bänder
DE102017106812B4 (de) * 2016-05-09 2018-01-11 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler LED-Sensor-Bänder
DE102017106813B4 (de) * 2016-05-09 2018-01-18 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler Sensor-Bänder
EP3397031A1 (de) 2017-04-28 2018-10-31 ELMOS Semiconductor Aktiengesellschaft Verfahren zur automatischen bestimmung der position einer leuchte innerhalb eines leuchtbands, leuchtband und leuchtbandsystem
DE102017109247A1 (de) 2017-04-28 2018-10-31 Elmos Semiconductor Aktiengesellschaft Verfahren zur Bestimmung der physikalischen Position einer Leuchtmittelgruppe innerhalb eines eindimensionalen Leuchtbands mit mehreren Leuchtmittelgruppen
DE102017109247B4 (de) 2017-04-28 2024-05-08 Elmos Semiconductor Se Verfahren zur Bestimmung der physikalischen Position einer Leuchtmittelgruppe innerhalb eines eindimensionalen Leuchtbands mit mehreren Leuchtmittelgruppen
DE102018102998A1 (de) * 2018-02-09 2019-08-14 Infineon Technologies Ag Vorrichtung, Verfahren und Computerprogramm zum Vergleichen der Ausgabe von Sensorzellen
US11506560B2 (en) 2018-02-09 2022-11-22 Infineon Technologies Ag Apparatus, method, and computer program for comparing the output of sensor cells

Also Published As

Publication number Publication date
US20050078115A1 (en) 2005-04-14
WO2003048953A3 (de) 2003-11-06
EP1449110A2 (de) 2004-08-25

Similar Documents

Publication Publication Date Title
EP1449110A2 (de) Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung
WO2004053711A2 (de) Flächen-verkleidungsmodul, flächen-verkleidungsmodul-anordnung und verfahren zum bestimmen eines abstands von flächen-verkleidungsmodulen der flächen-verkleidungsmodul-anordnung zu mindestens einer referenzposition, prozessor-anordnung, textilgewebestruktur und flächen-verkleidungsstruktur
DE69933632T2 (de) Fehlertolerantes System zur vorläufigen Verbindung modularen Elementen
DE10307505B4 (de) Textilgewebestruktur, Flächenverkleidungsstruktur und Verfahren zum Bestimmen eines Abstands von Mikroelektronikelementen der Textilgewebestruktur zu mindestens einer Referenzposition
DE60318777T2 (de) Elektroniksystem zur datenübertragung mit mosaikartigen displays
DE60128960T2 (de) Architektur für ziegelförmig aufbaubares nutzerprogrammierbares gatterfeld
DE60208252T2 (de) Vorrichtung für ein Mehrrechnersystem mit einer mehrstufigen Verbindungsanordnung
DE60112319T2 (de) Kommunikationsnetze
EP1456722A2 (de) Datenübertragungsverfahren, serielles bussystem und anschalteinheit für einen passiven busteilnehmer
DE3789838T2 (de) Verfahren zum Verbinden eines Drahtes.
DE112019006952T5 (de) Sensorsteuerung und stift
DE3100481A1 (de) &#34;verfahren und durchfuehrungsanordnung zum aufbau und zur wiedergabe graphischer informationen in form eines bildes auf einem wiedergabegeraet&#34;
DE10158784B4 (de) Verfahren zum Bestimmen eines Abstands von Prozessoreinheiten zu mindestens einer Referenzposition in einer Prozessor-Anordnung und Prozessor-Anordnung
DE102020111905A1 (de) Grobkörniges programmierbares routing-netz für logikvorrichtungen
CN107331343A (zh) 一种显示屏及数据传输路径规划方法、分辨率拓展方法
EP2142969B1 (de) Eindeutige identifizierung von automatisierungs-komponenten
DE10158781A1 (de) Pixel-Anordnung
DE60021375T2 (de) Vorrichtung und verfahren zur dynamischen definition von teilfeldern innerhalb eines programmierbaren gatterfeldes
DE102021108581B4 (de) Nicht isolierte topologien in computernetzwerkumgebungen
DE102008005221A1 (de) Navigationsanzeigegerät
EP1652104B1 (de) Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung
DE19603296C2 (de) Verfahren und Feldbussystem zur seriellen Datenübertragung in objektorientierten Anwendungen
DE3607241A1 (de) Rechner
DE4312931A1 (de) Führungsverfahren für ein Automatisierungssystem
DE202007018520U1 (de) Pixel-Bauelement und Display mit Pixel-Bauelement

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002798255

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002798255

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10496696

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP

WWW Wipo information: withdrawn in national office

Ref document number: 2002798255

Country of ref document: EP