WO2003048953A3 - Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung - Google Patents

Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung Download PDF

Info

Publication number
WO2003048953A3
WO2003048953A3 PCT/DE2002/004373 DE0204373W WO03048953A3 WO 2003048953 A3 WO2003048953 A3 WO 2003048953A3 DE 0204373 W DE0204373 W DE 0204373W WO 03048953 A3 WO03048953 A3 WO 03048953A3
Authority
WO
WIPO (PCT)
Prior art keywords
processor
separation
reference position
processor unit
arrangement
Prior art date
Application number
PCT/DE2002/004373
Other languages
English (en)
French (fr)
Other versions
WO2003048953A2 (de
Inventor
Anton Georg Buchmeier
Stefan Jung
Thomas Sturm
Annelie Stoehr
Original Assignee
Infineon Technologies Ag
Anton Georg Buchmeier
Stefan Jung
Thomas Sturm
Annelie Stoehr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2001158781 external-priority patent/DE10158781A1/de
Priority claimed from DE2001158784 external-priority patent/DE10158784B4/de
Application filed by Infineon Technologies Ag, Anton Georg Buchmeier, Stefan Jung, Thomas Sturm, Annelie Stoehr filed Critical Infineon Technologies Ag
Priority to US10/496,696 priority Critical patent/US20050078115A1/en
Priority to EP02798255A priority patent/EP1449110A2/de
Publication of WO2003048953A2 publication Critical patent/WO2003048953A2/de
Publication of WO2003048953A3 publication Critical patent/WO2003048953A3/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Abstract

Eine Prozessor-Anordnung weist eine Vielzahl von Prozessoreinheiten auf, wobei jede Prozessoreinheit über eine bidirektionale Kommunikationsschnittstelle mit mindestens einer benachbarten Prozessoreinheit gekoppelt ist und wobei zum Ermitteln des jeweiligen Abstands einer Prozessoreinheit der Prozessor-Anordnung von einer Referenzposition Nachrichten ausgetauscht werden zwischen einander benachbarten Prozessoreinheiten, wobei jede Nachricht eine Abstandsinformation enthält, welche den Abstand einer die Nachricht sendenden Prozessoreinheit oder den Abstand einer die Nachricht empfangenden Prozessoreinheit von der Referenzposition angibt, und wobei jede Prozessoreinheit derart eingerichtet ist, dass aus der Abstandsinformation einer empfangenen Nachricht der eigene Abstand zu der Referenzposition ermittelbar ist oder speicherbar ist.
PCT/DE2002/004373 2001-11-30 2002-11-28 Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung WO2003048953A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/496,696 US20050078115A1 (en) 2001-11-30 2002-11-28 Method for determination of a separation from processor units to at least one reference position in a processor arrangement and processor arrangement
EP02798255A EP1449110A2 (de) 2001-11-30 2002-11-28 Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE2001158781 DE10158781A1 (de) 2001-11-30 2001-11-30 Pixel-Anordnung
DE10158781.3 2001-11-30
DE10158784.8 2001-11-30
DE2001158784 DE10158784B4 (de) 2001-11-30 2001-11-30 Verfahren zum Bestimmen eines Abstands von Prozessoreinheiten zu mindestens einer Referenzposition in einer Prozessor-Anordnung und Prozessor-Anordnung

Publications (2)

Publication Number Publication Date
WO2003048953A2 WO2003048953A2 (de) 2003-06-12
WO2003048953A3 true WO2003048953A3 (de) 2003-11-06

Family

ID=26010689

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/004373 WO2003048953A2 (de) 2001-11-30 2002-11-28 Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung

Country Status (3)

Country Link
US (1) US20050078115A1 (de)
EP (1) EP1449110A2 (de)
WO (1) WO2003048953A2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340644B2 (en) * 2002-12-02 2008-03-04 Marvell World Trade Ltd. Self-reparable semiconductor and method thereof
US7185225B2 (en) * 2002-12-02 2007-02-27 Marvell World Trade Ltd. Self-reparable semiconductor and method thereof
US20060001669A1 (en) * 2002-12-02 2006-01-05 Sehat Sutardja Self-reparable semiconductor and method thereof
DE10335819A1 (de) * 2003-08-05 2005-03-17 Infineon Technologies Ag Prozessor-Anordnung, Textilgewebestruktur, Flächenverkleidungsstruktur und Verfahren zum Übertragen von elektronischen Nachrichten zwischen Prozessoren einer Prozessor-Anordnung
AU2006201825B2 (en) * 2005-05-02 2012-01-19 Roads And Maritime Services Variable Message Sign
DE102005052005B4 (de) * 2005-10-31 2007-10-18 Infineon Technologies Ag Prozessor-Anordnung
US20080043003A1 (en) * 2006-08-17 2008-02-21 Vogsland Robin O Smart display pixel
US8718079B1 (en) 2010-06-07 2014-05-06 Marvell International Ltd. Physical layer devices for network switches
US9153171B2 (en) * 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
DE102017106813B4 (de) 2016-05-09 2018-01-18 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler Sensor-Bänder
DE102017106811B4 (de) 2016-05-09 2018-01-11 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler LED-Bänder
DE102017106812B4 (de) 2016-05-09 2018-01-11 Elmos Semiconductor Aktiengesellschaft Vorrichtung und zugehöriges Verfahren zur selbständigen Adresskonfiguration konfektionierbarer, flexibler LED-Sensor-Bänder
DE102017109247A1 (de) 2017-04-28 2018-10-31 Elmos Semiconductor Aktiengesellschaft Verfahren zur Bestimmung der physikalischen Position einer Leuchtmittelgruppe innerhalb eines eindimensionalen Leuchtbands mit mehreren Leuchtmittelgruppen
DE102018102998A1 (de) * 2018-02-09 2019-08-14 Infineon Technologies Ag Vorrichtung, Verfahren und Computerprogramm zum Vergleichen der Ausgabe von Sensorzellen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240667A (ja) * 1987-03-28 1988-10-06 Nippon Telegr & Teleph Corp <Ntt> 並列デ−タ処理装置
WO2001090915A2 (en) * 2000-05-22 2001-11-29 Gazelle Technology Corporation Processor array and parallel data processing methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262771A (en) * 1988-03-03 1993-11-16 U.S. Philips Corporation Method for addressing processor units
US5600354A (en) * 1992-04-02 1997-02-04 Hewlett-Packard Company Wrap-around flex with address and data bus
US5917464A (en) * 1994-10-18 1999-06-29 Xerox Corporation Combination of 2-D detector array with display for image processing
US5644327A (en) * 1995-06-07 1997-07-01 David Sarnoff Research Center, Inc. Tessellated electroluminescent display having a multilayer ceramic substrate
DE19710855A1 (de) * 1997-03-15 1998-10-01 Dambach Werke Gmbh Leuchtdiodenmatrix-Anzeigevorrichtung
US5941714A (en) * 1997-09-23 1999-08-24 Massachusetts Institute Of Technology Digital communication, programmable functioning and data transfer using modular, hinged processor elements
US6240478B1 (en) * 1998-10-30 2001-05-29 Eaton Corporation Apparatus and method for addressing electronic modules

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240667A (ja) * 1987-03-28 1988-10-06 Nippon Telegr & Teleph Corp <Ntt> 並列デ−タ処理装置
WO2001090915A2 (en) * 2000-05-22 2001-11-29 Gazelle Technology Corporation Processor array and parallel data processing methods

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 013, no. 047 (P - 822) 3 February 1989 (1989-02-03) *
YOUN H Y ET AL: "Near optimal embedding of binary tree architecture in VLSI", DISTRIBUTED COMPUTING SYSTEMS, 1988., 8TH INTERNATIONAL CONFERENCE ON SAN JOSE, CA, USA 13-17 JUNE 1988, WASHINGTON, DC, USA,IEEE COMPUT. SOC. PR, US, 13 June 1988 (1988-06-13), pages 86 - 93, XP010013075, ISBN: 0-8186-0865-X *

Also Published As

Publication number Publication date
US20050078115A1 (en) 2005-04-14
WO2003048953A2 (de) 2003-06-12
EP1449110A2 (de) 2004-08-25

Similar Documents

Publication Publication Date Title
AU2001269446A1 (en) Data communication system
AU2001269338A1 (en) Information communication system
WO2007078906A3 (en) Multiprotocol wireless communication backbone
WO2003048953A3 (de) Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung
AU2001261122A1 (en) Transmitting information given constrained resources
AU2002343682A1 (en) Time reversal communication system
AU2001283282A1 (en) Mobile data communication system
AU2002311574A1 (en) Passing information in a communication system
AU2001249484A1 (en) Robust digital communication system
FI991106A0 (fi) Tietoliikennejärjestelmän uudelleenlähetysmenetelmä, jossa on pehmeä yhdistäminen
WO2001075636A3 (en) Hypercomputer
AU4792500A (en) A system for data transmission via several communication routes
AU2001265954A1 (en) Communication system
EP1263153A3 (de) Fehlerschutzumschaltung in optischen Netzen
WO2002037723A3 (en) Network clock emulation in a multiple channel environment
ZA995259B (en) Data communication system.
AU5966500A (en) Short message service communication system, message service communication systemand entertainment platform
WO2002027949A3 (en) Methods of providing signal parameter information using delta-modulation and related systems and terminals
AU2001242737A1 (en) Information communication system
EP1542372A4 (de) Übertragungssignalerzeugungsverfahren, kommunikationsverfahren und übertragungssignaldatenstruktur
AU2001259621A1 (en) Financial analysis system interface
WO2006068913A3 (en) Communications system with segmenting and framing of segments
AU7417601A (en) Method for transmitting messages between two computers connected to a network and corresponding messaging system
EP1404084A3 (de) Netzwerkrelaisvorrichtung, Kommunikationsvorrichtung und Netzwerkrelaisverfahren
HK1047167A1 (en) Messaging system.

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002798255

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002798255

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10496696

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP

WWW Wipo information: withdrawn in national office

Ref document number: 2002798255

Country of ref document: EP