TWI358636B - System for time ordering events - Google Patents

System for time ordering events Download PDF

Info

Publication number
TWI358636B
TWI358636B TW093137533A TW93137533A TWI358636B TW I358636 B TWI358636 B TW I358636B TW 093137533 A TW093137533 A TW 093137533A TW 93137533 A TW93137533 A TW 93137533A TW I358636 B TWI358636 B TW I358636B
Authority
TW
Taiwan
Prior art keywords
time
functional circuit
message
time domain
circuit
Prior art date
Application number
TW093137533A
Other languages
English (en)
Other versions
TW200535598A (en
Inventor
William C Moyer
Richard G Collins
Michael D Fitzsimmons
Jason T Nearing
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200535598A publication Critical patent/TW200535598A/zh
Application granted granted Critical
Publication of TWI358636B publication Critical patent/TWI358636B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3636Software debugging by tracing the execution of the program
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/28Error detection; Error correction; Monitoring by checking the correct order of processing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3632Software debugging of specific synchronisation aspects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware

Description

1358636 九、發明說明: 【發明所屬之技術領域】 更特疋s之係關於具有 本發明一般係關於時序化事件 多重時域之系統内時序化事件。 【先前技術】 時間戳記係可用於系統内 時,以浐干_ $ t ,· 有用技術,例如除錯系統 叶以=-期望事件何時發生於系統内。一些系 括整合至早-龍電路上之系統)包括複數個時域。對於 某些應用,缺少將時域直接彼此相關及與系統外部時間參 考相關的容易方法。 ^ 【發明内容】 本文中所使用的術語「匯流排旅田μ 1 m L~机钾」係用於指可用於傳輸一 或多個各類資訊(例如,資刹_、私k w上 ^ J 貧村位址、控制或狀態)之複數 個信號或導體。 【實施方式】 圖1中說明的係資料處理系統10,其一般具有時域12、 時域32及時域22。時域12包括代表功能電路14之模組。功 能電路14内包含的係NEXUS除錯電路16,其中 「NEXUS」TM指用於除錯及/或模擬及/或測試積體電路之 公用IEEE IS^O 5001標準。同樣,時域32具有功能電路34 及NEXUS除錯電路36。時域22具有功能電路24及NEXUS 除錯電路26。NEXUS除錯電路36之一項可能具體實施例會 予以詳細說明。應明白NEXUS除錯電路16及NEXUS除錯 電路26可以相同方式加以實施或作出變更。功能電路I#藉 97202.doc 1358636 由除錯匯流排18與NEXUS模組70耦合。nexus除錯電路 3 6藉由除錯匯流排3 8與NEXUS模組70耗合,NEXUS除錯 電路26藉由除錯匯流排28與NEXUS模組70搞合。 NEXUS除錯電路36包括時間戳記電路40,其具有計數器 控制電路42及參考計數器44。NEXUS除錯電路36亦包括時 脈狀態電路46、時域識別項48、TCODE產生器50及其他電 路52。除錯匯流排38由自NEXUS模組70耦合至計數器控制 電路42之時間戳記控制匯流排60、自計數器控制電路42耦 合至NEXUS模組70之時間戳記信號62、自其他電路52耦合 至NEXUS模組7〇之領域事件資訊匯流排64及用於其他信號 66之雙向匯流排形成。一項具體實施例中,其他信號66將 時脈狀態46、時域識別項48、TCODE產生器50及其他電路 52耦合至NEXUS模組70。其他信號66在其他電路52與 NEXUS模組70之間以雙向方式耦合。 NEXUS模組70—般包括與每個時域相關聯之時間戳記控 制電路。在所說明之形式中,時間戳記控制72與除錯匯流 排1 8耦合。時間戳記控制74與形成除錯匯流排38之每個匯 流排耦合,除其他信號66匯流排外,其與NEXUS模組 7〇(與本文所述之除錯功能性無關)内之其他控制電路(未顯 示)耦合。時間戳記76與除錯匯流排28耦合。仲裁器78以 雙向方式與時間戳記控制72、時間戳記控制74及時間戳記 控制76之各個耦合,並耦合至複數個暫存器8〇。時間戳記 控制72、74及76之各個以雙向方式與複數個暫存器80耦 合。雙向NEXUS介面埠92與仲裁器78耦合。雙向JTAG介 97202.doc 1358636 面94與複數個暫存器80耦合。複數個暫存器80以雙向方式 與系統匯流排96耦合。系統匯流排96亦以雙向方式與時^ 12、時域32及時域22之各個耦合。 應注意用於積體電路除錯、模擬及/或測試目的之共同 私準為眾所周知的jTAG(聯合測試行動組)IEEE(電氣與電 子工程師協會)1194.1測試存取埠及邊界掃描架構。儘管已 說明除錯介面90具有JTAG介面,系統1〇之替代具體實施 例可使用任何期望介面。例如,除標準JTAG介面外,存 在用於積體電路之各種其他除錯、模擬及/或測試介面。 同樣地,替代具體實施例可使用取rnexus介面92之各種 其他除錯、模擬及/或測試介面。 系統10之一項具體實施例中,除錯器93可在用於系統1〇 之除錯程序的至少一部分中選擇性耦合至除錯介面90。替 代具體實施例可能不需要使用外部除錯器93來執行除錯功 能性。一項具體實施例中,系統1〇可實施於單一積體電路 上,除錯器93可實施於積體電路外部。對於某些具體實施 例,除錯器93在系統10之正常操作中不會與除錯介面9〇耦 合。除錯器93可使用硬體及軟體之任何組合加以實施。 現在忒明圖1之系統10的操作。在所說明之一項具體實 施例中’複數個時域12、22、32可提供時間相關資:,其 係關於時域内事件何時發生。一項具體實施例中,時域為 具有共同功率及/或時脈領域的系統10内之局部區域.。時 域内之元件藉由設計保持同步,然而時域通常不需要完全 與其他時域保持同步。一項具體實施例中,時域12、22、 97202.doc 1358636 32之各個分別包括功能電路14、24、34,其使用獨立時脈 或相同時脈之衍生物執行功能。功能電路】4、24及34可執 行任何期望功能。應注意每個時域12、22 ' 32亦分別包括 NEXUS除錯電路16、26及36。替代具體實施例可使用並非 nexus除錯電路的其他電路16、26及36。 應注意儘管已說明系統10具有三個時域,即時域12、Μ 及32,替代具體實施例可具有任何數量之時域。系統 1〇(其可具有複數個時域12、22、32)之一個範例為一積體 電路,其中時域12包括採用極高時脈速率或頻率操作的處 理器,時域22包括採用較低時脈速率或頻率操作以便節省 功率的電路,日夺域32包括設計成採用第三時脈速率或頻率 操作的周邊模組。替代具體實施例可使用任何期望標準描 繪時域之邊界。 -些具體實施例令,不同時域中之電路獨立操作,並且 時脈頻率或其他時域之工作週期間無相對約束。此外,時 域内之電路的計時可暫停或隨總體系統1〇之狀態改變而瘦 歷頻率變化’此可獨立於任何其他時域之計時而發生。替 代具體實施财時域可^同方式執行功能並加以定義。 -項具體實施例中,獨立時脈速率包括以多 多個分離及不同的時脈速率, / 欢 時脈、分離地產生並且無意相關之==脈之_ 特定時域之共同時H ~時停止在 -項具體實施例中’獨立時脈迷率為 控制,從而不保障具有特定關係,因此可視為2= 97202.doc 1358636 狀況下係獨立之時脈速率。應注意對於可能狀況之子集獨 立時脈速率可彼此相關。儘管本文所述之時間戳記訊•傳 运功能性在與具有獨立時脈速率的複數個時域(例如12、 22、32)—起使用時非常有用,替代具體實施例可能不要 求任一、一些或全部複數個時域都具有獨立時脈速率。 對於一些具體實施例,為正確重建系統10内之事件的時 序,必須決定個別時域(例如12、22、32)内之參考計數器 (例如44)間的關係。隨著個別時域經過低功率狀態、時脈 頻率改變事件及影響更新個別參考計數器之相對速率的其 他因素而決定該等關係對決定發生於系統1〇的個別時域内 之其他時間戳記除錯事件之關係非常有用。本文所述之時 間戳記訊息傳送功能性提供決定已分配參考計數器(用於 將時間戳記資訊應用於NEXUS除錯電路16、36及26所產生 的其他除錯訊息類型)間的關係之必需資訊。該等其他除 錯訊息類型係NEXUS標準内所熟知的,包括程式追蹤、資 料追蹤及監視點訊息傳送等訊息。一項具體實施例中,特 定時域所產生之每個該等訊息可採用與特定時域内之參考 计數器狀態相關的時間戳記值增大。為實施橫跨多個時域 產生之事件的時序之正確追蹤重建,特定除錯訊息内提供 之參考。十數器值必須彼此相關。本文所述之時間戳記訊自 傳送藉由提供決定系統丨〇内之個別參考計數器的關係之方 式來提供此總體協調能力。 時域12、22及32之一或多個内發生特定事件後,可捕獲 一或多個參考計數器(例如44)之值並經由時間戳記訊息將 97202.doc -11 - 1358636 其傳送至除錯介面9〇外部之除錯電路93。藉由提供該等 值,可保持各種已分配參考計數器(例如44)的關係,從而 可執行已由時間戳記註釋的其他除錯訊息類型之正確時序 化。由於對於一些具體實施例,參考計數器(例如44)在無 固定關係之情況下彼此獨立地操作,一或多個參考計數器 改變狀態之速率與全部其他參考計數器無關。特定時域 12、22 32進入低功率狀態時,參考計數器(例如44)可暫 時中斷,或者可隨特定時域之動態改變而改變,以採用更 快或更慢速率遞增。藉由向外傳送關於特定時域(例如Μ) 内之參考計數器(例如料)的值及時脈狀態之資訊,可維持 穿過多個時域丨2、22、32之計數器值的排序。 ,、 -項具體實施例中’系統_此—方式執行此「時間截 記訊息傳送」功能,以促進系統1〇内藉由在動態變化速率 下操作之夕個獨立參考計數器(例如44)予以時間戮記的事 件之排序’並藉由除錯介面9()外部之工具(例如除錯器Μ) 完成已分配來源值的同步化。時間戮記訊息傳送為除錯資 訊之新來源,其提供具有多個時間變化時脈領域之已分配 系統内的事狀正確時序化。時賴記訊息可❹絕對或 相對時序資訊。-些具體實施例中,相對時序資訊提供更 短訊息長度及訊息頻寬減小。主時間戮記同步訊息亦可以 週期性方式用於捕獲—些或全部時域參考計數器(例如料) 之值。此使得除錯工具(例如除 ⑼如除錯益93)可同步化時域12、 關心’以提供具有給定個時 ^ ⑴了域時間戳記除錯訊息 的糸統10事件之實際序列的精確重建。 97202.d〇c 一項具體實施例中 以下時域事件之除錯 送)傳送訊息。 ’時域時間戳記同步訊息可經由用於 介面9〇(致動提供之時間戳記訊息傳 退:系統重认後或無論何時致動目標領域時間戳記訊息 傳送時的初始目標領域時間H記同步訊息 參考時脈變化後 進入低功率狀態後 自低功率狀態返回後 進入除錯模式後 自除錯模式返回後 發生計數器超限後 週期性計數器過期後 系統10内發生一或多個使用者可選取事件後 應/主思替代具體實施例可使用比以上列出者更多、更少 或不同的時域事件。 員具體實施例中,主時間戳記同步訊息可經由用於以 下時域事件之除錯介面90(致動提供之時間戳記訊息傳送) 傳送訊息。 退出系統重設後或無論何時致動主時間戳記訊息傳送時 的初始主時間戳記同步訊息 系統1 0參考時脈變化後 任何目標領域時脈(或選定的目標領域時脈)變化後 進入低功率狀態後 自低功率狀態返回後 97202.doc 1358636 進入除錯模式後 自除錯模式返回後 發生特定目標領域計數器超限後 週期性計數器過期後 内部或外部產生之系統10事件後 系統ίο内發生一或多個使用者可選取事件後 應注意替代具體實施例可使用比以上列出者更多、更少 或不同的時域事件。 儘管系統1〇之已解說形式係就執行用於除錯目的之時間 戳記而加以說明,替代具體實施例可執行用於任何期望目 的之事件戳記。同樣,儘管所說明之除錯介面9G使用標準 除錯介面電路及協定,例如JTAG介面94&nexus介面 92,替代具體實施例可針對除錯介面9〇使用標準或非標準 的任何期望介面。 現在參考圖5,圖5說明根據系統1〇之一項具體實施例的 用於時序化除錯事件的方法4程始於橢圓搬,並繼 續至步驟204,其中使用時間戳記控制資訊程式化除錯暫 存益80(見圖1)。應注意系統1〇之替代具體實施例可直接向 時域提供時間戳記控制資訊。例如,可從除錯介面9〇、系 統10之外部的其他互連(未顯示)、系統匯流排96或系統1〇 之内部或外部的另一來源(未說明)接收時間戳記控制資 訊。對於系統10之一些具體實施例,暫存器8〇可藉由系統 匯流排96及除錯介面90之—或兩者加以讀取及/或寫入。 系統10之替代具體實施例中,暫存器8〇可位於系統1〇内任 97202.doc •14- 1358636 意處。 圖5之流程自步驟204繼續至步驟206,其中將時門鄉 】戰記 控制資訊發送至NEXUS除錯電路16、26及36之一或多個 應注意對於系統10之一項具體實施例,時間戳記控制信號 60用於向NEXUS除錯電路36提供此時間戳記控制資訊。對 於系統10之一項具體實施例,將時間戳記控制資訊提供终 計數器控制電路42。系統1 〇之一項具體實施例中,時間戳 記控制資訊可包括用於致動參考計數器44之控制資訊,、 及可用於影響時間戳記信號62上所提供之資訊的任何其他 控制資訊。 圖5之流程自步驟206繼續至決策菱形208,其中提出問 題「任何時域12、22、32内是否已發生時域事件?」。若任 何時域1 2、22、32内未發生時域事件,流程保持於決策菱 形208並繼續檢查任何時域12、22、32内是否已發生時域 事件。若任何時域12、22、32内已發生時域事件,流程繼 續至步驟21 0,其中根據一或多個選定時域事件將時間戳 記值自一或多個時域發送至NEXUS模組70。 應注意其中發生時域事件之時域12、22、32可不必為提 供時間戳記值之時域12、22、32。例如,發生於時域12内 .之時域事件可觸發時域32經由時間戳記信號62向NExuS模 組70提供時間戳記。例如,此功能性之一可能使用可為使 時域12内之功率下降時域事件可導致時域3 2經由時間戳記 “號62提供時間戳記,以便其可決定降低功能電路14之功 率時執行何種功能電路34。此功能性可用於各種其他目 97202.doc 1358636 的》—項具體實施例藉由於時間戳記控制電路72、74及76 間共享之資訊實施此功能性。替代具體實施例可為功能電 路14、24及34提供共享資訊之其他方式,例如藉由耦合於 功能模組14、24及34之兩個或更多間的一或多個信號。 圖5之流程自步騾210繼續至步驟212,其申藉由NEXUS 介面92發送來自NEXUS模組70之NEXUS時間戳記訊息。 一項具體實施例中,此NEXUS時間戳記訊息使用圖*所說 明之主讯息12 0格式。替代具體實施例可使用任何訊氣格 式。例如,一項替代具體實施例可依順序提供時域訊息 (例如,使用圖2及圖3所說明之格式的一或多個),其中 NEXUS TCODE指示序列之開始,NEXUS TCODE指示序 列之結束。應注意系統10之替代具體實施例可使用用於提 供時間戳記資訊之任何期望格式。圖2至4所述之訊息格式 僅用於說明性目的。替代訊息格式可與NEXUS無關且可不 使用TCODES。替代訊息格式可與除錯功能性相關或不相 關。 圖5之流程自步驟212繼續至決策菱形214,其中提出問 題「繼續追蹤?」若繼續追蹤,流程返回決策菱形2〇8並繼 續檢查任何時域12、22、32内是否已發生時域事件。若不 繼續追縱,流程繼續至END橢圓21 6 ’於該處,流程結 束。 現在參考圖2及圖3,圖2說明使用絕對時域參考值的時 域訊息100格式之一項具體實施例’圖3說明使用相對時域 參考值的時域訊息110格式之一項具體實施例。對於—項 97202.doc -16- 1358636 /、體貝粑例,時域訊息100及110之格式除欄位1〇2及112外 可相同1於-項具體實施例,絕對時域參考計數位元糊 位102可包括大約在目前領域事件發生之時間的參考計數 器44(見圖狀實際值…項具體實施例中相對時域參考 計數位元欄位U2可包括以下兩值間的差異(1)大約在目前 領域事件發生之時間的參考計數器44之實際值;與(2)大約 在先前領域事件發生之時間的參考計數器44之先前值。應 注意對於一些具體實施例,與絕對時域參考計數相比發送 相對時域參考計數可需要更小頻寬或更少信號(例如圖1之 時間戳記信號62内)。 仍參考圖2及3,時域訊息1 〇〇、11 〇分別包括時脈狀態位 元欄位104、114。一項具韙實施例中,時脈狀態攔位 104、114可包括關於是否致動時脈、使用何種時脈頻率之 資訊或關於對應時域32内之時脈的狀態之任何其他資訊。 時域訊息格式1 〇〇、11 〇亦分別包括時域識別項位元攔位 100、116» —項具體實施例中,時域識別項1〇6、U6可包 括關於哪個時域12、22、32正在提供時域訊息内之資訊的 資訊。時域訊息格式1 〇〇、11 〇亦分別包括TC〇DE位元攔位 108、118。一項具體實施例中’ TCODE位元攔位1〇8、118 可包括關於哪個NEXUS訊息類型為時域訊息1 〇〇及11 〇所使 用之訊息類型的資訊。 參考圖4’主訊息120包括用於每個時域12、22、32之時 域絕對計數1 22 ' 124、126 ’其對領域事件作出回應提供 時間戳記。因此’主訊息120包括一或多個時域絕對計數 97202.doc •17· 1358636 位元欄位122、124、126。應注意對於一些具體實施例, . 若時域32不向NEXUS模組70(例如藉由時間戳記信號62)提 · 供時間戳記,則位元攔位126將不包括有用計數值,或不 會包括在主訊息120内。同樣地,若時域12不向NEXUS模 組70提供時間戳記,則位元欄位122不包括有用計數值, 或將不會包括在主訊息120内。同樣,若時域22不向 NEXUS模組70提供時間戳記’則位元欄位124不包括有用 計數值,或不會包括在主訊息120内。應注意,若一或多 籲 個時域12、22、32向NEXUS模組70提供相對時域參考計數 (例如112)’而非絕對時域參考計數’視需要’可將一或多 個相對時域參考計數值(例如i 12)轉換至對應絕對時域參考 °十數(例如102) ’例如藉由時間戳記控制電路μ、74 ' 76(見圖1)。替代具體實施例中,提供用於主訊息^ 之時 間戳記的全部時域12、22、32可使用絕對時域參考計數 (例如102),而非相對時域參考計數(例如丨12)。 仍參考圖4,主訊息120包括狀態位元欄位128。系統ι〇 ^ 之一項具體實施例中,狀態欄位128可以編碼或非編碼形 式包括來自一或多個時脈狀態欄位1〇4、i 14之資訊的全部 或一部分。系統10之一項具體實施例中,向時域絕對計數
或多個亦可向狀態位元欄位128提供任何期望狀態資 提供計數值之時域12、22、32的 訊 Ο έ* 1 Π 一 τΕ H BUk 士 .·...
關於一或多個時域12、22及32内之電路 97202.do, -18- 1358636 的任何期望狀態。 主訊息120亦包括TCODE位元欄位130。一項具體實施例 中’ TCODE位元欄位130可包括關於哪個NEXUS訊息類型 為主訊息120所使用之訊息類型的資訊。 參考圖1,在所解說之具體實施例中,詳細說明用於時 域32的NEXUS除錯電路36及除錯匯流排38之一項具體實施 例。時域12亦具有NEXUS除錯電路16及除錯匯流排1 8,其 可採用與時域32内不同之方式或相同之方式而加以實施。 同樣,時域22亦具有NEXUS除錯電路26及除錯匯流排28, 其可採用與時域32内不同之方式或相同之方式而加以實 施。 現在說明用於時域32之所說明具體實施例的操作。系統 10之一項具體實施例中’時間戳記控制電路74藉由時間戮 記控制信號60向計數器控制電路42提供時間戳記控制資 訊。計數器控制電路42接著使用此控制資訊來控制參考計 數器44。系統10之一項具體實施例中,其他電路52藉由領 域事件 > 讯信號6 4向時間戳記控制7 4提供全部領域事件。 替代具體實施例中,時間戳記控制信號6〇可向其他電路52 提供資訊,其係關於已選取哪些領域事件,因此應藉由領 域事件資訊64將其提供至時間戳記控制74。 一旦時間戳記控制74已決定所選定的領域事件已發生, 時間戳記控制74藉由時間戳記控制信號6〇向計數器控制電 路42提供控制資訊,以指示應捕獲參考計數器料内之值並 藉由時間戳記信號62將其提供至時間戳記控制74。應注意 97202.doc 1358636 時域1 2或22内之領域事件亦可由時間戳記控制74用於觸發 參考計數器44内之值的捕獲。由於時間戳記控制72、74及 76可共享資訊’此係可能的。替代具體實施例可需要縮短 領域事件之發生與參考計數器内值之捕獲間的延遲。系統 10之一項具體實施例可藉由將時間戳記控制電路74之某些 功能性移動至NEXUS除錯電路36内而完成此方案,以便領 域事件之偵測直接觸發參考計數器44之值的捕獲,而完全 不涉及NEXUS除錯電路36之外部的電路(例如時間戳記控 制 74)。 應注意可藉由時間戳記信號62提供參考計數器44之值 並且可將其視為提供時域訊息丨〇〇内之絕對時域參考計數 1〇2(見圖2)。若使用時域訊息11〇之相對時域參考計數格式 (見圖3),參考計數器44之值必須藉由計數諸制電路心加 以適當修改’以藉由時間戳記信號62提供相對時域參考計 數。自時間戮記電路4〇提供至時間戮記信號62之時間戮記
,訊的格式可以任何方式加以決^。例如,暫存請可決 定此格式。替代具體實施例可使用固定格式,或者可用任 何期望方式選取格式。 對於替代具體實施例 可如圖1所示集中時間戳記控 74所執行之功能性的全部或—些,或者可將其分配^ :、22、32本身内。如圖1所示之系統1〇的具體實摊 中’時域識別項電路48用於藉由其他信號_供時則 項(見圊2内之位元襴位1〇6及圖3内之位元襴 樣’—E產生器5。用於藉由其他信號66提 972〇2.doc *20- 1358636 TCODES(見圖2内之位元欄位1〇8、圖3内之位元欄位118、 圖4内之位元攔位130)。同樣,時脈狀態46用於藉由其他 信號66提供時脈狀態資訊(見圖2内之位元攔位1〇4、圖3内 之位元攔位114、圖4内之位元欄位丨28)。 系統10之一項具體實施例中,仲裁器78可用於仲裁並決 定允許哪個時間戳記控制電路72、74或76來向除錯介面 90(用於系統1〇外部之傳送)提供資訊。 系統ίο之一項具體實施例中,時脈狀態攔位1〇4、114可 包括關於是否致動時脈、使用何種時脈頻率之資訊或關於 對應時域32内之時脈的狀態之任何其他資訊。時域訊息格 式100、110亦分別包括時域識別項位元欄位1〇6、116。一 項具體實施例中,時域識別項106、116可包括關於哪個時 域12、22、32正在提供時域訊息内之資訊的資訊。時域訊 息格式100、110亦分別包括Tcqde位元欄位1〇8、118。一 項具體實施例中,TCODE位元攔位1 〇8、118可包括關於哪 個NEXUS訊息類型為時域訊息1〇〇及i 1〇所使用之訊息類型 的資訊。 儘管已參考特定導電率類型或電位極性說明具體實施 例,熟習技術人士應明白可實施各種修改。例如,任何類 型之功能電路可與NEXUS除錯電路一起使用。可實施各種 半導體程序,並且可反轉導電率類型及電位極性。系統10 可作為晶片上系統(s〇c)實施於單一積體電路上,或者可 與離散組件-起實施於印刷電路板層級上。可按與所說明 不同之順序配置時間戳記訊息之各欄位的實體走位。各 97202.doc 1358636 J =用於實施仲裁器78。任何類型之健存裝置可 已知nr8G。本文所述之計數器可採用各種類型之 钟數„ €路加以實施,衫限於任-特定類型之 仏。匯流排大小可採用任何不同可能位元寬 施。各種修改之以上說明僅出於說又 種其他修改。 錢目的4可使用各 一種形式中提供了在-系統㈣於該系統内時序化事件 的方法。提供對應於每個複數個時域之控制ftfl。控制資 訊指示何時要產生用於複數個時域之每個時域之時間戮記 心。決&需要產生時間戳記訊息之時域事件何時發生於 任一複數個時域内。對決定發生時域事件作出回應,產生 對應於複數個時域之-預定時域的時間m記訊息。—種形 式中,針對全部複數個時域使用相同埠以輸出時間戳記訊 息。一種形式中,對控制資訊作出回應,包括在時間戮記 訊息内的係訊息產生時域内之時間計數,其為時域事件何 %發生於訊息產生時域内的絕對計數值。另—種开》弋中 對控制資訊作出回應、’包括在時間戳記訊息内的係訊息產 生時域内之時間計數,其為自最近發生先前時域事件=量 出的時域事件何時發生於訊息產生時域内的相對計數值。 另一種形式中,對控制資訊作出回應,包括在時間戳記訊 息内的係對應於時域事件發生時的全部複數個時域之時間 計數。另一種形式中,包括在時間戳記訊息内的係格式識 別項欄位,其識別時間戳記訊息所具有之複數個預定格式 之一。控制資訊用於指定需要產生時間戳記訊息之時域事 97202.doc -22· 1358636 件何時發生於複數個時域之一預定時域内。隨後決定時域 事件已發生於複數個時域之一預定時域内。—種形式中 將控制資訊程式化至儲存裝置内。另一種形式中,賴別 預定操作㈣(其在複數”域之至少—個時域㈣立時 域事件)之控制資訊作出回應,產生時間戳記訊息。另一 種形式中,將預定操作狀況識別為使用纟可程式化事件及 可程式化系統事件之至少一個。另一種形式中至少一個 可程式化系統事件包括進入或退出操作功率模式、時脈來 源變化、時脈週期變化、硬體計數器值之預定變化或進入 =退出操作除錯模式之至少—個…種形式中,系統 =個功能電路模組構成,每個功能電路模組藉由代表不同 時域並具有時間戳記電路之時脈加 媳也社- π〜由 呀間戮S己電路 ㈣:不預疋事件發生之時間點的訊息。介面模組與複數 電路㈣之各㈣合,介面模組向複數個功能電路 歧供控制資訊,以指示觸發預定事件之至少-個操作 t況。當預定事件發生於包括第—時域的複數個時域之- =介^莫組自第一時域接收至少一個時間戮記訊息。介 面模組進-步包括儲存電路,其用 =訊之:制資訊,其決定觸發預定事件之至少 ==中’觸發預定事件之至少一個操作狀況進 六…r卞 4之至少一個:進入或退出操作功率模 式、時脈來源變化、時脈週期變化、硬體計數器值 k化或進人及退出操作除錯模式、 2 者可程式化事件。另一種形式中,時間戳記電:進:: 97202.doc -23- 1358636 括用於決定對應功能電路模組内之絕對或相對時間之計數 盗、用於提供時域識別項之時域識別電路、以及用於提供 =應功能電路模組内之時脈的-或多個操作特徵之時脈狀 =路。另一種形式中,時間戮記電路進-步包括用於產 生需要包括在每個訊自囟认站^ 心内的為碼以識別包括在對應訊息内 的賢訊之格式的電路。介面模組進一步包括仲裁器,其具 有電路,用於產生靈要勹 而要包括在每個時間戳記訊息内的編碼 T識別包括在對應時間戳記訊息内的資訊之格式…項實 把方案中’介面模组之共同介面埠滿足咖則 (順us)規範一種形式中,複數個功能電路模組之至少 -個所提供的訊息具有一格式,其包括作為參考已知起始 值之絕對值的至少-個時間計數值、與功能電路模組之一 4關聯的時脈L號之狀態資訊以及指示與時間戮記訊息相 關聯之對應時域的識別項。另一種形式中,訊息具有一格 式’其進-步包括識別時間戳記訊息之格式具有絕對值時 間計數值的攔位。另一種形式中,複數個功能電路模組之 至少-個所提供的訊息具有一格式,其包括作為參考最後 發生預定事件之相對值的至少一時間計數值、與功能電路 模組卜相關聯的時脈信號之狀態資訊、以及指示與時間 戳記訊息相關聯之對應時域的識別項。另—種形式中,訊 息具有-格式,其進一步包括識別時間戳記訊息之格式具 =相對料間計數值的攔位。另一種形式中,時間戰記訊 息具有-格式,其包括對應於每個功能電路模組之時間計 數值以及發生預定事件時與每個功能電路模組相關聯之預 97202.doc -24- 1358636 資訊。如上所述’控制資訊為可程式化,且介面模 、,且”有用於儲存控制資訊之至少—個暫存器。 二:Γ形式中,提供在相同積體電路上具有複數個功能 ^且之系統。藉由代表不同時域之時脈計時每個功能 電路模組。每個功能模組具有在用於提供時間戮記訊息之 獨立:脈速率下操作的時間戳記電路。時間戳記訊息各指 『預疋事件發生之時間點。介面模組與複數個功能電路模 :之各個耦合,介面模組向複數個功能電路模組提供控制 資訊,以#示觸發預定事件之至少一個操作狀況。當預定 事件發生於包括第一時域的複數個時域之一時,介面模組 自第一時域接收至少一個時間戳記訊息。另一種形式中, 提供種重建發生於系統内多個時域中的事件時序之方 法。在有序時間序列及無序時間序列之一内接收多個時間 戳δ己訊息。追蹤與多個時域相關聯且採用獨立時脈速率操 作之多個時域計數器的相對計數值。以時序化序列分類除 錯資矾,除錯資訊與自多個時域之一提供之時間戳記相關 聯。經由除錯訊息提供除錯資訊。將除錯訊息實施為程序 追縱訊息、資料追蹤訊息及監視點訊息之至少一個。藉由 提供對應於多個時域之每個時域之控制資訊產生多個時間 戮記訊息’控制資訊指示何時需要產生用於多個時域之每 個時域之時間戳記訊息。決定需要產生時間戳記訊息之時 域事件何時發生於任一多個時域内。對決定發生時域事件 作出回應,產生對應於多個時域之一預定時域的時間戳記 訊息。 972〇2.d〇c -25- 丄“8636 應/主思本文所述之元件可具有未解說之插入元件,其與 所解δ兒之TL件耦合。本文使用的術語「耦合」,其係定義 為「結合」或「鏈接」’儘管不一定是直接連接,也不一 定是機械耦合。 -八厢·員他們",ν β/υ 个貫%。恐昀,熟知; 技術者會明白本發明可作各種的修改但不背離本發明』 , ^下申吻專利範圍所定義。所以,本文及附圖應名
為解說’而;f應視為限制,並且所有此類的修 明範疇之内。 關於特定具體實施例的優勢、其他優點 ^照具體實施例如上所述。但是,優勢、優點、問^ 、案及產生或彰顯任何優勢、優點或解決方案的任何元 I均不應視為任何或所有中請專利範圍的關鍵 Ό力能或元件。本文中所使用的術語「包括」、= 其任何其他變化,都是用來涵蓋非專
:包:元件清單的程序、方法、物品或裝置,不僅包括! 4件’而且還包括未明確列出或 & 或震置原有的其他元件。 序方去、物品 【圖式簡單說明】 以舉例方式加㈣說,並不受限 同的參考符號代表相同的元件,及其中· 其中相 圖1以方塊圖的形式說、 系統; ★艮據本發明-項具體實施例之 圓2以方塊圖的形式說 根據本發明-項具體實施例之 97202.doc -26^ 1358636 時域訊息100 ; 圖3以方塊圊的形式說明根據本發明一項具體實施例之 時域訊息110, 圖4以方塊圖的形式說明根據本發明一項具體實施例之 主訊息120 ;以及 圖5以流程圊的形式說明根據本發明一項具 用於時序化除錯事件的方法。
熟悉本技術者可以瞭解,為了簡化及清楚起見,圖中存 元件無須按比例繪製。例如,為了有助於瞭解本發明的! =施例’时部分元件的尺寸與其他元件比較可編 【主要元件符號說明】 10 資料處理系統 12 時域 14 功能電路 16 除錯電路 18 除錯匯流排 22 時域 24 功能電路 26 除錯電路 28 除錯匯流排 32 時域 34 功能電路 36 除錯電路
97202.doc -27- 1358636 38 除錯匯流排 40 時間戳記電路 42 計數器控制電路 44 參考計數器 46 時脈狀態電路 48 時域識別項電路 50 TCODE產生器 52 電路 60 時間戳記控制信號 62 時間戮記信號 64 領域事件資訊信號 66 信號 70 NEXUS模組 72 時間戳記控制電路 74 時間戳記控制電路 76 時間戳記控制電路 78 仲裁器 80 暫存器 90 除錯介面 92 NEXUS介面 93 除錯器 94 JTAG介面 96 系統匯流排 100 時域訊息 97202.doc -28- 1358636 102 絕對時域參考計數 104 時脈狀態 106 時域識別項 108 TCODE 110 時域訊息 112 相對時域參考計數 114 時脈狀態 116 時域 118 TCODE 120 主訊息 122 時域絕對計數 124 時域絕對計數 126 時域絕對計數 128 狀態 130 TCODE 200 流程 202 開始橢圓 204 步驟 206 步驟 208 決策菱形 210 步驟 212 步驟 214 決策菱形 216 結束橢圓 97202.doc -29-

Claims (1)

1358636 月7日修正本 第093137533號專利申請案 中文申請專利範圍替換本(100年8月) 十、申請專利範圍: 1. -種用於時序化事件之系統,其包含: 複數個功能電路握έ — Μ , 不—一: 功能電路模組藉由代表- ^ 以計時,使得該複數個功能電路模 …間方面彼此獨立操作,且該複數個 且 :一者Γ時間戮記電路,該時間戮記電路提供-、時 間戮5己訊息,兑指+ — A〜 ,、私不在複數個時域之一對應時域中發生 一預定事件時之—時間點;以及 -一介面模組’其與該複數個功能電路模組之每一者耦 合,該介面模組向該複數個功能電路模組提供控制資 ^ 通預疋事件之至少一個操作狀況,當該 事牛發生時,該介面模組接收至少該時間戳記訊 息。 2. 如請求項1之系統,其中該介面模組進—步包含: 次儲存電路’其用於儲存該控制資訊作為可程式化控制 貝,’、決疋觸發該預定事件之該至少-個操作狀況。 3· t Μ求項2之系統’其中觸發該預定事件之該至少-個 操作狀況進步包含以下情形之至少一個:進入或退出 麵作之-功率模式、—時脈來源之-變化、時脈週期之 。艾化、一硬體計數器值内之一預定變化、進入及退出 “作之除錯模式、以及發生至少一個使用者可程式化 事件。 4·如凊求項1之系統,其中該時間戳記電路進_步包含: 。十數器,其用於決定一對應功能電路模組内之絕對 97202-10〇〇8〇2.doc 1358636 或相對時間; 時域識別電路,其用於提供一時域識別項;以及 時脈狀態$路,其用於提供該對應功能電路模組内的 時脈之一或多個操作特徵。 如明求項4之系統,其中該時間戳記電路進一步包含用 於產生需要包括在每個訊息内的—碼以識別包括在一對 應訊息内的資訊之一格式的電路。 时月长項4之系統,其中該介面模組進一步包含一仲裁 1以八有用於產生需要包括在每個時間戮記訊息内的 -碣以識別包括在一對應時間戳記訊息内的資訊之一格 式的電路。 月求項1之系統,其中該複數個功能電路模組之至少 一者所提供的該時職記訊息具有—格式,纟包含作為 ^已知起始值之一絕對值的至少一時間計數值、與 二等力月b電路核、组中之一者相關聯的一時脈信號之狀態 育訊、以及指示與該時間戳記訊息相關聯之一對應時域 的一識別項。 月求項7之系統,其中該時間戳記訊息具有一格式, 其進—步包含識別該時間戳記訊息之該格式具有一絕對 值時間計數值的 一搁位。 月求項1之系統,其中該複數個功能電路模組之至少 者所提供的該時間戳記訊息具有一格式,其包含作為 參考—最後發生預定事件之一相對值的至少一時間計數 值、與該等功能電路模組中之-者相關聯的一時脈信號 97202-1000802.doc 1358636 之狀態資訊以及指示與該時間戳記訊息相關聯之一對應 時域的一識別項。 10.如請求項9之系統,其中該時間戳記訊息具有一格式, 其進—步包含識別該時間戳記訊息之該格式具有—相對 值時間计數值的一糊位。 11 ·如請求項1之系統,其中該時間戳記訊息具有一格式, 其包含對應於該等功能電路模組之各個功能電路模組的 一時間計數值以及發生該預定事件時與該等功能電路模 組之各個功能電路模組相關聯的預定狀態資訊。 12.如請求項丨之系統,其中該控制資訊係可程式化。 13 ·如凊求項丨之系統’其中該介面模組進一步包含: 至少一個暫存器,其用於儲存該控制資訊。 如m求項1之糸統,其中該介面模組在一共同介面蟑提 供來自全部時域之時間戳記訊息。 如凊求項14之系統,其中該介面模組之該共同介面埠滿 足 IEEE ISTO 5001 (NEXUS)規範。 16· 一種用於時序化事件之系統,其包含: 複數個功旎電路模組構件,每個功能電路模組構件藉 由代表-不同時域之—時脈加以計時,使得該複數個功 能電路模组在時間方面彼此獨立操作,且該複數個功能 電路模組之每一者具有時間戳記電路構件,該時間戳記 電路構件提供-時間戳記訊息,其指^在複數個時域之 對應時域中發生一預定事件時之指示一時間點;以及 "面模組構件,其與該複數個功能電路模組構件之各 97202-1000802 d〇c 1358636 個功能電路模組構件耦合,該介面模組構件向該複數個 功能電路模組構件提供控制資訊,以指示觸發該預定事 件之至少一個操作狀況,當該預定事件發生時,該介面 模組構件接收至少該時間戳記訊息。 17·如請求項16之系統,其中該介面模組構件在一共同介面 埠構件提供來自全部時域之該時間戳記訊息。 18. —種用於時序化事件之系統,其包含: φ 複數個功能電路模組,每個功能電路模組藉由代表一 不同時域之一時脈加以計時,使得該複數個功能電路模 組在時間方面彼此獨立操作,且該複數個功能電路模組 之每一者具有時間戳記電路,該時間戳記電路提供一時 間戳s己sfl息,其指示在複數個時域之一對應時域中發生 一預定事件時之一時間點,其中該時間戳記電路包括: 一计數器,其用於決定一對應功能電路模組内之 絕對或相對時間; • 時域識別電路,其用於提供一時域識別項;以及 時脈狀態電路,其用於提供該對應功能電路模組 内的一時脈之一或多個操作特徵;以及 一介面模組’其與該複數個功能電路模組之每一者麵 合,該介面模組向該複數個功能電路模組提供控制資 訊,以指示觸發該預定事件之至少一個操作狀況,當該 預定事件發生時,該介面模組接收至少該時間戮記訊 息。 19.如請求項18之系統,其中該介面模組進一步包含: 97202-1000802.doc 20. 一堵存电路,其用於儲存該控制資訊作為可程式化控制 貝訊其決定觸發該預定事件之該至少一個操作狀況。 如印求項18之系統,其中觸發該預定事件之該至少一個 操作狀况進—步包含以下情形之至少-個:進入或退出 操作之—功率模式、一時脈來源之一變化、時脈週期之 變化、一硬體計數器值内之一預定變化、進入及退出 操作之一除錯模式、以及發生至少一個使用者可程式化 事件。 21. 種用於時序化事件之系統,其包含: 複數個功能電路模組’每個功能電路模組藉由代表一 Π時域之時脈加以計時,使得該複數個功能電路模 組在時間方面彼此獨立操作,且該複數個功能電路模組 之母一者具有時間戳記電路,該時間戳記電路提供一時 門戳。己息,其指示在複數個時域之一對應時域中發生 一預定事件時之-時間點’其中該時間戳記電路包括: 一計數器,其用於決定一對應功能電路模組内之絕 對或相對時間; 時域識別電路,其用於提供一時域識別項;以及 時脈狀態電路,其用於提供該對應功能電路模組内 的一時脈之一或多個操作特徵; 用於產生品要包括在該時間戳記訊息内的一碼以識 別包括在該時間戳記訊息内之資訊之一格式的電路; 以及 一介面模組’其與該複數個功能電路模組之每一者搞 97202-1000802.doc Γ358636 合,該介面模組向該複數個功能電路模組提供控制資 訊,以指示觸發該預定事件之至少一個操作狀況,當該 預定事件發生時,該介面模組接收至少該時間戳記訊 息。
97202-1000802.doc
TW093137533A 2003-12-05 2004-12-03 System for time ordering events TWI358636B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/728,398 US7500152B2 (en) 2003-12-05 2003-12-05 Apparatus and method for time ordering events in a system having multiple time domains

Publications (2)

Publication Number Publication Date
TW200535598A TW200535598A (en) 2005-11-01
TWI358636B true TWI358636B (en) 2012-02-21

Family

ID=34677134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093137533A TWI358636B (en) 2003-12-05 2004-12-03 System for time ordering events

Country Status (7)

Country Link
US (1) US7500152B2 (zh)
EP (1) EP1690184B1 (zh)
JP (1) JP4805163B2 (zh)
KR (1) KR101069120B1 (zh)
CN (1) CN100538652C (zh)
TW (1) TWI358636B (zh)
WO (1) WO2005062181A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632461B (zh) * 2017-05-25 2018-08-11 緯穎科技服務股份有限公司 獲取時間戳記的方法以及使用該方法的電腦裝置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4347082B2 (ja) * 2004-02-23 2009-10-21 日本電気株式会社 イベントトレースデータの時刻補正装置,時刻補正方法及び時刻補正プログラム
US7573831B1 (en) * 2004-07-01 2009-08-11 Sprint Communications Company L.P. System and method for analyzing transmission of billing data
US8881233B2 (en) * 2005-05-23 2014-11-04 Microsoft Corporation Resource management via periodic distributed time
US7239980B2 (en) * 2005-08-30 2007-07-03 International Business Machines Corporation Method and apparatus for adaptive tracing with different processor frequencies
US7904912B2 (en) * 2005-08-30 2011-03-08 International Business Machines Corporation Adaptive processor utilization reporting handling different processor frequencies
US7523352B2 (en) * 2005-09-09 2009-04-21 International Business Machines Corporation System and method for examining remote systems and gathering debug data in real time
US20070074081A1 (en) * 2005-09-29 2007-03-29 Dewitt Jimmie E Jr Method and apparatus for adjusting profiling rates on systems with variable processor frequencies
DE102006039244A1 (de) * 2006-08-22 2008-03-06 Robert Bosch Gmbh Automatisierungssystem und Verfahren zur Taktzeit-, Prozess- und/oder Maschinenoptimierung
US7661031B2 (en) * 2006-12-28 2010-02-09 International Business Machines Corporation Correlating macro and error data for debugging program error event
DE102007017865A1 (de) * 2007-04-13 2008-11-13 Dspace Digital Signal Processing And Control Engineering Gmbh Adaptions-Element und Testanordnung sowie Verfahren zum Betrieb derselben
US8024620B2 (en) * 2008-07-25 2011-09-20 Freescale Semiconductor, Inc. Dynamic address-type selection control in a data processing system
US8402258B2 (en) 2008-07-25 2013-03-19 Freescale Semiconductor, Inc. Debug message generation using a selected address type
US7958401B2 (en) * 2008-07-25 2011-06-07 Freescale Semiconductor, Inc. Debug trace messaging with one or more characteristic indicators
US8201025B2 (en) * 2009-04-29 2012-06-12 Freescale Semiconductor, Inc. Debug messaging with selective timestamp control
US8286032B2 (en) * 2009-04-29 2012-10-09 Freescale Semiconductor, Inc. Trace messaging device and methods thereof
JP2011100388A (ja) * 2009-11-09 2011-05-19 Fujitsu Ltd トレース情報収集装置,トレース情報処理装置,およびトレース情報収集方法
US8601315B2 (en) * 2010-11-01 2013-12-03 Freescale Semiconductor, Inc. Debugger recovery on exit from low power mode
US8683265B2 (en) * 2010-12-09 2014-03-25 Advanced Micro Devices, Inc. Debug state machine cross triggering
US9483268B2 (en) 2012-03-16 2016-11-01 International Business Machines Corporation Hardware based run-time instrumentation facility for managed run-times
US9465716B2 (en) 2012-03-16 2016-10-11 International Business Machines Corporation Run-time instrumentation directed sampling
US9454462B2 (en) 2012-03-16 2016-09-27 International Business Machines Corporation Run-time instrumentation monitoring for processor characteristic changes
US9430238B2 (en) 2012-03-16 2016-08-30 International Business Machines Corporation Run-time-instrumentation controls emit instruction
US9250902B2 (en) 2012-03-16 2016-02-02 International Business Machines Corporation Determining the status of run-time-instrumentation controls
US9471315B2 (en) 2012-03-16 2016-10-18 International Business Machines Corporation Run-time instrumentation reporting
US9367316B2 (en) 2012-03-16 2016-06-14 International Business Machines Corporation Run-time instrumentation indirect sampling by instruction operation code
US9442824B2 (en) 2012-03-16 2016-09-13 International Business Machines Corporation Transformation of a program-event-recording event into a run-time instrumentation event
US9405541B2 (en) 2012-03-16 2016-08-02 International Business Machines Corporation Run-time instrumentation indirect sampling by address
US9158660B2 (en) 2012-03-16 2015-10-13 International Business Machines Corporation Controlling operation of a run-time instrumentation facility
US9280447B2 (en) 2012-03-16 2016-03-08 International Business Machines Corporation Modifying run-time-instrumentation controls from a lesser-privileged state
US9411591B2 (en) 2012-03-16 2016-08-09 International Business Machines Corporation Run-time instrumentation sampling in transactional-execution mode
EP2763041A1 (en) * 2013-01-31 2014-08-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Apparatus, method and computer program for processing out-of-order events
JP6009108B2 (ja) * 2013-05-31 2016-10-19 ナスダック テクノロジー エービー 複数のソースからのメッセージ情報を弾性的に処理する装置、システムおよび方法
US10372590B2 (en) 2013-11-22 2019-08-06 International Business Corporation Determining instruction execution history in a debugger
US10212226B2 (en) 2014-01-16 2019-02-19 Hewlett Packard Enterprise Development Lp Node cluster synchronization
US9996445B2 (en) * 2014-01-17 2018-06-12 International Business Machines Corporation Computer flight recorder with active error detection
GB2506826B (en) 2014-02-12 2014-09-17 Ultrasoc Technologies Ltd Monitoring functional testing of an integrated circuit chip
US9639432B2 (en) * 2014-12-01 2017-05-02 Citrix Systems, Inc. Live rollback for a computing environment
CN107807555A (zh) * 2017-09-18 2018-03-16 中国科学院合肥物质科学研究院 基于设备支持更改epics记录类型的时间戳的方法
CN113352329A (zh) * 2021-06-28 2021-09-07 珠海市一微半导体有限公司 机器人多系统调试信息的实时序列化方法及机器人

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914657A (en) * 1987-04-15 1990-04-03 Allied-Signal Inc. Operations controller for a fault tolerant multiple node processing system
JPH027136A (ja) * 1988-06-27 1990-01-11 Toshiba Corp 稼働状況管理装置
JPH03113647A (ja) * 1989-09-28 1991-05-15 Hitachi Ltd 計算機システムおよびトレース装置
US5774377A (en) * 1991-07-30 1998-06-30 Hewlett-Packard Company Method and apparatus for monitoring a subsystem within a distributed system for providing an archive of events within a certain time of a trap condition
US5471631A (en) * 1992-10-19 1995-11-28 International Business Machines Corporation Using time stamps to correlate data processing event times in connected data processing units
US5317564A (en) 1992-12-30 1994-05-31 Intel Corporation Merging network for collection of data from multi-computers
JP3344121B2 (ja) * 1994-11-15 2002-11-11 株式会社日立製作所 分散処理プロセッサシステムにおける性能データ処理方法
US5642478A (en) * 1994-12-29 1997-06-24 International Business Machines Corporation Distributed trace data acquisition system
JPH096464A (ja) * 1995-06-21 1997-01-10 Hitachi Ltd 時刻設定装置
US6327630B1 (en) * 1996-07-24 2001-12-04 Hewlett-Packard Company Ordered message reception in a distributed data processing system
US5848264A (en) * 1996-10-25 1998-12-08 S3 Incorporated Debug and video queue for multi-processor chip
US6125368A (en) * 1997-02-28 2000-09-26 Oracle Corporation Fault-tolerant timestamp generation for multi-node parallel databases
US6269412B1 (en) * 1997-05-13 2001-07-31 Micron Technology, Inc. Apparatus for recording information system events
US6243838B1 (en) * 1997-05-13 2001-06-05 Micron Electronics, Inc. Method for automatically reporting a system failure in a server
US6170067B1 (en) * 1997-05-13 2001-01-02 Micron Technology, Inc. System for automatically reporting a system failure in a server
US6282701B1 (en) * 1997-07-31 2001-08-28 Mutek Solutions, Ltd. System and method for monitoring and analyzing the execution of computer programs
US6170063B1 (en) * 1998-03-07 2001-01-02 Hewlett-Packard Company Method for performing atomic, concurrent read and write operations on multiple storage devices
US6145122A (en) * 1998-04-27 2000-11-07 Motorola, Inc. Development interface for a data processor
JP4087974B2 (ja) * 1999-03-10 2008-05-21 株式会社東芝 設備障害管理装置および設備障害管理方法、ならびに記憶媒体
US6502210B1 (en) * 1999-10-01 2002-12-31 Stmicroelectronics, Ltd. Microcomputer debug architecture and method
US6487683B1 (en) * 1999-10-01 2002-11-26 Stmicroelectronics Limited Microcomputer debug architecture and method
US6557119B1 (en) * 1999-10-01 2003-04-29 Stmicroelectronics Limited Microcomputer debug architecture and method
US6615370B1 (en) * 1999-10-01 2003-09-02 Hitachi, Ltd. Circuit for storing trace information
US6769076B1 (en) * 2000-02-07 2004-07-27 Freescale Semiconductor, Inc. Real-time processor debug system
US6895009B1 (en) * 2000-04-07 2005-05-17 Omneon Video Networks Method of generating timestamps for isochronous data
US6944187B1 (en) * 2000-08-09 2005-09-13 Alcatel Canada Inc. Feature implementation in a real time stamp distribution system
JP3913470B2 (ja) * 2000-12-28 2007-05-09 株式会社東芝 システムlsi
US6792564B2 (en) * 2001-03-01 2004-09-14 International Business Machines Corporation Standardized format for reporting error events occurring within logically partitioned multiprocessing systems
US6966015B2 (en) * 2001-03-22 2005-11-15 Micromuse, Ltd. Method and system for reducing false alarms in network fault management systems
US20020169863A1 (en) 2001-05-08 2002-11-14 Robert Beckwith Multi-client to multi-server simulation environment control system (JULEP)
US6883162B2 (en) 2001-06-06 2005-04-19 Sun Microsystems, Inc. Annotations for transaction tracing
DE10132313A1 (de) * 2001-07-06 2003-01-23 Infineon Technologies Ag Programmgesteuerte Einheit
US7031869B2 (en) * 2001-12-28 2006-04-18 Hewlett-Packard Development Company, L.P. Method and apparatus for managing timestamps when storing data
US6931355B2 (en) * 2002-02-26 2005-08-16 Xerox Corporation Method and apparatus for providing data logging in a modular device
US7003730B2 (en) * 2002-03-08 2006-02-21 International Business Machines Corporation Graphical user interface to build event-based dynamic searches or queries using event profiles
US7058855B2 (en) * 2002-07-24 2006-06-06 Infineon Technologies Ag Emulation interface system
US7213040B1 (en) * 2002-10-29 2007-05-01 Novell, Inc. Apparatus for policy based storage of file data and meta-data changes over time
US20040148373A1 (en) * 2003-01-23 2004-07-29 International Business Machines Corporation Service level agreement compliance measurement
US7149926B2 (en) * 2003-05-22 2006-12-12 Infineon Technologies Ag Configurable real-time trace port for embedded processors
US7249288B2 (en) * 2004-09-14 2007-07-24 Freescale Semiconductor, Inc. Method and apparatus for non-intrusive tracing
US9038070B2 (en) * 2004-09-14 2015-05-19 Synopsys, Inc. Debug in a multicore architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632461B (zh) * 2017-05-25 2018-08-11 緯穎科技服務股份有限公司 獲取時間戳記的方法以及使用該方法的電腦裝置

Also Published As

Publication number Publication date
TW200535598A (en) 2005-11-01
JP2007513425A (ja) 2007-05-24
EP1690184A4 (en) 2010-09-29
EP1690184B1 (en) 2014-01-08
EP1690184A1 (en) 2006-08-16
CN1882915A (zh) 2006-12-20
JP4805163B2 (ja) 2011-11-02
KR101069120B1 (ko) 2011-10-04
WO2005062181A1 (en) 2005-07-07
US20050138484A1 (en) 2005-06-23
US7500152B2 (en) 2009-03-03
KR20070001895A (ko) 2007-01-04
CN100538652C (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
TWI358636B (en) System for time ordering events
JP6404467B2 (ja) I/o acタイミングのためのデューティサイクルベースのタイミングマージニング
TWI608326B (zh) 用以測量介於具有獨立矽時脈的裝置之間的時間偏置之設備、方法及系統
TW201128348A (en) Method for generating multiple serial bus chip selects using single chip select signal and modulation of clock signal frequency
JP5210377B2 (ja) ユニバーサル・シリアル・バスにおけるデータ取得においてトリガ遅延を削減する方法及びシステム
TW201203948A (en) A method, apparatus, and system for enabling a deterministic interface
TWI288871B (en) On-chip hardware debug support units utilizing multiple asynchronous clocks
US10530562B2 (en) Correlating local time counts of first and second integrated circuits
US9208008B2 (en) Method and apparatus for multi-chip reduced pin cross triggering to enhance debug experience
US8832500B2 (en) Multiple clock domain tracing
CA1113575A (en) Check circuit for synchronized clocks
Champion et al. TiCkS: A flexible White-Rabbit based time-stamping board
US10763829B2 (en) Counter circuitry and method
US8942300B1 (en) Integrated digitizer system with streaming interface
CN100405253C (zh) 数据传送同步化电路、方法及计算机
KR101334111B1 (ko) 쿼드 데이터 레이트(qdr) 제어기 및 그의 실현방법
WO2018191683A2 (en) Circuit for meeting setup and hold times of a control signal with respect to a clock
CN105530656B (zh) 一种无线传感器网络时间同步性能评估方法及系统
JPWO2009147797A1 (ja) 試験装置、伝送回路、試験装置の制御方法および伝送回路の制御方法
JP2009003495A (ja) 制御装置、擬似乱数生成器の制御方法及び電子機器
CN105320008B (zh) 用于异步状态机的仲裁器
Serra-Gallifa et al. Harmony: A Generic FPGA Based Solution for Flexible Feedback Systems
JP3709355B2 (ja) クロック同期化システム、及びその方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees