TWI632461B

TWI632461B - 獲取時間戳記的方法以及使用該方法的電腦裝置

Info

Publication number: TWI632461B
Application number: TW106117334A
Authority: TW
Inventors: 葉俊傑; 吳明昇
Original assignee: 緯穎科技服務股份有限公司
Priority date: 2017-05-25
Filing date: 2017-05-25
Publication date: 2018-08-11
Also published as: US20180341285A1; CN108932007B; TW201901448A; US10496128B2; CN108932007A

Abstract

一種電腦裝置，包括處理器、計數器電路及基板管理處理器。處理器產生至少一信號。計數器電路包括至少一計數器，至少一計數器耦接對應的至少一信號且接收電腦裝置的內部時脈信號。基板管理處理器耦接至少一計數器並啟動至少一計數器。至少一計數器偵測對應的至少一信號以在對應的至少一信號致能時依據內部時脈信號進行計數以產生計數值。接著，基板管理控制器控制至少一計數器停止計數，並透過至少一計數器中的計數值及停止至少一計數器的時間點來獲取對應的至少一信號的致能時間點，以將致能時間點作為至少一信號的時間戳記。

Description

獲取時間戳記的方法以及使用該方法的電腦裝置

本發明是有關於一種改善電腦功能的方法，且特別是有關於一種獲取時間戳記的方法以及使用該方法的電腦裝置。

隨著電腦技術的快速普及，人們對伺服器系統的要求也越來越高。因應於市場的需求，業界的一些廠商推出了智慧平台管理介面（Intelligent Platform Management Interface，IPMI）。IPMI橫跨不同的作業系統、韌體和硬體平台，是使硬體管理具備智慧化的新一代通用介面標準。IPMI可以智慧型的監視、控制以及自動回報大量伺服器的運作狀況，藉以降低伺服器系統成本。

一般而言，管理伺服器就是使用IPMI管理平台，而基板管理控制器（Baseboard Management Controller，BMC）是管理平台核心控制器。系統管理軟體對各個被管理裝置的管理，都是通過BMC通信實現的。BMC可以將整個管理平台系統中發生的事件連同時間記錄於系統事件日誌（System Event Log，SEL）中，以供管理者查詢。

在管理伺服器時，對管理者常見的困擾之一是BMC記錄於系統事件日誌上的時間戳記並不是非常地精準。雖然以目前的技術而言，BMC已可以經由基本輸入輸出系統（Basic Input/Output System，BIOS）於開機時進行時間校正，或是BMC本身已可以支援網路時間協定（Network Time Protocol，NTP）的功能以進行時間校正。然而，上述的時間校正方法僅能確保BMC本身之實時時鐘（Real-Time Clock，RTC）的時間正確，卻無法保證記錄於系統事件日誌上的時間戳記是正確的，原因在於，BMC是依靠輪詢各個感測器以及寫入系統事件日誌時加入時間戳記的，受限於BMC本身的運算能力，BMC並無法提供非常精準之系統事件日誌的時間戳記，例如，時間戳記無法精準到毫秒層級。

基於上述的原因，當有多個事件在相近的時間發生時（例如：毫秒層級），管理者並無法藉由系統事件日誌記錄的時間戳記判斷事件發生的先後順序，時常導致管理者無法正確地找出事件發生的原因，因此，如何使BMC能提供更精準的時間戳記，是本領域人員欲解決的問題之一。

本發明提供一種獲取時間戳記的方法以及使用該方法的電腦裝置。

本發明的一實施例提出一種電腦裝置，包括處理器、計數器電路及基板管理處理器。處理器產生至少一信號。計數器電路包括至少一計數器，至少一計數器耦接對應的至少一信號且接收電腦裝置的內部時脈信號。基板管理處理器耦接至少一計數器並啟動至少一計數器。至少一計數器偵測對應的至少一信號以在對應的至少一信號致能時依據內部時脈信號進行計數以產生計數值。接著，基板管理控制器控制至少一計數器停止計數，並透過至少一計數器中的計數值及停止至少一計數器的時間點來獲取對應的至少一信號的致能時間點，以將致能時間點作為至少一信號的時間戳記。

本發明的另一實施例提出一種獲取時間戳記的方法，適用於電腦裝置，其步驟包括：首先，由基板管理控制器啟動至少一計數器，至少一計數器偵測對應的至少一信號，以在對應的至少一信號致能時依據電腦裝置的內部時脈信號進行計數以產生計數值。接著，由所述基板管理控制器控制至少一計數器停止計數，並透過至少一計數器中的計數值以及停止至少一計數器的時間點來獲取對應的至少一信號的致能時間點，以將致能時間點作為至少一信號的時間戳記。

基於上述，本發明藉由計數器輔助基板管理控制器記錄事件發生的時間戳記，可使電腦裝置在記錄事件發生的時間戳記時，不會因為基板管理控制器本身的運算能力不足而影響時間戳記的精確度。透過計數器中的計數值以及停止計數器的時間點來獲取對應信號的致能時間點，無論基板管理控制器的韌體提早或延後去讀取計數器電路上的計數值，都不會影響到所獲取致能時間點的準確度。如此，當多個事件同時發生或發生時間點非常相近時，系統事件日誌仍能非常精準地記錄各事件的時間戳記，幫助系統管理者判斷各個事件發生的先後順序。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依據本發明一實施例繪示電腦裝置100的示意圖。電腦裝置100可包括處理器110、計數器電路130及基板管理處理器150。處理器110可經配置以處理數位信號，並執行本發明的實施例提出的獲取時間戳記方法。處理器110的功能可利用如程式單元，如微處理器、微控制器、數位信號處理器（Digital Signal Processor，DSP）晶片、現場可程式化閘陣列（Field-programmable Gate Array，FPGA）複雜可程式邏輯裝置（Complex Programmable Logic Device，CPLD）等實現。

計數器電路130包括至少一計數器131，計數器131可接收電腦裝置100的內部時脈信號（Internal Clock）IC。此外，計數器131可回應於接收啟動指令on而開始累加計數值CV1，也可回應於接收停止指令SW1而停止累加計數值CV1。計數器電路130的功能可透過複雜可程式邏輯裝置、現場可程式化閘陣列等實現，且啟動指令on以及停止指令SW1可以是軟體指令（Software Command），本發明並不加以限制。

基板管理處理器150耦接計數器131，並且可作為IPMI管理平台的核心控制器。系統管理軟體可透過基板管理處理器150與管理平台系統中的各個裝置通信，藉以進行遠端的管理。基板管理處理器150並可將整個管理平台系統中發生的事件連同時間記錄於系統事件日誌（System Event Log，SEL）中，以供系統管理者查詢。

在本實施例中，處理器110可經配置以產少至少一信號I1。舉例而言，信號I1可以是因處理器機器檢查錯誤（CPU Machine Check Error，以下簡稱MC Error）或記憶體無法校正錯誤（Memory Uncorrectable Error，以下簡稱Mem Error）而引發或發出的中斷（Interrupt）信號。

計數器131可耦接與計數器131對應的信號I1。在啟動基板管理處理器150時，基板管理處理器150可發送例如啟動指令on至計數器131以啟動計數器131，使計數器131開始偵測對應計數器131的信號I1。當計數器131偵測到信號I1被致能時，計數器131會開始依據內部時脈信號IC的週期進行計數，藉以產生計數值CV1。

當計數器131開始進行計數時，信號I1會經由計數器131傳送至基板管理處理器150。傳統上，回應於基板管理處理器接收到信號I1，基板管理處理器會將接收到信號I1時的時間戳記記錄於系統事件日誌，以提供系統管理者查詢。然而，受限於基板管理處理器本身的運算能力，基板管理處理器記錄於系統事件日誌上之信號I1的時間戳記，往往慢於信號I1實際被接收到的時間，從而致使時間戳記的精準度降低。

相對的，在本實施例中，回應於基板管理處理器150接收到信號I1，基板管理處理器150會控制計數器131停止計數，並透過計數器131中的計數值CV1以及停止計數器131的時間點來獲取對應信號I1的致能時間點，以將致能時間點作為信號I1的時間戳記。具體而言，基板管理控制器150可將停止計數器131的時間點減去內部時脈信號IC的週期乘以計數值CV1的數值，以獲得致能時間點，即信號I1的時間戳記。

詳細而言，請參照圖2。圖2是依據本發明一實施例繪示電腦裝置100內部信號的時序圖，需注意的是，圖2的時序圖僅作為幫助理解本發明的參考範例，並不用以限制本發明。在本實施例中，當啟動基板管理處理器150時，基板管理處理器150可於時間點201發送啟動指令on至計數器131，使計數器131開始偵測對應於計數器131的信號I1是否被致能。在計數器131被啟動後，若電腦裝置100發生事件，例如處理器發生了機器檢查錯誤，而致使對應於該事件的信號I1（例如：對應於機器檢查錯誤的中斷信號）在時間點203被致能時，計數器131會從時間點203開始依據內部時脈信號IC的週期累加計數值CV1，直到計數器131在時間點205接收到來自基板管理處理器150的停止指令SW1為止。

在信號I1經由計數器131傳送至基板管理處理器150後，基板管理處理器150會發送停止指令SW1至計數器131，通知計數器131停止計數。接著，計數器131會讀取儲存於計數器131中的計數值CV1。在圖2的實施例中，基板管理處理器150在時間點205發送停止指令SW1至計數器131，並讀取出數值為「5」的計數值CV1。

需注意的是，圖2的實施例雖是將信號I1的上升邊緣作為信號I1被致能的時間點，但本發明並不加以限制，例如，也可將信號I1的下降邊緣作為信號I1被致能的時間點。

在基板管理處理器150獲得計數值CV1後，基板管理處理器150可將停止計數器131的時間點205減去內部時脈信號IC的週期乘以計數值CV1的數值「5」，其中內部時脈信號IC的週期乘以計數值CV1後的商數會相當接近圖2中的時間區間207的值。換言之，基板管理處理器150可將時間點205減去相近於時間區間207的值，藉此獲得相當接近時間點203之信號I1的致能時間點。隨後，基板管理處理器150可將所述信號I1的致能時間點作為信號I1的時間戳記。

圖3是依據本發明一實施例繪示另一電腦裝置300的示意圖。電腦裝置300可包括處理器310、計數器電路330及基板管理處理器350，且基板管理處理器350可包括計數器331以及計數器333，其中處理器310、計數器電路330、計數器331與計數器333、基板管理處理器350的功能與構造可分別對應於電腦裝置100的處理器110、計數器電路130、計數器131、基板管理處理器150的功能與構造，故在此不再贅述。

電腦裝置300與電腦裝置100的主要差異在於，電腦裝置300的計數器電路330包括兩個計數器，計數器331及計數器333。此外，處理器310可發送兩個信號I1及I2，信號I1及I2分別對應於計數器331及計數器333。舉例而言，信號I1可以是因處理器機器檢查錯誤而發出的MC Error中斷信號，而信號I2可以是因記憶體無法校正錯誤而發出的Mem Error中斷信號，但本發明並不加以限制。

基板管理處理器350獲取信號I1及信號I2的時間戳記的方法與圖1實施例中獲取信號I1的時間戳記的方法相同。當信號I1與信號I2同時或在相當接近的時間點被致能時，基板管理處理器350可透過圖1實施例所述的方法獲取較精準的信號I1時間戳記與信號I2時間戳記，例如，信號I1與信號I2的時間戳記可精準到毫秒層級。在基板管理控制器350獲得信號I1的時間戳記與信號I2的時間戳記後，基板管理控制器350即可依據信號I1與信號I2各自的時間戳記來得知對應信號I1與信號I2的中斷事件的確切發生時間點，例如，當信號I1發生時間早於信號I2時，基板管理控制器350可將信號I1的時間戳記與信號I2的時間戳記記錄於系統事件日誌中，系統管理者即可透過該些時間戳記判斷出對應於信號I1的處理器機器檢查錯誤發生的時間早於對應於信號I2的記憶體無法校正錯誤發生的時間，以利系統管理者進行系統除錯。

需注意的是，圖3實施例雖然是以處理器310可發送兩個信號，且計數器電路330可包括兩個計數器331及333為例，但本領域人員應當通曉，處理器可發送兩個信號數量以及計數器電路可包括的計數器數量可由使用者依據其需求而變動之，本發明並不加以限制。

圖4是依據本發明一實施例繪示獲取時間戳記的方法，圖4的方法適用於本發明揭露的電腦裝置100。在步驟S401，啟動至少一計數器131，至少一計數器131偵測對應的至少一信號I1，以在對應的至少一信號I1致能時依據電腦裝置100的內部時脈信號IC進行計數以產生計數值CV1。在步驟S403，控制至少一計數器131停止計數，並透過至少一計數器131中的計數值CV1以及停止至少一計數器131的時間點來獲取對應的至少一信號I1的致能時間點，以將致能時間點作為至少一信號I1的時間戳記。

圖5是依據本發明一實施例繪示另一獲取時間戳記的方法，圖5的方法適用於本發明揭露的電腦裝置300。在步驟S501，啟動第一計數器331及第二計數器333，第一計數器331及第二計數器333分別偵測各自對應的第一信號I1及第二信號I2，以分別在對應的第一信號I1及第二信號I2致能時依據電腦裝置300的內部時脈信號IC進行計數以分別產生第一計數值CV1及第二計數值CV2。在步驟S503，控制第一計數器331及第二計數器333停止計數，並透過第一計數器331中的第一計數值CV1以及停止第一計數器331的時間點來獲取對應的第一信號I1的第一致能時間點，並透過第二計數器333中的第二計數值CV2以及停止第二計數器333的時間點來獲取對應的第二信號I2的第二致能時間點，以分別將第一致能時間點及第二致能時間點作為第一信號I1及第二信號I2的時間戳記。在步驟S505，依據每個信號各自的時間戳記來得知對應每個信號的中斷事件的確切發生時間點。

綜上所述，本發明藉由計數器輔助基板管理控制器記錄事件發生的時間戳記，可使電腦裝置在記錄事件發生的時間戳記時，不會因為基板管理控制器本身的運算能力不足而影響時間戳記的精確度。透過計數器中的計數值以及停止計數器的時間點來獲取對應信號的致能時間點，無論基板管理控制器的韌體提早或延後去讀取計數器電路上的計數值，都不會影響到所獲取致能時間點的準確度。如此，當多個事件同時發生或發生時間點非常相近時，系統事件日誌仍能非常精準地記錄各事件的時間戳記，幫助系統管理者判斷各個事件發生的先後順序。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、300‧‧‧電子裝置
110、310‧‧‧處理器
130、330‧‧‧計數器電路
131、331、333‧‧‧計數器
150、350‧‧‧基板管理處理器
201、203、205‧‧‧時間點
207‧‧‧時間區間
CV1、CV2‧‧‧計數值
I1、I2‧‧‧訊號
IC‧‧‧內部時脈信號
on‧‧‧啟動指令
SW1、SW2‧‧‧停止指令
S401、S403、S501、S503、S505‧‧‧步驟

圖1是依據本發明一實施例繪示電腦裝置的示意圖。圖2是依據本發明一實施例繪示電腦裝置內部信號的時序圖。圖3是依據本發明一實施例繪示另一電腦裝置的示意圖。圖4是依據本發明一實施例繪示獲取時間戳記的方法。圖5是依據本發明一實施例繪示另一獲取時間戳記的方法。

Claims

一種電腦裝置，包括：處理器，產生至少一信號；計數器電路，包括至少一計數器，所述至少一計數器耦接對應的所述至少一信號，且所述至少一計數器接收所述電腦裝置中的內部時脈信號；以及基板管理處理器，耦接所述至少一計數器，其中，所述基板管理控制器啟動所述至少一計數器，所述至少一計數器偵測對應的所述至少一信號，以在對應的所述至少一信號致能時依據所述內部時脈信號進行計數以產生計數值，並且，所述基板管理控制器控制所述至少一計數器停止計數，並透過所述至少一計數器中的所述計數值以及停止所述至少一計數器的時間點來獲取對應的所述至少一信號的致能時間點，以將所述致能時間點作為所述至少一信號的時間戳記。
如申請專利範圍第1項所述的電腦裝置，其中所述基板管理控制器將停止所述至少一計數器的時間點減去所述內部時脈信號的週期乘以所述計數值的數值，以獲得所述致能時間點。
如申請專利範圍第1項所述的電腦裝置，其中所述至少一信號為該處理器發出的中斷（interrupt）信號。
如申請專利範圍第1項所述的電腦裝置，其中所述計數器電路以複雜可程式邏輯裝置、現場可程式化閘陣列來實現。
如申請專利範圍第1項所述的電腦裝置，其中所述基板管理控制器依據每個所述至少一信號各自的時間戳記來得知對應每個所述至少一信號的中斷事件的確切發生時間點。
一種獲取時間戳記的方法，適用於電腦裝置，包括：啟動至少一計數器，所述至少一計數器偵測對應的至少一信號，以在對應的所述至少一信號致能時依據所述電腦裝置的內部時脈信號進行計數以產生計數值；以及控制所述至少一計數器停止計數，並透過所述至少一計數器中的所述計數值以及停止所述至少一計數器的時間點來獲取對應的所述至少一信號的致能時間點，以將所述致能時間點作為所述至少一信號的時間戳記。
如申請專利範圍第6項所述的方法，更包括：將停止所述至少一計數器的時間點減去所述內部時脈信號的週期乘以所述計數值的數值，以獲得所述致能時間點。
如申請專利範圍第6項所述的方法，其中所述至少一信號為該電腦裝置中的處理器發出的中斷信號。
如申請專利範圍第6項所述的方法，其中所述計數器以複雜可程式邏輯裝置、現場可程式化閘陣列來實現。
如申請專利範圍第6項所述的方法，更包括：依據每個所述至少一信號各自的時間戳記來得知對應每個所述至少一信號的中斷事件的確切發生時間點。