JP2013206472A - リアルタイムシステムでタイムスタンプを形成する方法、データ処理装置、コンピュータプログラム製品、および、ディジタル記憶媒体 - Google Patents
リアルタイムシステムでタイムスタンプを形成する方法、データ処理装置、コンピュータプログラム製品、および、ディジタル記憶媒体 Download PDFInfo
- Publication number
- JP2013206472A JP2013206472A JP2013071366A JP2013071366A JP2013206472A JP 2013206472 A JP2013206472 A JP 2013206472A JP 2013071366 A JP2013071366 A JP 2013071366A JP 2013071366 A JP2013071366 A JP 2013071366A JP 2013206472 A JP2013206472 A JP 2013206472A
- Authority
- JP
- Japan
- Prior art keywords
- time
- real
- cpu
- counter
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004590 computer program Methods 0.000 title claims description 4
- 230000000737 periodic effect Effects 0.000 claims description 21
- 230000001360 synchronised effect Effects 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Debugging And Monitoring (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】CPUのクロック信号により駆動される、システムクロックに対するCPUカウンタが準備され、CPUのクロック信号により駆動される、CPU内の同期カウンタが準備され、CPUカウンタが読み出されてリアルタイムアプリケーションによってシステムクロックが形成され、リアルタイムアプリケーション中に同期カウンタが問い合わされ、同期カウンタがCPUカウンタとシステムクロックとの最後の同期から所定の時間よりも長い時間が経過したことに相応する値を出力する場合、CPUカウンタがリアルタイムアプリケーションのシステムクロックに同期される。
【選択図】図1
Description
Claims (15)
- 相互に協働するFPGA(2)とCPU(3)とを含み、前記FPGA(2)内にシステムクロックを有する少なくとも1つのレジスタ(4)が構成されている
リアルタイムシステム(1)でタイムスタンプを形成する方法であって、
前記CPU(3)のクロック信号により駆動される、前記システムクロックに対するCPUカウンタ(6)を準備するステップと、
前記CPU(3)のクロック信号により駆動される、前記CPU(3)内の同期カウンタ(7)を準備するステップと、
前記CPUカウンタ(6)を読み出してリアルタイムアプリケーション(9)によって前記システムクロックを形成するステップと、
前記リアルタイムアプリケーション(9)中に前記同期カウンタ(7)を問い合わせるステップと、
前記同期カウンタ(7)が前記CPUカウンタ(6)と前記システムクロックとの最後の同期から所定の時間よりも長い時間が経過したことに相応する値を出力する場合、前記CPUカウンタ(6)を前記リアルタイムアプリケーション(9)の前記システムクロックに同期させるステップと
を含む
ことを特徴とするリアルタイムシステムでタイムスタンプを形成する方法。 - 前記CPUカウンタ(6)を前記システムクロックに同期させるステップは、同期時点で前記CPUカウンタ(6)およびFPGAレジスタ値を記憶させるステップを含み、前記リアルタイムアプリケーション(9)によって前記システムクロックを形成するステップは、記憶されたCPUカウンタ(6)と記憶されたFPGAレジスタ値と読み出されたCPUカウンタ(6)の値とから前記システムクロックを計算するステップを含む、請求項1記載のリアルタイムシステムでタイムスタンプを形成する方法。
- 前記同期時点でCPUカウンタ(6)を記憶するステップは、前記FPGAレジスタ値を記憶する前に前記CPUカウンタ(6)を読み出すステップと、前記FPGAレジスタ値を記憶した後に前記CPUカウンタ(6)を読み出すステップと、前記FPGAレジスタ値の記憶前後での前記CPUカウンタ(6)の時間平均値を記憶するステップとを含む、請求項2記載のリアルタイムシステムでタイムスタンプを形成する方法。
- 前記リアルタイムアプリケーション(9)によって前記CPUカウンタ(6)を読み出すステップを、前記リアルタイムアプリケーション(9)中に前記同期カウンタ(7)を問い合わせるステップ、および、前記CPUカウンタ(6)を前記リアルタイムアプリケーション(9)の前記システムクロックに同期させるステップとともに行う、請求項1から3までのいずれか1項記載のリアルタイムシステムでタイムスタンプを形成する方法。
- 前記リアルタイムアプリケーション(9)中に前記同期カウンタ(7)を問い合わせるステップ、および、前記CPUカウンタ(6)を前記リアルタイムアプリケーション(9)の前記システムクロックに同期させるステップを、前記リアルタイムアプリケーション(9)によって前記CPUカウンタ(6)を読み出すステップの前に行う、請求項4記載のリアルタイムシステムでタイムスタンプを形成する方法。
- さらに、前記CPUカウンタ(6)を前記システムクロックに周期的に同期させるステップを含む、請求項1から5までのいずれか1項記載のリアルタイムシステムでタイムスタンプを形成する方法。
- 前記CPUカウンタ(6)と前記システムクロックとを周期的に同期させるステップを、周期的なリアルタイムアプリケーション(9)または周期的なリアルタイムタスク(10,11,12)の一部として行う、請求項6記載のリアルタイムシステムでタイムスタンプを形成する方法。
- 前記周期的なリアルタイムアプリケーション(9)または前記周期的なリアルタイムタスク(10,11,12)として、全ての周期的なリアルタイムアプリケーション(9)または全ての周期的なリアルタイムタスク(10,11,12)から最大周期持続時間を有するリアルタイムアプリケーションまたはリアルタイムタスクを選択する、請求項7記載のリアルタイムシステムでタイムスタンプを形成する方法。
- 前記CPUカウンタ(6)と前記システムクロックとの同期を、優先度の低いアプリケーションとして行う、請求項1から8までのいずれか1項記載のリアルタイムシステムでタイムスタンプを形成する方法。
- 前記リアルタイムシステム(1)が前記リアルタイムアプリケーション(9)および/または前記リアルタイムタスク(10,11,12)の時間的進行に対するプランを作成し、前記CPUカウンタ(6)と前記システムクロックとの同期をリアルタイムアプリケーション(9)またはリアルタイムタスク(10,11,12)によって占有されていない時間期間で行う、請求項1から9までのいずれか1項記載のリアルタイムシステムでタイムスタンプを形成する方法。
- 前記リアルタイムシステム(1)が複数のCPU(3)を備えており、各CPU(3)内にシステムクロックに対するCPUカウンタ(6)と同期カウンタ(7)とが1つずつ設けられ、前記CPUカウンタ(6)とリアルタイムアプリケーション(9)のシステムクロックとの同期をCPU(3)ごとに独立に行う、請求項1から10までのいずれか1項記載のリアルタイムシステムでタイムスタンプを形成する方法。
- 相互に協働するFPGA(2)およびCPU(3)を備えたリアルタイムシステム(1)としてのデータ処理装置であって、
前記FPGA(2)内に、システムクロックを有する少なくとも1つのレジスタ(4)が構成されている、
データ処理装置において、
前記リアルタイムシステム(1)が請求項1から11までのいずれか1項記載の方法を実行するように構成されている
ことを特徴とするデータ処理装置。 - 前記リアルタイムシステム(1)が、複数のCPU(3)を備えており、かつ、請求項1から10までのいずれか1項記載の方法を請求項11記載の方法に関連して実行するように構成されている、請求項12記載のデータ処理装置。
- ロード後に適切なデータ処理装置で請求項1から11までのいずれか1項記載の方法の各ステップを実行するための、コンピュータによって実現される指令を含む、コンピュータプログラム製品。
- 電子的に読み取り可能な制御信号を含むディジタル記憶媒体であって、前記制御信号は、請求項1から11までのいずれか1項記載の方法がコンピュータシステム上で実行されるようにプログラマブルコンピュータシステムと協働する、ディジタル記憶媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP12162111.4A EP2645200B1 (de) | 2012-03-29 | 2012-03-29 | Verfahren und Datenverarbeitungsanlage zum Bereitstellen eines Zeitstempels |
EP12162111.4 | 2012-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013206472A true JP2013206472A (ja) | 2013-10-07 |
JP6116319B2 JP6116319B2 (ja) | 2017-04-19 |
Family
ID=45952926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013071366A Active JP6116319B2 (ja) | 2012-03-29 | 2013-03-29 | リアルタイムシステムでタイムスタンプを形成する方法、データ処理装置、コンピュータプログラム製品、および、ディジタル記憶媒体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9600023B2 (ja) |
EP (1) | EP2645200B1 (ja) |
JP (1) | JP6116319B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10211673B2 (en) | 2015-03-04 | 2019-02-19 | Siemens Industry, Inc. | Apparatus and methods for timestamping electrical data in a panel meter |
US10771081B2 (en) | 2016-01-15 | 2020-09-08 | Hewlett Packard Enterprise Development Lp | Multi-core circuit with mixed signaling |
CN106874079A (zh) * | 2016-06-08 | 2017-06-20 | 阿里巴巴集团控股有限公司 | 一种任务执行的方法及装置 |
TWI632461B (zh) * | 2017-05-25 | 2018-08-11 | 緯穎科技服務股份有限公司 | 獲取時間戳記的方法以及使用該方法的電腦裝置 |
US10705843B2 (en) * | 2017-12-21 | 2020-07-07 | International Business Machines Corporation | Method and system for detection of thread stall |
CN112019288B (zh) * | 2019-05-31 | 2022-09-02 | 华为技术有限公司 | 时间同步方法、业务单板及网络设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040117682A1 (en) * | 2002-12-17 | 2004-06-17 | Jianzhong Xu | System and method for synchronizing a plurality of processors in a multiprocessor computer platform employing a global clock counter |
JP2009512392A (ja) * | 2005-10-17 | 2009-03-19 | ハリス・コーポレーション | 多重プロセッサ組込システムにおける時刻同期及び配信とそれに関連する方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5059926A (en) * | 1991-03-13 | 1991-10-22 | Motorola, Inc. | Frequency synchronization apparatus |
US6370161B1 (en) * | 1998-05-20 | 2002-04-09 | Aspect Communications | Time synchronization of distributed computer telephony communication applications in a computer network |
TW578384B (en) * | 2003-01-15 | 2004-03-01 | Benq Corp | Method and system capable of synchronizing the clock signal of each semiconductor device |
US7239581B2 (en) * | 2004-08-24 | 2007-07-03 | Symantec Operating Corporation | Systems and methods for synchronizing the internal clocks of a plurality of processor modules |
-
2012
- 2012-03-29 EP EP12162111.4A patent/EP2645200B1/de active Active
-
2013
- 2013-03-28 US US13/852,595 patent/US9600023B2/en active Active
- 2013-03-29 JP JP2013071366A patent/JP6116319B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040117682A1 (en) * | 2002-12-17 | 2004-06-17 | Jianzhong Xu | System and method for synchronizing a plurality of processors in a multiprocessor computer platform employing a global clock counter |
JP2009512392A (ja) * | 2005-10-17 | 2009-03-19 | ハリス・コーポレーション | 多重プロセッサ組込システムにおける時刻同期及び配信とそれに関連する方法 |
Also Published As
Publication number | Publication date |
---|---|
US9600023B2 (en) | 2017-03-21 |
JP6116319B2 (ja) | 2017-04-19 |
US20130262911A1 (en) | 2013-10-03 |
EP2645200A1 (de) | 2013-10-02 |
EP2645200B1 (de) | 2017-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6116319B2 (ja) | リアルタイムシステムでタイムスタンプを形成する方法、データ処理装置、コンピュータプログラム製品、および、ディジタル記憶媒体 | |
US10990084B2 (en) | Control apparatus, data structure, and information processing method | |
JP6399136B1 (ja) | 制御装置、制御プログラム、および制御システム | |
US7801258B2 (en) | Aligning timebases to share synchronized periodic signals | |
US10891280B2 (en) | Controller for improved time-series data collection | |
JP6192995B2 (ja) | 通信装置、通信システム、通信方法およびコンピュータプログラム | |
US10972579B2 (en) | Adaptive scheduling for edge devices and networks | |
US8464089B2 (en) | Tracing apparatus and tracing system | |
CN101498951B (zh) | 在计算机或可编程机器中处理时间值的方法 | |
US20110222561A1 (en) | Systems and methods for providing time synchronization | |
JP5936716B2 (ja) | 信号処理装置 | |
CN108932007B (zh) | 获取时间戳的方法以及计算机装置 | |
CN103532786A (zh) | 一种服务器同步检测器及同步检测方法和系统 | |
Schmetz et al. | The time synchronization problem in data-intense manufacturing | |
US20140245057A1 (en) | Multi-processor synchronization using time base counters | |
JP6461718B2 (ja) | 管理装置、システム及び方法 | |
JP2012128552A (ja) | 情報処理装置および情報処理装置の時刻同期方法 | |
Kopetz | Why a global time is needed in a dependable sos | |
CN109286461B (zh) | 用于匹配在检测传感器数据时的时间戳的方法 | |
JP2014157386A (ja) | データ処理システム | |
KR20120064553A (ko) | 리눅스 기반 임베디드 시스템에서 실시간 성능 측정 방법 및 그 시스템 | |
JP2007128362A (ja) | 制御装置の時計同期 | |
CN116736935A (zh) | 一种事件时间标定方法、系统、设备及介质 | |
CN112463328A (zh) | 基于多核处理器平台的实时仿真定时方法、系统及介质 | |
CN117792558A (zh) | 用于集成高精度时间的方法、装置、设备和介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170321 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6116319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |