JP3344121B2 - 分散処理プロセッサシステムにおける性能データ処理方法 - Google Patents

分散処理プロセッサシステムにおける性能データ処理方法

Info

Publication number
JP3344121B2
JP3344121B2 JP28023494A JP28023494A JP3344121B2 JP 3344121 B2 JP3344121 B2 JP 3344121B2 JP 28023494 A JP28023494 A JP 28023494A JP 28023494 A JP28023494 A JP 28023494A JP 3344121 B2 JP3344121 B2 JP 3344121B2
Authority
JP
Japan
Prior art keywords
processor
counter value
processor unit
units
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28023494A
Other languages
English (en)
Other versions
JPH08137572A (ja
Inventor
象一 津金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28023494A priority Critical patent/JP3344121B2/ja
Publication of JPH08137572A publication Critical patent/JPH08137572A/ja
Application granted granted Critical
Publication of JP3344121B2 publication Critical patent/JP3344121B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、性能データを記録し処
理する方法に関し、特に並列的に情報処理を行う分散処
理プロセッサシステムにおける性能データ処理方法に関
する。
【0002】
【従来の技術】従来、分散処理プロセッサシステムで
は、各処理装置が各処理装置が有するタイマの時刻にあ
わせて性能データを収集した場合、一般には、各処理装
置のタイマは独自に動作するため、その収集時刻が一致
しない。そこで、各処理装置ではタイマの同期、つまり
各処理装置での時計を一致させた上で、特定の時刻に性
能データを収集することが必要になっていた。
【0003】分散システムにおける時刻合わせ装置とし
て、特開平3−271959号公報に、1台の時計装置
による時刻を絶対時刻として全端末局に同報通信によっ
て配布し、各端末装置間で時刻ずれが発生するのを防
ぎ、システムの信頼性を向上させることができる時刻合
わせ装置が提供されている。
【0004】また分散処理環境において正確なシステム
タイマを維持できるタイマ同期方式として、特開平5−
189385号公報に、各処理装置は分散処理環境系に
対して自己の所有する計時手段が計時した時刻を送信す
ると共に、その時刻を受信した処理装置からの当該処理
装置が所有する計時手段が計時した時刻を受信し、該受
信した時刻と自己の時刻とを比較し、その差が予め設定
された許容誤差範囲を超えていた場合は、受信した時刻
情報に基づいて自己の計時手段の時刻を補正し、その
後、補正した時刻と共に状態情報を記録する技術が示さ
れている。
【0005】
【発明が解決しようとする課題】しかしながら、特開平
3−271959号公報に記載の方法では、各端末局の
状態情報を収集する際には、状態情報を収集する以前に
全端末局間で時刻を合わせてから収集しないと、状態情
報を収集する時刻が全端末間で同時刻にならないという
問題があった。そして、絶対時刻受信時に、端末局の時
計装置の時刻を再セットするためハード装置及びソフト
ウェアが必要となっていた。また、特開平5−1893
85号公報に記載のタイマ同期化方法でも、分散処理環
境系内の各処理装置が能動的に自己の時刻を互いに常時
送信しあい、誤差が許容範囲を超えた場合は計時手段が
有するタイマの値そのものを補正する必要がり、計時手
段の時刻を補正(再セット)するためのハードウェアや
ソフトウェアが必要になっていた。
【0006】本発明の目的は、分散処理プロセッサシス
テムにおいて、全プロセッサでの性能評価データの時系
列を得るのに、計時手段そのものの同期化信号の配布を
必要とせず、性能評価データ取得以前での各プロセッサ
の計時手段の時刻(タイマ、クロック)合わせを不要と
する方法を提供することである。
【0007】
【課題を解決するための手段】上記目的は、プロセッサ
と、記憶装置と、クロックパルス発生装置と、その出力
パルスを計数する計数回路とから成るプロセッサシステ
ムと、前記プロセッサシステムをネットワークへ接続す
るネットワークアダプタと、前記プロセッサシステムの
動作、状況を監視する監視装置とから構成されるプロセ
ッサユニットを複数台有し、前記複数台のプロセッサユ
ニットを接続するネットワークから成る分散処理プロセ
ッサシステムにおける性能データ処理方法であって、前
記各プロセッサユニットの性能データを時系列に並べる
際に、前記各監視装置は、自監視装置が属する前記プロ
セッサユニット内の前記プロセッサに関するデータと前
記計数回路の第1のカウンタ値とを、お互いに非同期に
記録し、事前に定められた特定のプロセッサユニット
は、他の各プロセッサユニットに対しブロードキャスト
メッセージを送信すると共に、自プロセッサユニットの
前記計数回路がカウントした第2のカウンタ値を記録
し、他の各プロセッサユニットは、前記ブロードキャス
トメッセージに応じて、各々独立して動く前記計数回路
がカウントした第3のカウンタ値を同一時刻に記録し、
前記特定のプロセッサユニットは、第2のカウンタ値を
その他の各プロセッサユニットに送信し、特定のプロセ
ッサユニットにおける第3のカウンタ値とその他のプロ
セッサユニットにおける第2のカウンタ値の差分を計算
し、各々のプロセッサユニットに記録されている第1の
カウンタ値を前記差分で補正し、この補正したカウンタ
値により記録したデータの相対的な時間関係を得ること
によって達成される。
【0008】また、前記各プロセッサユニットは、前記
特定のプロセッサからその他の各プロセッサまでの前記
メッセージの遅延時間を予め保持しておき、前記第3の
カウンタ値を記録する際は、第3のカウンタ値から前記
遅延時間を引いた値を第3のカウンタ値として記録する
ことによって達成される。
【0009】
【作用】分散処理プロセッサシステムにおける性能評価
においては、各々のプロセッサの時系列的な動作を正確
に測定し、全体システムを調整することが必要である。
【0010】本発明では、性能評価データを取得した時
刻を記録するのに、各プロセッサユニット間で非同期に
動作しているクロックパルス発生装置からのパルスを計
数して得られるカウンタ値を用いる。性能データ取得時
は、性能評価データと性能評価データ取得時のカウンタ
値を記録する。その後、分散処理プロセッサシステムの
性能評価を行うために取得した全プロセッサユニットの
性能評価データを時系列に並べる際は、基準とするプロ
セッサユニットのカウンタ値と、その他のプロセッサユ
ニットのカウンタ値との差分を基に、RAMや磁気テー
プ等の記憶装置に記録されている、性能評価データ取得
時のカウンタ値を補正し、この補正したカウンタ値を基
準として、全てのプロセッサユニットのカウンタ値を、
基準となるプロセッサユニットのカウンタ値を基準にし
た時系列に合わせる。そのため、性能評価データを各プ
ロセッサユニットで取得する際、時刻等を供給するタイ
マ回路等を、事前に各プロセッサユニット相互間で同時
刻に一致させる必要が無く、結果として、それを実行す
るハード装置やソフトウェアも不要となる。
【0011】また、このカウンタ値の補正時に、あらか
じめ測定あるいは試算した、ネットワークにおける遅延
時間に相当するカウンタ値を基に、性能評価データ取得
時のカウンタ値を補正することにより、全てのプロセッ
サユニットのカウンタ値を正確に同一時系列に合わせる
ことができる。
【0012】以上述べたように、分散処理プロセッサシ
ステムにおいて、クロックパルス発生装置、出力パルス
を計数する回路等に時刻を再セットするための機能を付
加することなく、廉価かつ簡単かつ正確に、分散処理プ
ロセッサシステムにおける性能評価データの記録し処理
することができる。
【0013】
【実施例】以下、本発明の好ましい一実施例を以下図を
用いて説明する。図1は、本発明を適用する分散処理プ
ロセッサシステムの一構成例を示す。分散処理プロセッ
サシステムは、複数台のプロセッサユニット1a〜1
n、複数台のプロセッサユニットを接続するネットワー
ク8で構成されている。
【0014】図2は、各々のプロセッサユニット1a〜
1nの詳細構成を示す。各々のプロセッサユニット1a
〜1nは、プロセッサ2a〜2n、メモリ3a〜3n、
クロックパルス発生装置4a〜4n、その出力パルスを
計数する出力パルス計数回路(カウンタ)5a〜5nか
ら成るプロセッサシステムと、前記プロセッサシステム
とネットワークとの間の通信制御を行うネットワークア
ダプタ6a〜6nと、前記プロセッサシステムに接続さ
れ、プロセッサシステム1a〜1n及びネットワークア
ダプタ6a〜6nの動作、状況を監視するプロセッサ監
視装置7a〜7nから構成されている。各プロセッサ監
視装置は、プロセッサ及びネットワークアダプタ、更
に、ネットワーク8を介して他のプロセッサユニット内
のプロセッサ監視装置との間で、監視したプロセッサシ
ステム1a〜1n及びネットワークアダプタ6a〜6n
の動作状況等のデータを送受信することができる。クロ
ックパルス発生装置4a〜4nは、各プロセッサユニッ
トが起動された時点で各々始動されクロックパルスを出
力する。なお、クロックパルス発生装置4a〜4nは、
一般の計算機が有するクロック装置を利用することもで
きる。
【0015】出力パルス計数カウンタ5a〜5nは、ク
ロックパルス発生装置4a〜4nが出力したクロックパ
ルスを計数するカウンタである。出力パルス計数カウン
タ5a〜5nは、独立してカウントアップしており、各
々のプロセッサユニット1a〜1n相互間でカウンタ値
を合わせる動作は行なわないので、その結果、各プロセ
ッサユニット相互でカウンタ値は異なる。なお、オペレ
ータからの本分散処理プロセッサシステムへのユニット
入力は、図示されない入力手段を用いてプロセッサユニ
ット1aにまず入力され、その後ネットワーク8を介し
て各プロセッサユニット1b〜1nに伝達される。
【0016】以下、プロセッサユニット1aを基準プロ
セッサユニットと、他のプロセッサユニット2a〜2n
を通常プロセッサユニットとして説明する。
【0017】図3は、プロセッサユニット1a〜1n内
のメモリ3a〜3nのアドレスマップである。誤差補正
カウンタ値は、基準プロセッサユニットから通常プロセ
ッサユニットへメッセージを送信した場合の遅延時間に
相当する、出力パルス計数カウンタのカウンタ値であ
り、各プロセッサユニットで予めセットされる。この誤
差補正カウンタ値は、遅延時間が、分散処理プロセッサ
システムの設計時や、事前に測定することで求めること
ができることから、この遅延時間をパルス間隔で割るこ
とによって求めることができる。その他のカウンタ値及
びデータは、以下の手順に従い、あらかじめ決められて
いるアドレスに記録される。
【0018】以下、性能評価データ取得、補正の手順に
従い説明する。
【0019】(イ)オペレータからの入力等により、性
能評価データ取得の開始命令がプロセッサユニット1a
に対して指示されると、プロセッサユニット1aは、他
のプロセッサユニット1b〜1nに対して、性能評価デ
ータの取得開始を指示する「性能評価データ取得開始メ
ッセージ」(図4(a)に例を示す。)を送信すると共
に、性能評価データ取得を開始する。一方、他のプロセ
ッサユニット1b〜1nは、プロセッサユニット1aか
らの「性能評価データ取得開始メッセージ」を受信後、
性能評価データ取得を開始する。
【0020】(ロ)プロセッサユニット1a〜1nで
は、各プロセッサユニット監視装置7a〜7nが、各プ
ロセッサシステム及びネットワークアダプタの動作状況
などの性能評価データ(例えば、CPU利用率やメモリ
へのアクセス頻度など)を採取する。採取するタイミン
グは、カウンタ5a〜5nを利用した定期的な割込み
か、あるいはプロセッサユニット1aを介したコマンド
入力による割込みにより起動される。この性能評価デー
タは、メモリ3a〜3nの所定のアドレスへ記録され、
またこの記録された時点での計数カウンタ5a〜5nの
カウンタ値が、この性能評価データと対応づけられたメ
モリ3a〜3nの所定のアドレスへ記録される。図5
は、カウンタ5a〜5nによる定期的な割込みの発生方
法を示しており、図4(b)は、プロセッサユニット1
aから性能評価データを採取せよとのコマンドが入力さ
れた場合に、プロセッサユニット1aから送信される
「割込み指示メッセージ」の内容を示している。また図
6は、上記の割込み処理が発生してからの流れを示して
いる。
【0021】(ハ)オペレータ等がプロセッサユニット
1aに性能評価データ取得終了コマンドを入力すると、
プロセッサユニット1aは、プロセッサユニット1b〜
1nに「性能評価データ取得終了メッセージ」を送信す
る。本メッセージの内容の例を図4(c)に示す。その
後、プロセッサユニット1aは性能評価データ取得を終
了する。一方、プロセッサユニット1b〜1nは、プロ
セッサユニット1aから「データ取得終了メッセージ」
を受信すると、その後、性能評価データ取得を終了す
る。
【0022】以上、(イ)(ロ)(ハ)の手順により、
各プロセッサユニットでの性能評価データの収集が終了
する。次ぎに、収集した性能評価データの時間合わせの
手順を説明する。
【0023】(ニ)性能評価データ取得終了の後、各プ
ロセッサユニット1a〜1nは、ネットワーク上の通信
を一時中断する。
【0024】(ホ)(ニ)の後、プロセッサユニット1
aは、コマンド入力等による指示を受けると、プロセッ
サユニット1b〜1nに「カウンタ値修正命令メッセー
ジ」(図4(d))を送信する。この「カウンタ値修正
命令メッセージ」の送信はネットワーク上の通信を中断
した後に自動的に行っても良い。プロセッサユニット1
aは「カウンタ値修正メッセージ」を送信した後、メモ
リ3aの所定のアドレスへカウンタ5aのカウンタ値を
記録する。またプロセッサユニット1b〜1nは「カウ
ンタ値修正命令メッセージ」を受信すると、メモリ3b
〜3nの所定のアドレスへ、出力パルス計数カウンタ5
b〜5nのカウンタ値を記録する。他のプロセッサユニ
ット1b〜1nでカウンタ値を記録するタイミングは、
プロセッサユニット1aでカウンタ値を記録するタイミ
ングと比較して、「カウンタ値修正メッセージ」をプロ
セッサユニット1aからプロセッサユニット1b〜1n
へ送信する転送時間、および、プロセッサユニット1b
〜1nが「カウンタ値修正メッセージ」を受信してから
カウンタ5b〜5nのカウンタ値記録開始までの経過時
間分だけ遅れることになる。なお、「カウンタ値修正命
令メッセージ」は、ネットワークの他の通信がストップ
されている時に送信されるので、他のメッセージによる
遅延の影響は発生しない。
【0025】(ヘ)(ニ)によって中断されていたネッ
トワーク上の通信を再開する。
【0026】(ト)プロセッサユニット1b〜1nは、
(ホ)で説明した転送時間及びカウンタ値記録開始まで
の経過時間による、プロセッサユニット1aで記録され
たカウンタ値とプロセッサユニット1b〜1nで記録さ
れたカウンタ値との誤差を修正する。この修正は、プロ
セッサユニット1b〜1nのメモリ3b〜3nの所定の
アドレスに予め格納されている誤差修正値を、(ホ)で
記録されたカウンタ値から減算することにより行われ
る。これにより、プロセッサユニット1b〜1nで記録
されるカウンタ値は、プロセッサユニットaでカウンタ
値を記録したのと同時刻での値に修正される。ここで、
この誤差修正値は、あらかじめ測定あるいは設計時に試
算したプロセッサユニット1aからの転送時間と、メッ
セージ転送終了からカウンタ5b〜5nのカウンタ値記
録開始までの試算値とに相当するカウンタ値である。な
お、プロセッサユニット1aでは、転送遅延および経過
時間による影響は無いのでこの誤差修正は行われない。
また、この補正は、転送遅延または経過時間が性能評価
上問題にならないほど小さい場合は、片方(転送遅延ま
たは経過時間)、または両方(転送遅延と経過時間)を
必要に応じて省くこともできる。
【0027】(チ)プロセッサユニット1b〜1nは、
(ト)による転送遅延および経過時間による誤差の補正
が終了すると、プロセッサユニット1aに、「誤差補正
終了メッセージ」を送信する。本メッセージの構成例を
図4(e)に示す。
【0028】(リ)プロセッサユニット1aは、全部の
プロセッサユニット1b〜1nからの「誤差補正終了通
知メッセージ」の受信を確認すると、プロセッサユニッ
ト1b〜1nに、(ホ)で記録したカウンタ値(基準カ
ウンタ値)を「カウンタ値送信メッセージ」で送信す
る。本メッセージの構成例を図4(f)に示す。
【0029】(ヌ)プロセッサユニット1b〜1nは、
(ト)で記録したカウンタ値からプロセッサユニット1
aから送信されたカウンタ値(基準カウンタ値)を減算
し、プロセッサユニット1aのカウンタ値と、プロセッ
サユニット1b〜1nのカウンタ値の差分を求める。こ
の差分は、プロセッサユニット1aと各プロセッサユニ
ット1b〜1nのカウンタ値の差である。
【0030】(ル)プロセッサユニット1b〜1nで
は、(ヌ)により求めたカウンタ値の差分(差分カウン
タ値)を、(ロ)で性能評価データと共に記録したカウ
ンタ値から減算し、プロセッサユニット1aを基準にし
た時系列に合わせる。
【0031】以上の様にして、各プロセッサユニット1
a〜1nで性能評価データを収集し記録したタイミング
でのカウンタ値を、プロセッサユニット1aを基準にし
た時系列に合わせることができ、このカウンタ値を基に
分散処理プロセッサシステムにおける全ての性能評価デ
ータを時系列に並べることができる。
【0032】この方法は、従来行われていた、分散処理
プロセッサ内の全てのプロセッサの有する時計回路やカ
ウンタ回路を同じ値にセットし、その後、性能評価デー
タと共にカウンタ値を記録し、そのカウンタ値をもとに
性能評価データを時系列に並べるのと比較して、時計回
路やカウンタ回路を同じ値にセットするハードウェアお
よびソフトウェアを準備する必要が無く、コスト的に大
きなメリットがある。
【0033】
【発明の効果】本発明によれば、通常のネットワークを
用いてメッセージ転送するのでクロックパルス転送用の
専用のネットワークを必要としない。また、性能評価デ
ータ取得時においては、事前に各プロセッサユニットの
クロックやパルス値を各プロセッサユニット間で一致さ
せる必要が無く、その結果、クロックパルス発生装置や
出力パルスを計数する回路等を各プロセッサ間で一致さ
せるためのハードやソフトを必要としない。そのため、
プロセッサユニットを廉価にすることができる。更に、
一旦記録されたカウンタ値を性能評価データを集計する
際に各プロセッサユニット間におけるカウンタ値の補正
し、即ち、特定の基準プロセッサユニットを基にした時
系列に合わせることができるので、各々のプロセッサユ
ニットの動作のタイミングを同一時系列上で把握するこ
とができ、分散処理プロセッサシステムにおける性能評
価を容易にすることができる。
【図面の簡単な説明】
【図1】本発明による一実施例(全体図)である。
【図2】本発明によるプロセッサユニット内部の一実施
例である。
【図3】本発明によるメモリ内のアドレスマップの一実
施例である。
【図4】性能評価データ取得において使用するメッセー
ジである。
【図5】割込み発生方法のフローチャートである。
【図6】割込み発生処理のフローチャートである。
【符号の説明】
1a〜1n…プロセッサユニット、 2n…プロセッ
サ、3n…メモリ、 4n…クロックパルス発生装
置、5n…出力パルス計数カウンタ、 6n…ネッ
トワークアダプタ、7n…プロセッサユニット監視装
置、8…プロセッサユニット間ネットワーク。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 11/34

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】プロセッサと、記憶装置と、クロックパル
    ス発生装置と、その出力パルスを計数する計数回路とか
    ら成るプロセッシステムと、前記プロセッサシステム
    をネットワークへ接続するネットワークアダプタと、前
    記プロセッサシステムの動作、状況を監視する監視装置
    とから構成されるプロセッサユニットを複数台有し、前
    記複数台のプロセッサユニットを接続するネットワーク
    から成る分散処理プロセッサシステムにおける性能デー
    タ処理方法であって、 前記各監視装置は、自監視装置が属する前記プロセッサ
    ユニット内の前記プロセッサに関するデータと自監視装
    置が属する前記プロセッサユニット内の前記計数回路の
    第1のカウンタ値とを、自監視装置が属する前記プロセ
    ッサユニット内の前記記憶装置に記録し、 事前に定められた特定のプロセッサユニットは、他の各
    プロセッサユニットに対しブロードキャストメッセージ
    を送信すると共に、自プロセッサユニットの前記計数回
    路がカウントした第2のカウンタ値を記録し、 他の各プロセッサユニットは、前記ブロードキャストメ
    ッセージの受信を契機に、各々独立して動く前記計数回
    路がカウントした第3のカウンタ値を記録し、前記特定
    のプロセッサユニットは、第2のカウンタ値をその他の
    プロセッサユニットに送信し、 特定のプロセッサユニットにおける第のカウンタ値と
    その他のプロセッサユニットにおける第のカウンタ値
    の差分を計算し、各々のユニット内において記録された
    第1のカウンタ値を前記差分で補正し、この補正したカ
    ウンタ値を基に、各々のユニット内において記録された
    各プロセッサに関するデータの相対的な時間関係を得る
    ことを特徴とした分散処理プロセッサシステムにおける
    性能データ処理方法。
  2. 【請求項2】前記各プロセッサユニットは、前記特定の
    プロセッサからプロセッサまでの前記メッセージの遅
    延時間を予め保持しておき、前記第3のカウンタ値を記
    録する際は、第3のカウンタ値から前記遅延時間を引い
    た値を第3のカウンタ値として記録することを特徴とす
    る請求項1記載の分散処理プロセッサシステムにおける
    性能データ処理方法。
JP28023494A 1994-11-15 1994-11-15 分散処理プロセッサシステムにおける性能データ処理方法 Expired - Fee Related JP3344121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28023494A JP3344121B2 (ja) 1994-11-15 1994-11-15 分散処理プロセッサシステムにおける性能データ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28023494A JP3344121B2 (ja) 1994-11-15 1994-11-15 分散処理プロセッサシステムにおける性能データ処理方法

Publications (2)

Publication Number Publication Date
JPH08137572A JPH08137572A (ja) 1996-05-31
JP3344121B2 true JP3344121B2 (ja) 2002-11-11

Family

ID=17622175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28023494A Expired - Fee Related JP3344121B2 (ja) 1994-11-15 1994-11-15 分散処理プロセッサシステムにおける性能データ処理方法

Country Status (1)

Country Link
JP (1) JP3344121B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512990B1 (en) * 2000-01-05 2003-01-28 Agilent Technologies, Inc. Distributed trigger node
US7069176B2 (en) * 2003-08-07 2006-06-27 Arm Limited Trace source correlation in a data processing apparatus
US7500152B2 (en) * 2003-12-05 2009-03-03 Freescale Semiconductor, Inc. Apparatus and method for time ordering events in a system having multiple time domains
WO2010038459A1 (ja) * 2008-10-03 2010-04-08 日本電気株式会社 マルチプロセッサのカウント値補正装置及びこれを備えるマルチプロセッサ
CN102119380B (zh) * 2009-06-10 2014-04-02 松下电器产业株式会社 跟踪处理装置及跟踪处理系统

Also Published As

Publication number Publication date
JPH08137572A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
US6405104B1 (en) Fault data synchronization via peer-to-peer communications network
US6535926B1 (en) Time synchronization system for industrial control network using global reference pulses
Cristian et al. Probabilistic internal clock synchronization
JP3344121B2 (ja) 分散処理プロセッサシステムにおける性能データ処理方法
CN112332941B (zh) 一种基于分布式系统的时间误差校正方法
JP2972556B2 (ja) 時刻同期方式
JP2001501395A (ja) 遠隔通信ネットワークにおける事象記録と分析
JP2004272403A (ja) プロセス入出力装置及びこれを用いた監視制御システム
JP2705683B2 (ja) ネットワークの警報収集方法
JPH05314030A (ja) 通信回線を経由する時刻合せ方法
US20230164290A1 (en) Control device, image recording method, and recording medium
JP2002135284A (ja) 集線装置
EP4343485A1 (en) System and method for time synchronization between multiple operating systems
KR100411887B1 (ko) 이동 통신 시스템에서의 시간동기화 방법
JPH055418B2 (ja)
JPH0450798B2 (ja)
JP2827284B2 (ja) ネットワーク時間合せ方式
JPH11345177A (ja) プロセスデータ入出力システムおよびプロセスデータ入出力方法
JP2914403B2 (ja) 伝送ライン二重化システム
JPH10104373A (ja) 時刻合わせ方法
CN114115444A (zh) 机器人对齐时间轴方法及相关产品
JP2000101645A (ja) 時刻同期システム及び方法
JP3218691B2 (ja) 遠方監視制御システムの状態情報同期方法
CN115225523A (zh) 智能终端设备信息采集时间校正系统及方法
JPS60180244A (ja) サイクリツクデ−タ伝送方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees