TWI345384B - Analog-to-digital converter - Google Patents

Description

1345384 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種類比至數位轉換器。 【先前技術】 隨著數位設備之普遍使用，一用於將一類比信號轉換成 一數位信號之類比至數位（AD)轉換器已用於各種許多領域 中。 已知此種AD轉換器為一將一傳入之類比信號並行轉換 成一#位元（# = « + m)數位信號之並行ad轉換器，及一執 行至（例如）高階W個位元及低階„個位元之轉換的串並行 AD轉換器。 依據較小電路大小.及較少功率消耗，認為此種串並行 AD轉換器優於一並行AD轉換器。作為一實例，參考專利 文件 l(JP-A-2004-7134)。 現描述一用於將一類比信號轉換成一#位元數位信號的 串並行AD轉換器。 此種串並行AD轉換器經組態以包括：一串聯電阻串、 一高階轉換電路，及一低階轉換電路。該串聯電阻串同等 地劃分參考電壓之間的範圍，且以規則間隔產生2n個劃分 電壓°該高階轉換電路基於個劃分電壓以規則間隔產 生一數位k號之高階历個位元。該低階轉換電路藉由參考 自高階轉換電路所提供之資訊而基於自2n個劃分電壓中選 擇的211個劃分電壓產生該數位信號的低階《個位元。在串 並行AD轉換器中’高階轉換電路及低階轉換電路將一傳 123206.doc 1345384 入之類比信號轉換成一 #位元數位信號。 此處之問題為在高階轉換電路及低階轉換電路中之比較 期間一偏移電壓可能造成類比信號由一取樣保持電路（未 圖示）來保留。依據高階位元之一邊界部分處之線性，該 偏移電塵可降級AD轉換。作為一實例，參考專利文件 2(JP-A-9-162738)。在本文中，偏移電壓為分別在用於高 階及低階轉換電路之高階及低階位元比較器中之類比信號 的電壓保留時觀察到的誤差電壓之間的一差。 同樣，在一先前類型之串並行AD轉換器中，考慮到此 種偏移電壓，使一劃分電壓具備冗餘以用於低階位元比較 器中。 圖10展示此種串並行AD轉換器，在該串並行AD轉換器 中，一用於低階位元比較器中之劃分電壓具備冗餘。在此 AD轉換器1〇中，高階的三個位元經受一高階轉換電路13 之轉換，且低階的三個位元經受一低階轉換電路14之轉 換，使得一傳入之類比信號轉換成一六位元數位信號。 如圖10中所展示，AD轉換器1 〇經組態以包括一劃分電 壓產生電路11、高階轉換電路13、一 Μυχ(多工器）12及低 階轉換電路14。劃分電壓產生電路u係藉由梯形電阻器來 組態以用於藉由劃分預定電壓之範圍（h _以）而產生複數 個劃分電壓。高階轉換電路13用以將一傳入之類比信號轉 換成高階三個位元之數位信號。MUX 12為一開關電路， 其選擇由劃分電壓產生電路n提供之劃分電壓中之三者用 於輸出。低階轉換電路14用以基於由MUX 12提供之三個 123206*doc 1345384 劃分電壓將類比信號轉換成低階三個位元之數位信號。 在向階轉換電路13中，高階位元比較器j至 COMP70-7之一側上之輸入端子分別與七個劃分電壓 至以0-7連接，且高階位元比較至 之另一側上之輸入端子分別與用於轉換之類比信號連接。 該七個劃分電壓F70-/至F70-7為由劃分電壓產生電路11將 一低階參考電壓（以5)與一高階參考電壓（以了)之間的範圍 同等劃分成八份而產生的彼等劃分電壓。 藉由此等尚階位元比較器COMPiO-i至COMPM-7，高階 轉換電路13產生高階三個位元之數位信號。 對於輸出至低階轉換電路14之劃分電壓之使用，mux 12基於由高階轉換電路13提供之資訊做出一開關選擇，亦 即，選擇開關中之任一者、開關 至*SF7 7-5中之任一者’及開關至中之任一 者。亦即，MUX 12經由對因此所選定之三個開關的控制 而造成因此所選定之三個開關短路，且將由劃分電壓產生 電路11產生之三個劃分電壓輸出至低階轉換電路14。 由高階轉換電路13提供之資訊指示一傳入之類比信號之 電壓的範圍’亦即，在該範圍中，類比信號之電壓位於劃 分電壓Pi 0-7至P7 7中之任意兩者之間。假定：當一傳入 之類比信號之電壓處於劃分電壓以0_2與以0_3之間的範圍 中時’通知同樣指示之資訊。在此狀況下’基於由高階轉 換電路13提供之該資訊，Μυχ 12選擇開關s⑻、sfF"-3及 SFmd。 123206.doc 1345384 在此實例令，在基於由高階轉換電路13提供之資訊做出 開關選擇之後，允許MUX 12選擇一為高階轉換電路13中 之最低電壓單位加上冗餘之—分量之電壓的範圍。此種電 壓單位表示鄰近的劃分電壓^ 至F7 0- 7中之任一者之間 的電壓，且在下文中可被稱作"靡，。當由高階轉換電路 13提供之資訊指示一類比信號之電壓處於劃分電壓「Μ # 至F/0-5之間的範圍中時，低階轉換電路14選擇開關$…心 5、及S^/2-5，且造成此等開關短路。對於劃分電 壓與之間的範圍，低階轉換電路14接著選擇一 加上冗餘之第一分量及第二分量之電壓範圍及劃分電壓 與之間的一中間電壓以用於輸出至低階位元比 較器C(9AfP77-7至COMP/7-3。冗餘之第一分量比劃分電壓 F/0-5咼一預定值，且冗餘之第二分量比劃分電壓低 該預定值。低階轉換電路14接著關於一基於來自低階位元 比較器至COMP77-3之信號所提供的類比信號產 生低階三個位元的數位信號。此處注意，低階轉換電路14 係藉由低階位元比較器COMP7/-/至COMP7/-·?及一未圖示 之已知内插電路來組態。 【發明内容】 此種先前AD轉換器1 〇之問題為：低階轉換電路14中之 冗餘低於高階轉換電路13中之最小電壓單位（U5)。此因 此造成在高階轉換電路13中將高階位元比較器 至COMP7 0-7分別提供至劃分電壓至P70-7之必要 性，藉此增加功率消耗。 123206.doc 1345384 此外，需要MUX 12裝備有用於在每當來自高階轉換電 路13之資訊改變時建立對低階位元比較器coa/P"-7至 COMP77-3之連接的開關。此等開關增加低階轉換電路μ 上之負載，藉此導致在低階轉換電路14中之比較期間的沉 降方面之一缺點。 根據本發明之一實施例’提供一串並行類比至數位（AD) 轉換器’其將一傳入之類比信號轉換成一#位元數位信號 以用於輸出。該轉換器包括：一劃分電壓產生電路，其同 等地劃分一預定電壓之範圍，且產生2m+i個劃分電麗；一 高階轉換電路’其藉由比較類比信號與2m+i個劃分電壓之 2m-l者或2m-l者以下而產生一用於數位信號之高階讲個位 元的k號以用於輸出；一開關電路，其基於由高階轉換電 路提供之資訊選擇該2m+l個劃分電壓中之至少兩者以用於 輸出；一低階轉換電路，其藉由比較類比信號與為該開關 電路之一選擇結果之劃分電壓而產生一用於數位信號之低 階《個位元（《 = // - m)的信號以用於輸出；及一編碼器，其 基於由該高階轉換電路提供之信號及由該低階轉換電路提 供之信號產生數位信號。在該轉換器中，該開關電路自該 2m+l個劃分電壓中選擇一與劃分電壓之最接近類比信號之 一電壓的任意兩者相比高一預定值的第一劃分電壓，及一 與劃分電壓之最接近類比信號之一電壓的任意兩者相比低 該預定值之第二劃分電壓。 根據本發明之另一實施例，在第一實施例中，當第一劃 分電壓將超過該2m+i個劃分電壓中之為最高者之任一者 123206.doc •10- 1345384 時，開關電路將最高劃分電壓設定為第一劃分電壓，且將 該2m+1個劃分電壓中之比第一劃分電壓低一為該等劃分電 壓之K"為一為2或2以上之偶數）之差的任一者設定為第二 劃分電壓，且當第二劃分電壓將低於該2m+1個劃分電壓中 之為最低者之任一者時，開關電路將最低劃分電壓設定為 第二劃分電壓，且將該尸+1個劃分電壓中之比第二劃分電 壓高一為該等劃分電壓之r(r為一為2或2以上之偶數）之差 的任一者設定為第一劃分電壓。 根據本發明之另一實施例，在第一或第二實施例中，低 階轉換電路包括一第一低階位元比較器及一第二低階位元 比較器。該開關電路包括：用於將2m+1個劃分電壓中之位 於一距最低劃分電壓偶數位置處之任一者連接至該第一低 P白位元比較器的2m/2件第一開關；及用於將該2m+1個劃分 電壓中之位於一距最低劃分電壓奇數位置處之任一者連接 至該第二低階位元比較器的2m/2+1件第二開關，且開關電 路經由對第一開關及第二開關之控制而執行一劃分電壓選 擇且將一選擇結果輸出至第一低階位元比較器及第二低 階位元比較器。 根據本發明之再一實施例，在第一實施例至第三實施例 中之任一者中，高階轉換電路包括用於比較類比信號與 2 -1個劃分電壓中之至少不包括最高劃分電壓及最低劃分 電壓之任一者的複數個高階比較器。 在本發明之實施例中，一待由開關電路選擇之劃分電壓 為包括一與劃分電壓中之最接近一傳入之類比信號的電壓 123206.doc -11· 1345384 之兩者相比尚一預定值的第一劃分電壓及一與劃分電壓中 之最接近一傳入之類比信號的電壓之兩者相比低該預定值 之第一劃分電壓的劃分電壓。此因此消除了用於將一高階 位元比較器提供至用於高階轉換電路中之高階位元之劃分 電壓中的母一者的需要，使得可防止功率消耗增加。更好 的事為：可減少開關電路中之開關的數目。 【實施方式】 Φ 在下文中，藉由參看附隨圖式描述一實施例中之一類比 至數位（AD)轉換器。此AD轉換器將一傳入之類比信號厂^ 在輸出之前轉換成一#位元數位信號。在下文中，例示一 五位元串並行AD轉換器d，在該五位元串並行AD轉換器乂 中，一已被一取樣保持電路（未圖示）取樣保持之類比信號 經偵測為一數位信號之高階三個位元，且接著偵測數 位信號之剩餘的低階兩個位元。高階位元及低階位元之數 目當然不限於此處之數目。 • 如®1中所展示’此實施财之AD轉換器指組態以包 括一劃分電壓產生電路！、一高階轉換電路2、一Μυχ(多 工器）3: —低階轉換電路4及一編碼器5。劃分電壓產生電 -路1係藉由梯形電阻器來組態以用於藉由劃分預定電壓之 間的範圍咖，而產生九個劃分電壓。該九個劃分電 壓包括參考電壓。高階轉換電路2用以將一傳入之類比俨 號％轉換成高階三個位元之信號咖以用於輸出。此轉換 基於由劃分電壓產生電路！提供之劃分電壓（亦即，基於不 包括參考電壓之七個或七個以下劃分電壓）來執行。 123206.doc •12· 1345384 MUX(多工器）3為一開關電路， ^ 其選擇由劃分電壓產生電 路1提供之九個劃分電壓中之兩去 〈兩者用於輸出。低階轉換電 路4用以基於由MUX 3提#之童,丨八恭『 捉供之劃为電壓將類比信號 轉換成一用於低階兩個位元之护躲 心及唬以用於輸出。編碼 器5產生一對應於傳入之類比护铋 ^ 观比彳5唬的五位元數位信號。此 4吕號產生係基於由高階轉換雷敗〇组 白付？吳電路2棱供之信號ay及由低 階轉換電路4提供之信號心以來執行。

藉由參看圖2,特定描述劃分電壓產生電路i、高階轉換 電路2、MUX 3及低階轉換電路4當中之關係。 劃分電壓產生電路1同等地劃分皆為參考電壓之-低階 參考電壓（㈣)與-高階參考電壓〇之間的範圍，且產 生包括低P自參考電壓⑽5)與高階參考電壓⑽『)之九個劃 分電壓。

在冋h轉換電路2中，高階位元比較器至 COMPi-7之一側上之輸入端子分別與七個劃分電壓η」至 厂厂7連接’且高階位元比較之另一 側上之輸入端子分別與待轉換成數位信號之類比信號F/« 連接。該七個劃分電壓至以_7為該九個劃分電壓之一 部分，該九個劃分電壓為由劃分電壓產生電路丨將低階參 考電壓（M5)與高階參考電壓（以〇之間的範圍同等劃分成 八份的結果。該七個劃分電壓W_7至以_7不包括低階參考 電壓（F/?5)及南階參考電壓（μ r)。 基於用於劃分電壓與經提供之類比信號Π«之間的由此 等咼階位元比較器C0AfP7-i至C0MP7-7導出的比較結果， 123206.doc 1345384 咼階轉換電路2產生高階三個位元之信號。 基於為由高階轉換電路2提供之資訊的信號，Μυχ 3自用於輸出至低階轉換電路4之劃分電壓的參考開關 /至及至中做出一開關選擇。亦即，基 於高階轉換電路2中所導出的用於經提供之類比信號與 * 劃分電壓Γ7-7至以-7之間的比較結果，如此控制參考開關 至彳中之一者以便短路，且如此控制參考開關 φ 至夕中之一者以便短路。經由該控制，選擇由 劃分電壓產生電路1產生之劃分電壓中之兩者以用於輸出 至低階轉換電路4。 在本文中，由高階轉換電路2提供之信號81§1為指示一 傳入之類比信號之電壓的範圍之資訊，亦即，在該範圍 中，信號之電壓位於劃分電壓以丨至厂厂7中之任意兩者之 間。假定：當一傳入之類比信號之電壓處於劃分電壓〜一 與F/-5之間的範圍中時，信號同樣指示資訊。資訊同樣係 _ 關於類比仏號之電壓等於或高於劃分電壓Fi 但低於劃分 電壓F/巧，且係一為用於劃分電壓至^_7與經提供之 類比信號Π«之間的由高階位元比較器从户7_7至c〇Mp7_ • 7導出的比較結果之信號。 在基於由高階轉換電路2提供之資訊做出開關選擇之 後，允許MUX 3選擇一為高階轉換電路2中之最小電壓單 位加上冗餘之一分量（±1厶犯）之電壓的範圍。此種電壓單 位表示鄰近的劃分電壓中之任一者之間的一電麼，且在下 文中可被稱作〇當一類比信號之電壓處於劃分電 123206.doc •14· 1345384 因此消除對於高階轉換電路2中之高階位元比較器COW厂 7的需要。類似地，當一類比信號之電壓低於劃分電壓厂厂 2時，MUX 3造成開關夕们短路。此因此消除對 於高階轉換電路2中之高階位元比較器COM尸的需要。

同樣’在冗餘經設定為±1厶仰之情況下，且在於高階轉 換電路2之三個/^5之範圍中執行低位元轉換的情況下，消 除對用於劃分電壓以-7及KL7之高階位元比較器 及C0MP7-7之需要。 現描述當低階轉換電路4具備冗餘時用於編碼器5中之數 位k號的編碼處理。圖4為用於說明當冗餘為一等於或高 於劃分電壓Η - /且低於劃分電壓W _ 7之電壓時的—編碼處 理方法之圖，且圖5為用於說明當冗餘為一低於劃分電壓 ⑸之電壓或—等於或高於劃分電壓心之電壓時的編碼 處理方法之圖。

田卿巧—寻於或高於劃分電壓以-/且低於劃分電壓 Η-7之電壓時，編碼以將”"加至對應於由高階轉換 2提供之信號如之三個位元的資料或自該三個位元之資 料減去丨丨1"。舉例而士 ， ， 貝 5，如圖4中所展示，在高階轉換電路 2中，當傳入之作妹^. ^ L旒之電壓處於劃分電壓η、盥 間的範圍中時，對庵&丄 > 之 對應於由南階轉換電路2提供 之三個位元的資# & ^ 1〇 ^Slgl 枓為二進位的”100"。在低階轉換雷路4 中，冗餘為劃分雷厭m W谀電路4 電塾H-3與W之間的範圍中 及劃分電壓與~ Λ 乏電壓， 餘之情之間的範圍中之—電壓。在該等冗 、p，當低階轉換電路4中之一傳入之信號 123206.doc -16 - 1345384 同樣，在此實施例中之串並行AD轉換器J之情況下，當 低階轉換電路4具備冗餘時，編碼器5將"1"加至用於傳入 之信號之高階位元的產生的由高階轉換電路2提供之信 號之資訊或自該資訊減去"1"。此因此消除對用於劃分 電壓F/-7及F/-7之高階位元比較器COMP/-7及COMP/-7的 需要。 在圖6之組態之情況下，亦即，MUX 3係藉由第一參考 開關5^3-7至*S^3-4及第二參考開關5妒心7及S妒心5來組 態，可更大程度地減少用於劃分電壓產生電路1與低階位 元比較器COMP2-7及C(9MP2-2之間的連接建立的開關之數 目。 亦即，MUX 3係藉由四個第一參考開關5^3-/至*SPO-4 及五個第二參考開關至*S W-5來組態。第一參考開 關5^3-7至用於將距為九個劃分電壓中之最低者之 劃分電壓偶數位置處的劃分電壓（亦即，Γ7-7、F/-3、 F7-5及以-7)連接至第一低階位元比較器COMP2-2。第二 參考開關5^4-7至5^-5用於將距為九個劃分電壓中之最 低者之劃分電壓奇數位置處的劃分電壓（亦即，F571、 F7-2、及連接至第二低階位元比較器 COMP2-/。此等第一參考開關SFT3-7至*SPF3-4及第二參考 開關酽参/至心5經控制用於一劃分電壓選擇，且選擇 結果分別輸出至第一低階位元比較器COMP2-2及第二低階 位元比較器C0MP2-7。 在此狀況下，待提供至第二低階位元比較器COMP2-7之 123206.doc -18 - 1345384 劃分電壓可高於待提供至第一低階位元比較器COMP2-2之 劃分電壓。若為此狀況，則編碼器5將來自低階轉換電路 之用於電壓校正之信號反相。 亦即’如圖7A中所展示’當一類比信號之電壓採用 劃分電壓Π-2與W-3之間的一值時，第二低階位元比較器 具備高於用於輸入至第一低階位元比較器 COMP2-2之劃分電壓F7-7的劃分電壓F7-4。如圖7C中所展 示’當一類比信號Κζ·«之電壓採用劃分電壓厂厂^與以_5之 間的一值時’第二低階位元比較器具備高於用於 輸入至第一低階位元比較器C0A/P2-2之劃分電壓的劃 分電壓-6。另一方面，如圖7B中所展示，當一類比信號 Ff«之電壓採用劃分電壓厂/·3與之間的一值時，第二 低階位元比較器COMP2-/具備低於用於輸入至第一低階位 元比較器COMP2-2之劃分電壓F/-5的劃分電壓。 同樣’雖然編碼器5需要電壓校正，但可減少開關之數 目’亦即，圖2之組態中所需的十二個開關經有利地減少 至九個開關。因此，在低階轉換電路4中，可增加低階位 元比較器COMP2-7及COMP2-2中之比較期間的沈降速度， 藉此達成速度提高。 在圖2至圖7之組態中’低階轉換電路4中之冗餘經設定 為±1厶5^。或者’低階轉換電路4中之冗餘可為如圖8中所 展示之±2 。 同樣在几餘經设疋至±2 L1S5之情況下’可減少高階轉換 電路2中之高階位元比較器C0MP1-1至C0MP1-7之數目， 123206.doc 1345384 亦即，不再需要比較器、COMP7-2、及 COMP2-7 ’使得可藉此更大程度地減少功率消耗。 此外’如圖9中所展示，類似於圖6中之MUX 3之組態， 劃分電壓F7-7至厂/_7各自具備一開關。在此種組態之情況 下’在低階轉換電路4中’可增加低階位元比較器中之比 較期間的沉降速度’藉此達成速度提高。 如上文中所描述’實施例中之一串並行AD轉換器將一 傳入之類比信號轉換成一#位元數位信號以用於輸出。 該轉換器包括：一劃分電壓產生電路，其同等地劃分一預 疋電壓之範圍，且產生2m+l個劃分電壓；一高階轉換電 路’其藉由比較類比信號與該2m+i個劃分電壓之2««] 者或2m-l者以下而產生一用於數位信號之高階所個位元的 仏號以用於輸出；一為一開關電路之Μυχ(多工器）， 其基於由高階轉換電路提供之資訊選擇該2m+1個劃分電壓 中之至少兩者以用於輸出；一低階轉換電路，其藉由比較 類比信號Π«與為開關電路之一選擇結果的劃分電壓而產 生用於數位^號之低階《個位元（《 = # _ w)的信號以用於 輸出，及一編碼器，其基於由該高階轉換電路提供之信號 及由該低階轉換電路提供之信號產生數位信號。 開關電路自該2m+l個劃分電壓中選擇一與劃分電壓中之 最接近類比信號之一電壓的任意兩者相比高一預定值 (咼階轉換電路之1 X Λ/，其中Μ為一整數）的第一劃分 電壓及與劃为電墨中之最接近類比信號之一電壓 的任意兩者相比低該預定值（高階轉換電路之1 X Μ， 123206.doc -20- 1345384 其中Μ為一整數）的第二劃分電壓。 此組態有利地消除了用於將一高階位元比較器提供至用 於高階轉換電路中之高階位元之劃分電壓中的每一者的需 要，藉此能夠抑制功率消耗。 作為一實例，在高階轉換電路中，可藉由排除至少為用 • 於劃分電壓與一類比信號厂〜之間的比較的該2m-l個劃分 電壓中之最高者及最低者之劃分電壓（例如，圖2中之劃分 φ 電壓H-7為最高者，且圖2中之劃分電壓F/-/為最低者）而 減少一經複數地提供以用於產生用於一數位信號的高階历 個位7C之高階位元比較器的數目。比較器之該減少因此可 藉此抑制功率消耗。 ‘第劃分電壓將超過該2m+1個劃分電壓中之為最高者 (VRT)的任一者時，低階轉換電路將最高劃分電壓設定為 第一劃分電壓，且將該2m+1個劃分電壓中之比第一劃分電 壓低一為該等劃分電壓之r(r為一為2或2以上之偶數）之差 • 的任一者（ΜΓ _ (r+1) x高階轉換電路之1 I犯)設定為第二 劃分電壓，且當第二劃分電壓將低於該2m+1個劃分電壓中 之為最低者（VRB)的任一者時，低階轉換電路將最低劃分 電壓設定為第二劃分電壓，且將該2m+1個劃分電壓中之比 帛-劃分電1高-為該等劃分電I之小為—為2或2以上之 偶數）之差的任-者設定為第一劃分電塵（咖+㈣）乂高 階轉換電路之1 。 同樣’不再需要在劃分電壓產生電路中增加劃分電壓， 且在MUX中，可減少用於劃分電壓產生電路與低階位元比 123206.doc •21· I345384 較器之間的連接建立的開關之數目。 開關之該減少可增加低階位元比較器中之比較期間的低 階轉換電路中之沈降速度，藉此達成速度提高。 此外，低階轉換電路包括一第一低階位元比較器及一第 二低階位元比較器。該厘1；又包括：用於將該2：„+1個劃分電 壓中之位於一距最低劃分電壓VRB偶數位置處之任一者連 接至該第一低階位元比較器的2,2件第一開關；及用於將 該2 +1個劃分電壓中之位於一距最低劃分電壓vrb奇數位 置處之任一者連接至該第二低階位元比較器的2〇1/2+1件第 二開關，且MUX經由對第一開關及第二開關之控制而執行 一劃分電壓選擇，且將一選擇結果輸出至第一低階位元比 較器及第二低階位元比較器。 在此種組態之情況下，可更大程度地減少用於劃分電壓 產生電路與低階位元比較器之間的連接建立的開關之數 目。 注意’在上述實施例中’低階轉換電路中之冗餘為高階 轉換電路之±1 或士 2 υβ。或者，±3 z仰或±3以上 之冗餘亦可產生類似效應。 此外，在上文中，將低階位元比較器描述為低階轉換電 路中之兩個輸入端。此當然並非限制性的，且多個輸入端 (諸如，三個輸入端或三個以上輸入端）亦可產生類似效 應。

同樣藉由將一高階轉換電路之冗餘設定為±1 χ M(M 為一整數），可減少高階轉換電路中之比較器的數目，且 123206.doc -22- 1345384 可減少功率消耗。更甚者，可減少參考開關之數目，且可 減少比較期間之負載使得可提高電路之速度。 熟習此項技術者應瞭解，可視設計要求及其他因素而發 生各種修改、組合、子組合及改變，只要其在附加申請專 利範圍或其等效物之範缚内即可。 【圖式簡單說明】 圖1為展示本發明之一實施例中之一類比至數位（AD)轉 換器的示意性組態的圖； 圖2為展示本發明之實施例中之AD轉換器的特定組態的 圖， 圖3為用於說明圖2之高階位元比較器之圖； 圖4為用於說明一編碼器之一編碼處理方法之圖； 圖5為用於說明編碼器之編碼處理方法的另一圖； 圖6為用於說明圖2之MUX之圖； 圖7A至圖7C各自為用於說明MUX與低階位元比較器之 間的關係之圖； 圖8為用於說明另一 MUX之圖； 圖9為用於說明圖6之MUX與低階位元比較器之間的關係 之圖；及 圖丨〇為展示一先前AD轉換器之特定組態的圖。 【主要元件符號說明】 1 劃分電壓產生電路 2 高階轉換電路 3 MUX(多工器） 123206.doc 23- 低階轉換電路 編碼|§ AD轉換器 劃分電壓產生電路 MUX(多工器） 高階轉換電路. 低階轉換電路 五位元串並行AD轉換器 高階位元比較器 第二低階位元比較器/低階位 元比較器 第一低階位元比較器/低階位 元比較器 比較器 高階位元比較器 低階位元比較器 信號 信號 參考開關 參考開關 第一參考開關 第二參考開關 開關 開關 1345384 4 5 10 11 12 13

14 A COMP1-1ICOMP1-7 COMP2-1 COMP2-2 COMP3-1ICOMP3-13 COMP10-1ICOMP10-7 COMP11-1ICOMP11-3 Sigl Sig2 SW1-1 良 SW1-6 至 5^-6 SW3-1ISW3-4 SW4-1 反 SW4-5 SW10-13.SW10-8 SW11-11SW11-8 123206.doc -24- 1345384 SWI2-11SW12-8 Vl-1 IV1-7 V10-1IV1Q-7 Vin

Vrn VRB VRT 開關 劃分電壓 劃分電壓 類比信號 劃分電壓 低階參考電壓 高階參考電壓

123206.doc •25

Claims (1)

1. 6' 1345384 SL· 曰旮正本I 第096135800號專利申請案 令文申請專利範圍替換本(100年1月） 十、申請專利範圍： 1. 一種串並行類比至數位（A 其將—傳入之類比 h就轉換成一#位元數位作铗 兀数位七唬以用於輸出，該轉換器包 含： 到分冤壓產生電路 4巳圍，且產生2 m+1個劃分電廢； 一高階轉換電路，其藉由比鲂兮 稽田比权3亥頬比信號與該2m+l個 劃分電壓中之2m-i者或2m_i者以下&立， _ 一 者以下而產生一用於該數位 信號之高階w個位元的信號以用於輸出； 開關電路’其基於由该尚p皆轉換電路提供之資訊選 擇該2m+l個劃分電壓中之至少兩者以用於輸出； -低階轉換電路’其藉由比較該類比信號與為該開關 電路之-選擇結果之該㈣分電壓而產生—用於該數位 信號之低階Μ固位元0 = 的信號以用於輪出；及 一編碼器，其基於由該高階轉換電路提供之該信號及 由該低階轉換電路提供之該信號而產生該數位信號，其中 該開關電路 自該2 +1個劃分電壓中，選擇與該兩個劃分電壓中 最接近該類比信號之一電壓者相比而高於一預定值之一 第一劃分電壓，及與該兩個劃分電壓中最接近該類比信 號之一電壓者相比而低於該預定值之一第二劃分電壓。 2.如請求項1之串並行AD轉換器，其中 當該第一劃分電壓超過該2m+i個劃分電壓中之最高者 時，該開關電路將該最高劃分電壓設定為該第一劃分電 123206-1000106.doc 1345384 壓’且將該2 +1個劃分電壓中比該第—劃分電壓低一為 厂之差值者设定為該第二劃分電壓，r為該等劃分電壓之 差值（r為2或2以上之一偶數），且 當該第二劃分電壓低於該2m+1個劃分電壓中之最低者 時，該開關電路將該最低劃分電壓設定為該第二劃分電 壓，且將該2m+l個劃分電壓中比該第二劃分電壓高一為 r之差值者設定為該第一劃分電壓，r為該等劃分電壓之 差值（r為2或2以上之一偶數）。 3.如請求項1或2之串並行AD轉換器，其中 該低階轉換電路包括一第一低階位元比較器及一第二 低階位元比較器，且 該開關電路包括： 用於將該2m+l個劃分電壓中之位於一距該最低劃分 電壓偶數位置處之任-者連接至該第—低階位元比較器 的2m/2件一第一開關；及 用於將該2m+l個劃分電壓中之位於一距該最低劃分 電壓奇數位置處之任一者連接至該第二低階位元比較器 的2m/2+l件一第二開關，且 該開關電路經由對該等第一開關及該等第二開關之控 制而執行一劃分電壓選擇’且將一選擇結果輸出至該第 一低階位元比較器及該第二低階位元比較器。 4·如請求項1或2之串並行AD轉換器，其中 該南階轉換電路包括 複數個向階比較器，其用於比較該類比信號與該2气 123206-1000106.doc 1345384 1個劃分電壓中之至少不包括該最高劃分電壓及該最低 劃分電壓之任一者。 123206-1000106.doc