TWI345302B - Integrated circuit devices and capacitor pairs - Google Patents
Integrated circuit devices and capacitor pairs Download PDFInfo
- Publication number
- TWI345302B TWI345302B TW096114006A TW96114006A TWI345302B TW I345302 B TWI345302 B TW I345302B TW 096114006 A TW096114006 A TW 096114006A TW 96114006 A TW96114006 A TW 96114006A TW I345302 B TWI345302 B TW I345302B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- finger
- unit
- array
- unit capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 225
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 238000003491 array Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 101150021818 BUB2 gene Proteins 0.000 description 1
- 101100327314 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cdc16 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 210000001145 finger joint Anatomy 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
L345302 九、發明說明： 【發明所屬之技術領域】 本發明係.有關於一種積體電路裝置，特別是有關於... 一種具有特定電容比例的電容器對之佈局。 【先前技術】 在現今積體電路，例如混合模式（mixed-mode)與射頻 (radio frequency)電路的應用，通常需要一組具有特定電 容比例（通常指的是1:N的電容器，其中N為大於零的整 數）的電容器。電容的比例通常需要具有高準確性以確保 積體電路能準確地運作。例如，在類比/數位（A/D)轉換 器，電容器對的準確性決定產生的數位信號的準確性， 因此需要非常高準確度的電容器比例。 第1圖係顯示一傳統提供1:N電容比例之電容器對 電路。此電路包含設計成具有完全相同電容的單位電容 器10陣列。X-解碼器與Y-解碼器耦接到電容器陣列且被 用於自電容器陣列中選擇一些單元電容。藉由並聯所選 擇的單位電容器10，可形成具有更高電容的電容器。第 1圖中所顯示的陣列具有九個單位電容，因此可以被用於 達到任何介於1:1至1:9的電容比例，其中數字1代表一 單位電容器，數字9代表代表透過並聯所有9個單位電 容器10的電容器。 第1圖+所顯示之電路具有可動態提供電容器對的 優點特徵。然而一些缺點侷限了其使用。例如，電容器 0503-A32730TWF/alice 5 L345302 陣列的結構與易受製程影響。雖然所有單位電容被設計 '成完全相同，實際上，一些單位電容器可能靠近圖案稀 少的區域，一些單位電容器可能靠近圖案稠密的區域。 因此，單位電容器的電容具有變動性，此變動性會影響 電容器對的準確性。通常具有較高數量單位電容器的電 容器陣列會具有更多的電容變動。 另一個缺點為X-解碼器與Y-解碼器會佔用晶片面 積。特別是對於1:N電容器，其中當N為小數目時，解 碼器所佔用的晶片面積相較於單位電容器所佔用的小面 積為更顯著的消耗。因此，需要一種改良準確性以及減 少晶片面積消耗的電容器對。 【發明内容】 根據本發明之一實施例，一種積體電路裝置包括， 一電容器陣列，具有排列成行與列的單位電容器，其中 每個單位電容器由兩電性絕緣的電容板組成，一至少一 第一單位電容器，位於電容器陣列的每一行與每一列中 並且彼此互相電性連接，其中電容器陣列的每一列如同 其他列與行，具有相同數量的至少一第一單位電容器， 並且其中電容器陣列的每一行如同其他行與列，具有相 同數量的至少一第一單位電容器，以及一至少一第二單 位電容器，位於電容器陣列的每一行與每一列中並且彼 此互相電性連接，其中電容器陣列的每一列如同其他列 與行，具有相同數量的至少一第二單位電容器，並且其 0503-A32730TWF/alice 6 1345302 .中電容器陣列的每一行如同其他行 的至少一第二單位電容器。^ 具有相同數量 根據本發明之另一實施一 -共同節點，具有一第一傳導：：體電路裝置包括 構’第-指狀結構麵接至第數第-指狀結 間，並舆兩個第:=盖構:於兩個第-指狀結構之 排，與第Uss^料性崎，—帛二傳導匯流 每個第三指狀結構介於 第二扣狀結構， 個弟一指狀結構電性絕緣】=亚與兩 指狀結構互相電性連接…：―傳¥匯流排’與第三 έ士姐此接其中第一指狀結構、第二指肤 弟二指狀結構為位於-金屬層中的金 其中第二指狀結構與第三指狀 亚且 數列的一陣列，i中/Α …冓形成具有複數行與複 構的數量等於在其他行與其 第—‘狀、、·口 量，# 0 f rb + — 』中的弟一抬狀結構的數 量等於在其他行愈盆他列中的楚一社“弟一才曰狀、，構的數 丁/〜、他列中的弟二指狀結構的數量。 同節‘豕且‘明之另一實施例’一種電容器對包括-共 第一傳導匯流排與複數第-指狀結構， Μ*(ΜυΛ輕接至第一傳導匯流排，複數數量為 第_、弟一指狀結構，每個第二指狀結構介於雨個 :二,結構之間，並與兩個第—指狀結 ， 其中Μ與Ν為非突之敫叙 # ± 指狀处Μπ 4 +々 一苐二傳導匯流排，與第二 狀4互相電性連接，複數數量為ν*(μ+ν)的第三指 0503-A32730TWF/alice 7 L345302 狀結構5每個笛二# & 間，並與兩個第r指m於兩個第一指狀結構之 排，與第三指絕緣’―第三傳導匯流: 第二指狀結構性連接，其中第—指狀結構， 屬線，以及其中m斗為位於一金屬層中的金 M+N行與M+N列的二f，構其^在^^構形成具有 有Μ個第二指狀結構與n個第與母-列中， 【實施方式】 顯易懂吏= ’操:方法、目標和優點能更明 作詳細說明如下Γ ’古父佳實施例’並配合所附圖式， 實施例： 第2圖係顯示本發明之第一每 包括排列成2Χ2陣列的四個^立^例的上視圖，圖中 電容器標記為C1 早位電谷态，其中兩個單位 容哭單位電容器標記為⑶單位電 合态C1形成於金屬線（也稱 〇 早位電 的側壁之…其中指狀㈣D =、、^)F1與指狀結❹ 接以形成-共同節點。單位電^過匯Γ·Β互相電性連 F2與指狀結構 ^ «形狀指狀結構 接而形成一大電容器容器C1互相電性連 成另一大電容哭。 互相電性連接而形 «下3::„實施例中’單位電容器C1與《由 下方式排列.在陣列的每—财只有—個…並且^ 〇5〇3-A32730TWF/a]ice 1345302 陣列的每一行中只有一個c 1。相同地，在陣列的每一列 - 中只有一個C2，並且在陣列的每一行中只有一個C2。因 . 此在第2圖中顯示的實施例為一；kl.的電容器對。電容器 C1與電容器C2的質量中心大體重疊。 第3A圖係顯示一 1:2電容器對的上視圖，包括9個 . 單位電容器排列成一 3x3的陣列，其中三個單位電容器 標記為C1，剩餘六個單位電容器標記為C2。單位電容器 $ C1互相電性連接形成第一較大電容器，而單位電容器C2 互相電性連接形成第二較大電容器，並且其具有比第一 較大電容器大兩倍之電容值。 在此較佳實施例中，單位電容C1與C2由以下方式 排列：在陣列的每一列與每一行中都只有一個單位電容 器C1，並且在陣列的每一列與每一行中都只有兩個單位 電容器C2。電容器C1與電容器C2的質量中心大體重 疊。第3A圖僅顯示單位電容的一個佈局圖，其餘更多可 φ 能的佈局圖顯示於第3B圖。在每個佈局圖中，每個數字 僅出現於每列一次，且僅出現於每行一次。這樣的佈局 圖通成稱為拉丁方塊(Latin Squares)。為了形成1:2的電 容器對，所有標記為數字1的單位電容器可並聯，並且 所有標記為數字2與3單位電容器可並聯。 第4A圖係顯示一 1:3電容器對的上視圖，包括16 個單位電容排列成一 4x4陣列，其中4個單位電容標記 為C1且剩餘12個單位電容標記為C2。單位電容器C1 互相電性連接形成一較大電容器，而單位電容器C2互相 0503-A32730TWF/alice 9 電性連接形成另一較大電 C1形成的較大電容.器大三二:：有：由^立電容器 1:2電容器對，在此較佳·於1:1以及 ，在陣列的每一列與每—只：：：夕輿C2 ’並且在陣列的每，列與每一行中都早，電容 】容器C2。電容器C1與電容器C2的質量中：:：位 :。第4B圖係顯示更多可能形成1:3電容器；的：重 圖。在每個可能的佈局圖，每個數字卜。、勺伸局 現於每一行與每一列一次。為了形成一 :4卯僅出 所有標記為數字〗的單位電 、电谷斋對， 標記為數字2、3盘相電性連接，且所有 々 ^ 4的電谷态互相電性連接。
第5圖係顯示一較佳1:N
為-大於三的敕*。i μ ㈣佈局圖，其中N 數字N，可因此延伸單位電容陣列^有-^ = ^ 的電容器對可因此產生。值得注意的 大书谷比例 個可能的佈局圖。任何熟f此項技 圖僅顯示- 第《圖決_的佈局圖。在這^^^圖與 器〇與單位電容器《的電容 具有比例M:N的電容輯也可藉由使用 揭露之技術佈局，其中” N為非零之 ^备中 在較佳的實施例中’如此的電容器對、：零)。 M+N列與M+N行的陣列。在每一行盥每—局為具有 個互相電性連接單位電容C1。在每:行與每_中二有: 0503-A32730TWF/alice 10 1345302 有N個互相電性連接單位電容C2。在每一行與每一列 中，每個單位電容器C1的配置盡可能遠離其他同一行以 ' 及同一列的單位電容器C1，每個單位電容器.C2:的配置 盡可能遠離其他同一行以及同一列的單位電容器· C:2 ”換 言之，單位電容器C1與C2平均分部於每一行與每·^列 .中為較佳。此外，單位電容器C1與C2平均分部於陣列 中為較佳。例如，若數字Μ與數字N很接近，單位電容 I 器C1與C2可大體輪流佈局。一 2:3電容器對的佈局圖 顯示於第6圖中。 根據本發明之另一實施例，以上段落中揭露之技術 佈局可更包括至少一第三單位電容器與至少一第四單位 電容器，第三單位電容器可耦接至單位電容器C1，第四 單位電容器可耦接至單位電容器C2，其中第三單位電容 器與第四單位電容器形成一額外陣列，使由單位電容器 C1與C2所形成之電容器陣列與由第三單位電容器與第 φ 四單位電容器形成之額外陣列可位於相同金屬層中，或 可位於不同金屬層中，並且其中單位電容器C1並聯於第 三單位電容器，單位電容器C2並聯於第四單位電容器。 複數電容器對可被整合於一陣列中。第7圖係顯示 兩個6x6單位電容器陣列的佈局圖，其可用於形成一 1:2 電容器對，一 1:3電容器對，以及一 2:3電容器對。在此 實施例中，所有編號為數字1的單位電容器互相電性連 接形成第一電容器，所有編號為數字2與3的單位電容 器互相電性連接形成第二電容器，所有編號為數字4、5 0503-A32730TWF/alice 11 L345302 與6的單位電容器互相電性連接形成第三電容器。因此 第一、第二、第三電容器具有比例1:2:3。使用以上段落 ' 中揭露之技術佈局，一 M:N的電容器對，一 M:P的電容 器對，以及一 N:P的電容器對可藉由形成具有M+N+P行 與M+N+P列的單位電容器陣列而形成。每個互相電性連 接的單位電容器平均分佈於每一行與每一列並且橫越陣 列為較佳。 I 在本發明之較佳實施例中，電容器對中的兩個電容 器共用一共同節點（於第2、3A與4A圖中為指狀結構 D)，因此可需要較少的晶片面積。在另一實施例中，單 位電容器C1與C2彼此電性分離且不具有共同節點。第 8圖係顯示一 1:1電容器對之實施例，其中每個單位電容 器C1包括一第一電容板N1與一第二電容板N2,每個電 容器C2包括一第一電容板N3與一第二電容板N4。每個 電容板Nl、N2、N3與N4耦接於其他具有相同編號數字 φ 的電容板。值得注意的是，相較於第2圖中所示的佈局 圖，第8圖的佈局圖需要更多的電容板，因此第8圖的 佈局圖需要更多的晶片面積。 先前段落中討論的電容器以實作成金屬-氧化物-金 屬（MOM)電容器為較佳。一形成MOM電容器之實施例 可利用第2圖解釋說明，第2圖可為用於形成半導體晶 片互相電性連接結構的金屬層之上視圖。每個導體指狀 結構FI、F2以及D與它們之間的一薄絕緣體緊密地配 置，並且電容形成於鄰近的指狀結構之間。耦接匯流排 0503-A32730TWF/alice 12 1345302 則與可形成於與指狀結構F1、F2以及〇 二。：而，耦接..匯流排BUB2也可形成 : H、F2以及D、不同的金屬層，並，-構 狀結構F1、F2 —以及D。 、…刀、耦接指 雖然在先前.討論過的實施例中，單位電容 層中’但它們也可以分散於多個金屬層中夕並透. 互相電性連接。例如，-電容器對可包括』 =陣列鱼並且每個陣列可相似於第2、3心= ”斤顯不之陣列。這些電容器陣列可 個金屬層中。透過串聯或並聯，這些= 孟屬層中的電容器陣列可彼此互相電性連接。 门 較佳實施例的優點特徵為製程的 體消除由圖案密度差異形成的變化。例如 二it二更高或更低的圖案密度而具有較其他心 ^ =的電容，鄰近的單位電容C2也會具有較大的電 2亚因此減低不利於電容器對之比例的影塑。尤 : = 的變化越小。這亀具_ 容器對=二當N增加時傳統具有解碼器的電 明的2明之内容與優點雖詳細揭露如上，然而必須說 承ir離本發日狀精神和範®内，當可做些許的 潤飾，因此本發明之保護範圍當視後附之 !=:界定者為準。此外，本發明之範圍並不受限： §兄月曰令所描述之有關於製程、機構、製造、以及組成 〇503-A32730TWF/a]ice 13 1345302 元件、工具、方法與步驟等特定實施例。任何熟習此項 技藝者皆可根據本發明所揭露之内容，配合瑪.存或未來 發展出之製程、機構、製造、以及組成元件、工具、方 法與步驟等，執行與根據本發明所描述之可被利用之對 應實施例大體相同之功能或達到大體相同之結果。因此 後附之申請專利範圍將涵蓋本發明之製程、機構、製造、 以及組成元件、工具、方法與步驟之範圍。
0503-A32730TWF/alice 14 1345302 【圖式簡單說明】 第1圖係顯示傳統提供電容器對的電路，其中單位 電容器陣列用於形成具有更高電容的電容器。 第2圖係顯示具有1:1電容器對的上視圖。 第3A圖係顯示具有1:2電:容器對的上視圖。 第3B圖係顯示形成1:2電容器對的可能佈局圖。 第4A圖係顯示具有1:3電容器對的上視圖。 第4B圖係顯示形成1:3電容器對的可能佈局圖。 第5圖係顯示可發展成1:N段容器組的佈局圖。 第6圖係顯示形成2:3電容器對的佈局圖。 第7圖係顯示可形成1:2:3電容器對的佈局圖。 第8圖係顯示具有1:1電容器對的上視圖，其中電容 器對中的兩電容器槔具有共同節點。 【主要元件符號說明】 10〜單位電容器； B、Bl、B2〜匯流排；
Cl、C2〜單位電容器； D、FI、F2〜指狀結構；
Nl、N2、N3、N4〜電容板。 0503-A32730TWF/alice 15
Claims (1)
- L345302 十、申請專利範圍： 1. 一種積體電路裝置，包括： - ' 一電容器陣列，具有排列成行與列的單位電容器 其中每個早位電容益由兩.電性絕緣的電容板組成， 至少·一第單位電容器，位於上述電容器陣列的每 一行與每一列中，上述至少一第一單位電容器彼此互相 電性連接，其中上述電容器陣列的每一列如同其他列與 $ 行，具有相同數量的上述至少一第一單位電容器，並且 其中上述電容器陣列的每一行如同其他行與列，具有相 同數量的上述至少一第一單位電容器；以及 至少一第二單位電容器，位於上述電容器陣列的每 一行與每一列中，上述至少一第二單位電容器彼此互相 電性連接，其中上述電容器陣列的每一列如同其他列與 行，具有相同數量的上述至少一第二單位電容器，並且 其中上述電容器陣列的每一行如同其他行與列，具有相 φ 同數量的上述至少一第二單位電容器。 2. 如申請專利範圍第1項所述之積體電路裝置，其中 於上述電容器陣列的每一行與每一列中只有一個上述至 少一第一單位電容器。 3. 如申請專利範圍第2項所述之積體電路裝置，其中 於上述電容器陣列的每一行與每一列中具有複數上述至 ‘少一第二單位電容器。 4. 如申請專利範·圍第1項所述之積體電路裝置，其中 上述至少一第一單位電容器與上述至少一第二單位電容 0503-A32730TWF/alice 16 1.345302 器共用一共同節點。 5. 如申請專利範圍第1項所述之積體電路裝置，其中 上述至少一第一單位電容器與上述至少一第二單位電容 器不具有共同節點。 6. 如申請專利範圍第1項所述之積體電路裝置..，其中 上述電容器陣列形成於一金屬層中，並且其中每個上述 至少一第一單位電容器與上述至少一第二單位電容器形 成於金屬指狀結構的側壁之間。 7. 如申請專利範圍第1項所述之積體電路裝置，更包 括至少一第三單位電容器，位於上述電容器陣列的每一 列與每一行，上述至少一第三單位電容器彼此互相電性 連接，其中上述電容器陣列的每一列如同其他列與行， 具有相同數量的上述至少一第三單位電容器，並且其中 上述電容器陣列的每一行如同其他行與列，具有相同數 量的上述至少一第三單位電容器。 8. 如申請專利範圍第7項所述之積體電路裝置，其中 上述至少一第一單位電容器與上述至少一第二單位電容 器形成一第一電容器對，上述至少一第二單位電容器與 上述至少一第三單位電容器形成一第二電容器對，並且 上述至少一第三單位電容器與上述至少一第一單位電容 器形成一第三電容器對。 9. 如申請專利範圍第1項所述之積體電路裝置，更包 括至少一第三單位電容器，耦接至上述至少一第一單位 電容器，以及至少一第四單位電容器耦接至上述至少一 0503-A32730TWF/alice 17 第二單位電容器，Α中 述至少-第四單位雷—。一第三單位電容器與上 述至少—第一〜 ΓΓ形成一額外陣列，並且其中上 容器，並且上述至少一第-罝#弟二早位電 一第四單位電容^ 早位電谷器並聯於上述至少 中上述利乾圍第9項所述之積體電路裝置，其 中。㈣陣列與上述額外陣列位於-相同金屬層 中上、專利範9項所述之積體電路《置，i 中“谷器陣列與上述額外陣列位於不同的金屬層 中在專利範㈣9項所叙龍電料置，盆 t在，電容器陣列的-相同行與-相同列中，上、“ 〉一第一單位電容器與 " 平均分佈。 弟一早位電容器大體 13.—種積體電路裝置，包括： 共同即點，具有一第一傳導匯流排與複 狀結ί數上第述Γ指狀結_接至上述第—傳導匯流排日; 複數弟二編吉構，每個上述第二指狀結構介於兩 固上述第-指狀結構之間，並與上述兩個 電性絕緣； 知狀結構 連接n導匯流排，與上述第二指狀結構互相電性 複數第三指狀結構，每個上述第三指狀結構介於兩 0503-A32730TWF/alice 18 丄J外 =:r構之間’並與上述兩個第-指狀結構 連接了以;=狀=述狀構互相電性 述第三指狀社口 述第一指狀結構與上 狀:。構為位於一金屬層中的金屬線； 一上述第二指狀結構與上述第三护壯处娃 有複數行與複數列的—陣列 V:大4形成具 中，上述第二指狀結構的數量等;在:::::每-列 的上述第二指狀結構的數量，並且ί;::與其他列中 列中，上述第三指狀結構的數量等；上-：與每-中的上述第三指狀結構的數量。、…、他仃與其他列 中至^㈣第13項所述之積體電路裝置，其 、f…一 、述第一傳導匯流排與至少—邱八沾了 形成於與上述第一指狀結構 才曰狀 '、，吉構不同的金屬層中。 l 中在述之積體_置，其 16. 如申請專利範圍第t::::;::結構。 中在每—行與每一列中具有 ==置，其 17. 如申請專利範圍第】3項所述之構。 包括複數第四指狀結構，其中每個 7電路装置’更 於兩個上述第一指狀結構之間，並與結構介 結構電性絕緣，並且其中在每―行與=弟一指狀 四指狀結構的數量等於在其他行與其他列 〇503-A32730TWF/aJice 19 ^45302 狀結構的數量。 18.-種電容器對，包括： & έϋ共同即點，具有一第一傳導匯流排與複數第一指 > ’t述第一指狀結構耦接.至上述第一傳導匯流排； 一複數第一指狀結構，數量為，每個上述第 曰，結構介於兩個上述第一指狀結構之間，並與上述 、㈣指狀結構電性絕緣，其中Μ與N為非零之整數； 連接第二傳導匯流排，與上述第二指狀結構互相電性 ，數第三指狀結構，數量為n*(m+n)，每個上述第 4，'，構介於兩個上述第—指狀結構之間，並與 兩個第一指狀結構電性絕緣； 連接流t，與上述第三指狀結構互相電性 上if弟一指狀結構’上述第二指狀結構以及 述弟二私狀結構為位於一金屬層中的金屬線；以及 有μΪν中Λ述第"指狀結構與上述第三指狀結構形成且’ 有㈣行與Μ+Ν列的—陣列，其中在每 中，有：個上述第二指狀結構與，個上述第三^ 為1且範圍第18項所述之電容器對，其中Μ 20.如申請專利範圍第18項所述之電容器對，1 述第一指狀結構的質量中心與上述第— /、上 中心大體重疊。 、弟“曰版結構的質量 0503-A32730TWF/aiice 20
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/591,643 US7612984B2 (en) | 2006-11-01 | 2006-11-01 | Layout for capacitor pair with high capacitance matching |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200822341A TW200822341A (en) | 2008-05-16 |
| TWI345302B true TWI345302B (en) | 2011-07-11 |
Family
ID=39329813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096114006A TWI345302B (en) | 2006-11-01 | 2007-04-20 | Integrated circuit devices and capacitor pairs |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7612984B2 (zh) |
| CN (2) | CN101488498B (zh) |
| TW (1) | TWI345302B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154847B2 (en) * | 2008-09-12 | 2012-04-10 | Mediatek Inc. | Capacitor structure |
| US9595526B2 (en) | 2013-08-09 | 2017-03-14 | Apple Inc. | Multi-die fine grain integrated voltage regulation |
| US10468381B2 (en) | 2014-09-29 | 2019-11-05 | Apple Inc. | Wafer level integration of passive devices |
| US10453791B2 (en) * | 2018-02-06 | 2019-10-22 | Apple Inc. | Metal-on-metal capacitors |
| US11152458B2 (en) * | 2020-02-07 | 2021-10-19 | Macronix International Co., Ltd. | Metal capacitor |
| CN112768607B (zh) * | 2020-12-31 | 2022-08-09 | 上海交通大学 | 一种高密度mom电容器结构及其设计方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4024572B2 (ja) | 2002-03-28 | 2007-12-19 | ユーディナデバイス株式会社 | インタディジタルキャパシタを有するデバイス |
| CA2395900A1 (en) | 2002-08-12 | 2004-02-12 | Christopher Andrew Devries | Matched vertical capacitors |
| DE102005030585B4 (de) * | 2005-06-30 | 2011-07-28 | Globalfoundries Inc. | Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung |
| US8133792B2 (en) * | 2006-07-04 | 2012-03-13 | United Microelectronics Corp. | Method for reducing capacitance variation between capacitors |
| US7545022B2 (en) * | 2006-11-01 | 2009-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor pairs with improved mismatch performance |
-
2006
- 2006-11-01 US US11/591,643 patent/US7612984B2/en not_active Expired - Fee Related
-
2007
- 2007-04-20 TW TW096114006A patent/TWI345302B/zh not_active IP Right Cessation
- 2007-09-19 CN CN200910001320.8A patent/CN101488498B/zh active Active
- 2007-09-19 CN CN200710153396.3A patent/CN100539143C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080100989A1 (en) | 2008-05-01 |
| CN101174623A (zh) | 2008-05-07 |
| CN101488498A (zh) | 2009-07-22 |
| CN101488498B (zh) | 2010-07-28 |
| TW200822341A (en) | 2008-05-16 |
| CN100539143C (zh) | 2009-09-09 |
| US7612984B2 (en) | 2009-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI345302B (en) | Integrated circuit devices and capacitor pairs | |
| TWI342064B (en) | Integrated circuit chips | |
| CN101894795B (zh) | 具有多级电容器的集成电路系统及其制造方法 | |
| US7787233B1 (en) | Multi-segment capacitor | |
| CN102224589B (zh) | 具有交互连接侧翼的整合电容器 | |
| TWI250615B (en) | Metal-over-metal devices and the method for manufacturing same | |
| TWI271754B (en) | Three-dimensional capacitor structure | |
| TWI297951B (en) | Improved interdigitated capacitive structure for an integrated circuit | |
| US8053865B2 (en) | MOM capacitors integrated with air-gaps | |
| CN102224566B (zh) | 具有交替叠层部分的整合电容器 | |
| US20070268653A1 (en) | High yield, high density on-chip capacitor design | |
| TW200807729A (en) | Improved metal-insulator-metal capacitors | |
| TW200822156A (en) | Semiconductor device and integrated circuit | |
| KR20110102346A (ko) | 그리드 판들을 갖는 집적 캐패시터 | |
| JP2005072588A5 (zh) | ||
| WO2005114684A1 (en) | Planar inductor and method of manufacturing it | |
| US20070217122A1 (en) | Capacitor | |
| TWI285410B (en) | Interlayer interconnect of three-dimensional memory and method for manufacturing the same | |
| JP3549499B2 (ja) | 半導体集積回路装置ならびにｄ／ａ変換装置およびａ／ｄ変換装置 | |
| CN101335268A (zh) | 金属绝缘体金属电容器及其制造方法 | |
| US7230434B1 (en) | Multi-layered capacitor | |
| US20040129966A1 (en) | Metal-metal capacitor array | |
| TWI308821B (en) | Multi-terminal capacitor | |
| TW201011921A (en) | Capacitor structure | |
| CN207705361U (zh) | 运用垂直螺旋式硅通孔电感的低通滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |