TWI345064B - Cmos process compatible mems probe card - Google Patents
Cmos process compatible mems probe card Download PDFInfo
- Publication number
- TWI345064B TWI345064B TW96133175A TW96133175A TWI345064B TW I345064 B TWI345064 B TW I345064B TW 96133175 A TW96133175 A TW 96133175A TW 96133175 A TW96133175 A TW 96133175A TW I345064 B TWI345064 B TW I345064B
- Authority
- TW
- Taiwan
- Prior art keywords
- probe
- wafer
- integrated circuit
- card
- array
- Prior art date
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
^45064 九、發明說明: 【發明所屬之技術領域】 本發明係有關探針卡的製作方法,特別是指一種探針模組製作 的方法,利用標準CMOS製程技術設計探針與空間轉換結構,並結 合微電鑄與研磨技術製作凸塊成為探針頭,最後以微機電技術姓 刻完成探針的懸浮與貫穿孔。 【先前技術】 在半導體製造技術日益精進並進入奈米時代之下,晶片體積縮 小’自然銲制距亦P4之縮小’探針設備與騎卡是魏快速且 準確的與銲塾接觸,便成為晶圓檢測技術未來的重點發展方向。
在降低測試成本的考量下,有效縮減測試時間,也是各業者所 ^績追求的發展方向,因此增加同時測試他____ 疋探針卡«努力發展的目標。依據不_型的產品,由於其⑽ 數的不同,可同時進行晶圓測試的晶粒顆數也有所不同。 因為積體電路(lntegrated α_,IC)體積越來越小 、功能越來 、強,數越來越多’扣銲塾排列方式也由邊緣排列方式變成 矩車式间j侧’使得傳鋪臂式探針卡(㈤η· Card) =不敷現,所而,早細積無法置人更多探針,取而代之採用垂 方式排列探針方式,因此高密度垂直式探針卡(High Density 7 1345064 .Ver^al Probe Card)的需求面因而展露。探針卡依積體電路接腳 • 1/0料分配的方式而麵差異’絲針㈣方式可區分為懸臂式 .與垂直式探針卡兩種形式。而未來探針卡發展的4大方向: 1. 針距微細化.從半導體廠自2〇〇1年推出013微米製程, . 直接在2004年跨入9〇奈米,2007年更跨入65奈米的極 . 深次微米製程中,晶圓探針卡的微距探針,自是符合1C發 ^ 展趨勢。 2. 同步多功能:系統單晶片(80〇已是半導體發展的趨勢, 尚積集、尚承载1C逐漸成為半導體的主流,未來IC的功 月匕將更加複雜’包括邏輯、記憶體、類比等功能區塊將完 全集中於同一顆晶片,相對使晶圓偵測技術困難度提高。 3. 適用晶圓級封裝:在IC逐漸邁向覆晶(Flip chip)與晶圓 、級封裝(Wafer Level Package )的技術層次,未來在晶圓針 • 測即能將良好晶粒篩選,將是最關鍵技術。 4·通机晶片用探針:通訊是持續擴大的明星產業,其中通訊 晶片最重要的是射頻1C在測試技術上,因其使用電流較 低’外接線路的阻抗,容易影響訊號傳輸,因此,針測卡 線路的設計與製造精密度都是開發射頻 1C測試的關鍵。 至於抓針卡的結構設計方面,目前國内外半導體晶片測試仍 有以%氧;Μ*酿固定探針方式來作訊號量測,其優點為探針可依電 極板位置進行配置’以及探針可調變的垂直位移行程範圍較大, 8 1345064 • 可以確保每一探針與電極板之間有良好的電性接觸。另外,每— • 根探針録直方向均可⑽定位觸整,方便運用於高低不一致 •的電極板上,因此可以適用於晶片系統化的測試。此外,若有探 .針損壞時可以進行個_探針更換,而不需更換整_試模組^ . 但其缺點為高頻元件在測試過程中產生的電性以及機械雜訊會影 • 響整_試結果,並輯於微小間距之電極板無法進行針測。所 以利用微機電技術製作之微探針可以克服上述缺點,尤其是使用 籲在通訊高頻晶片測試與針對具有小間距電極板之晶片測試,以及 考量批量製造的成本縮減。 目削微機電技術發展的先進(advanced)微探針卡形式主要如 下所示,例如:1997年Yanwei Zhang等人[參考γ. Zhang,γ Zhang, D. Worsham, D. Morrow, and R. B. Marcus, UA New MEMS Wafer Probe Card, - MEMS?97, Nagoya, Japan, Jan, 1997, pp. • 395-399.]利用微機電技術製作出雙層(bim〇rph)金屬薄膜邊緣形 式微探針矩陣結構,其測試原理主要是利用雙層鋁薄膜中間加以 製作一層加熱益,藉由施加電壓產生高溫方式使微探針變形,並 且利用變形時的出平面結構量測位於晶片上的電極板或凸塊 (bumps)。當其微懸臂樑在長度(3〇〇〜5〇〇μιη)與寬度(4〇〜6〇叩)的情 況下,施給加熱器電源約有50mW時’微懸臂樑會有約15〇μπ]的位移 距離’而其探針結構與金屬電極的接觸電阻(c〇ntact resistance) 小於1Ω。其中,因為此機械結構可以致動而達至,】在同平面待測電 9 1345064 • 極的接觸,可以減少電極板高低不同時所帶來的量測困擾,然而 . 其缺點是必須增加額外的驅動電路,反而使電路佈局設計上增加 •困難度與複雜性,另-方面,使用高溫加熱的方法致動微探針也 會影響訊號量測上的解析度與可靠度。 2000年ItoTakahiro^人[參考I. Takahiro, R. Sawada,E.
Higurashi, "Fabrication Of Micro IC Probe For LSI Testing,»
Sensors and Actuators A, Vol. 80,2000,pp. 126-131·]則利 用SOI晶片技術製作出微小弧形(arch_shaped beam)的積體電路 (1C)探針。其尺寸小於300χ80μιη,間距為ΐΟΟμπρ接觸電阻為〇. 5Ω。 其使用犧牲層的技術搭配薄膜沈積技術,最後利用電鍍製程的方 式加強其結構的剛性,以製作完成之微探針,可以做為大型積體 電路(LSI)量測。 2000年Dong-Seok Lee等人[參考D. S. Lee,J. Y. Park, D. K.
Kim, and J. H. Lee, Tabrication Of A Bump-Type Si Probe,5 Microprocesses and Nanotechnology Conference, Tokyo, Japan, July 2000,pp. 76-77.]也利用SOI晶片與矽蝕刻技術,製作出探針頭約 35μιη ’懸臂樑約15μηι ’而形變位移約可達到8〇μπ^微探針結構。 其結構設計可以縮短探針頭與量測儀器間’訊號連接的距離,進 而於高頻量測時達到訊號不失真,同時達到成本降低的優點。 2001 年Robert B. Marcus等人[參考R. B. Marcus, “A New 1345064 . Coiled Microspring Contact Technology,,,2001 Electronic • Components and Technology Conference, St. Petersburg, Florida, June .2〇01,pp. 1227 - 123Z]則提出一個新穎的接觸技術(咖财 • technology),作者使用捲曲式結構來做為接觸待測物的電極。其做 法是利用雙層金屬(Cu,Cr)的殘留應力,搭配犧牲層,再經過退火 處理(400〜900)°C造成懸臂樑捲曲。根據其實驗結果,在捲曲直徑 ·/ 60μηι的結構下,可承受負載50mN並產生ΙΟμιη的彈性壓縮形變位 • 移。 20〇2年Bong-Hwan Kim等人[參考B. H. Kim,S. Park,B. Lee, H. Lee, B. G. Min,S. D. Choi,D. I. Cho, and K. Chun,“A Novel MEMS Silicon Probe Card/5 MEMSO2, Las, Vegas, Nevada, January 2002, pp. 368 - 371.]利用(100)單晶矽晶片製作三維微探針結構,利 用微機電技術的面型微加工以及體型微加工,做出間距小於 70μιη,接觸力量為12g的微探針陣列。而其微探針結構做適當的佈 局與设§十可搭配自動化測试設備(Automatic Test Equipment)應用 於晶片級(wafer lever)測試。 2002年Kenichi Kataoka 等人[參考K. Kataoka,S. Kawamura,T.
Itoh, T. Suga, Κ. Ishikawa, and H. Honma, 4iLow Contact-Force And Compliant MEMS Probe Card Utilizing Fritting Contact,MEMSO2, Las,Vegas, Nevada,January 2002, pp. 364-367·]利用兩道電鑄鎳製 程配合犧牲層方式,利用電鑄過程中產生殘留應力,使電鑄懸臂 1345064 . 樑產生出平面的變形。其優點為電鑄鎳探針與鋁電極間有很好的 • 表面接觸特性’相較於其他金屬材料’鎳有較低的接觸電阻,因 .此可以提升訊號量測上的可靠度。 ' 2003年Younghak CH0等人[參考Y. Cho, T. Kuki,Y. Fukuta,H. • Fujita, and B. Kim," Si-Based Micro Probe Card With Sharp • Knife-Edged Tips Combined Metal Deposition,Actuators and φ Microsystems, 12th International Conference, Boston, Massachusetts,
Vol.l,June 2003, pP. 774 _ 777 ·]利用KOH非等向性蝕刻的方式在 單晶石夕晶片上製作具有尖端(tip)凹洞的懸臂樑,再以金屬沈積(q·, W,Au)方式製作探針頭,作者以此製作流程做出陣列式間距小於 ' 40μιη的微探針卡。而其優點在於它的探針頭能將金屬電極表面的 絕緣氧化層給刺穿,使探針頭與電極板接觸效果增加進而降低接 觸電阻,達到良好的訊號針測結果。 釀 2004年Sang-Jun Park 等人[參考Β· H. Kim,S. J. Park,K. Chun, D. I. Cho, W. K. Park, T. U. Jun, and S. Yun, <4A Fine Pitch MEMS Probe Unit For Flat Panel Display As Manufacturing MEMS Application;5 Sensors and Actuators A, Vol. A, March 2004, pp. 46 52·] k出了針對電腦液晶顯示器面板丁FT(thin_j^im transistor)-LCD(liquid crystal displays)、電漿電視(PDP)及平面電視 (FDP)製作出葉片型式的微探針,用於測量各種顯示器驅動汇及面 板本身品質測驗。 12 1345064 . 2004年K. Kata〇ka [參考K. Kataoka,T. Itoh,K. In〇ue,and τ. • Suga, wMulti-Layer Electroplated Micro-Spring Array For MEMS .Probe Card/5 MEMSO4, Maastricht, The Netherlands, January 2004, • pp. 733 - 736.]提出多層膜電鑄彈簧式的微探針陣列,作者利用電 . 鑄鎳技術,製作七層鎳薄膜的S形三維彈簀結構,此微彈簧探針結 構可以在10mN下連續接觸測試loooo次以上,其優點除了可以將 * 微彈簧結構直接與電路板製作在一起外,因其變形位移的方向為 泰 垂直方向,當探針與待測電極接觸時不會有左右方向的移動’也 比較不會大面積的刮傷電極表面而造成損壞。 2005 年Si_Hyung Lee與Bruce C. Kim[參考Si-Hyung Lee,and
Bruce C_ Kim,“Curled micro-cantilevers using benzocyclobutene polymer and Mo for wafer level probing,” Sensors and Actuators A, Vol. 121,2005, p.p. 472-479.]於Sensors and Actuators期刊上發表一 I 篇利用BCB and Mo layers製作翹曲的懸臂樑晶圓及測試探針。其 主要是利用Mo layers與BCB layers兩者的應力關係造成結構捲 曲。但由於此一探針結構也是雙層的薄膜結構,在實際使用於探 針卡時,因機台振動的影響,較容易會產生結構脫層與損壞。 2005 年Young-Min Kim[參考Young-Min Kim, Ho_Cheol Yoon, and Jong-Hyun Lee, ^Silicon Micro-probe Card Using Porous Silicon Micromachining Technology,” ETRI Journal, Vol. 27,Number 4, August 2005, p.p. 433-438.]提出了利用KOH蝕刻與退火處理 13 1345064 .(議沾聯獄SO來製作微探針結構。其結構規格為長叫瓜、 •寬5_、厚度5邮,而此時最高位移變形量她7〇帅,接觸電 •阻小於2Ω。但因此微探針結構需使用電高溫設備進行退火處 •理,在此-製針要很精準控龍結構位移變形量,並不是一件 容易的製程。 & . 齡上述所參考的國⑽參考文獻,可以得知_微機電製 鲁程所製作的微探針卡’無論是利用體型微加工、面型微加工或是 LIGA技術,已是下-辦導體世代柯或缺_試元件,而可以 應用於尚頻、晶圓級測試以及批量製造的做法更是可以降低成本 '符合時勢所趨。但是上述的微機電技術製作的微探針卡基本上幾 乎以懸臂式為主,不易實現垂直探針卡的功能;另外基本上並非 使用CMOS製程來完成,不易内建被動元件與電路,被動元件仍需 要於印刷電路板上實現;再者小轉大的空間轉換器也不易實現; • 因此本發明提出一種新的設計與製造技術,無論半體技術如何 演進’以微機電製作的矩陣式微探針卡皆可以有效的進行搭配, 尤其以微機電製作的微結構可以與電路做整合,因此可以提高探 針卡的優點,諸如尺寸設計變小、訊號量測功能加大以及可靠度 的增加,這些實現系統與晶片整合(System On Chip)的技術,是一 般傳統組装式探針所無法比擬的。 丄州1)64 【發明内容】 …本發明結合懸臂式探針卡與微機電式探針卡的優點,具有更 门的探針密度’隨著銲塾配置方式採驗陣型朗時進行多顆1C •進_試’傳、臂式探針技術瓶輸法克服,因此,垂直式探 針卡的優勢漸漸展露。然而,目前垂直式探針卡龍針製作採用 '抽拉製程或絲居多’精度與形狀控社較困難,本發明導入有 • 限=素軟體進行探針外型設計’並且再使用微機電製程技術,透 過微影、f鑄與研磨技術猜高產量、高精度的凸塊探針,完成 ^針卡製作。故本發明整個設計與製輯具有的特色與優點如下: ⑴利用標準CMOS製程以及電鑄凸塊(Bump)製作垂直探針,同時 利用CMOS的多層内連線(int⑽nnecti〇n)完成小轉大的佈線, 甚至内含測試電路。 (2) CMOS探針晶片的標準化,可藉由後製程來決定探針的位置, •提供不同節距的陣列CM0S探針晶片’使用時可依照客戶需求。 (3) 利用鮮CMOS製如及電鑄雜凸塊與雜的精密研磨技 術製作垂直探針,可改善傳統懸臂式探針排針的問題,可大幅 縮小探針的間隙(Pitch)。。 (4) 將探針與小轉大空間轉換器(space transf〇rmer) 一體成形於 CMOS採針晶片’並以覆晶錫球(s〇ider Bump)於晶片背面直接 與探針卡之_電職(PCB)直麟合,讀提升整個探針卡 共面度至10um以下,領先國際水準之15_2〇um 〇 15 1345064 (5)利用石夕晶圓的石夕底材作為探針結構的一部份,提升過去文獻僅 以凸塊或金屬層為探針的受力能力無法達到數克以上的接觸 力。 ⑹讓1C設計完成後,1C設計人員可同步設計出測試用的CMOS探 針晶片’利用CMOS探針晶片測試κ:,可大幅縮短封裝測試的 時間與步驟。 【實施方式】 本發明乃是一種探針卡,如圖丨所示,主要係由一 CMOS探 針晶片33 (以下簡稱探針晶片)與連接測試儀器用的印刷電路板 32接合而成’該探針晶片33主要特徵為使用標準cm〇s_mems製程 技術設計製侧臂式探針結構,使得探針陣列與空間轉換器 (space transformer)—體成型,如圖2所示,以5 χ 5的探針陣 列1為例;該空_換器具小轉大的功能,係彻㈣製程的内 連線佈局(inte麵崎iQn)納人騎郎轉換的連絲路,該連 接線路從懸臂式探針咖定端向外擴散至探針“ 33的邊緣鲜塾 (:d)2 ;於懸臂式探針的自由端設有凸塊作為探針測試探頭,並 犬出於探針晶片33;晶圓背面藉由微機電後製程加工貫穿孔u =探針晶片33的邊緣銲塾(_2,並填人導電材料抑後,使探 =33背面具有錫球。請注意本發s3實施方式雖 所示’以5X5的探針陣列1為例,但並不以此為限’圖中 1345064 , 磁彳―、指將貫穿孔(vias)13與錄的石夕基材 4,利用 .DRIE或1CP等乾糊方式,去除的製程。有時亦可指濕钱刻製程。 [製造程式】 步驟1··使用標準半導體製程例如台積電2p4MCM〇s〇35um 製程,來設計凸塊12探針與電路佈線(參考圖3與圖4)。 步驟2.將下線完成後的晶圓(圖5⑻),利用微電鎊技術製作銅 或金屬凸塊I2探針結構,並加以研磨,提升其共面度,保留其厚 光阻3(圖5(b))。 38與探針晶圓39 步驟3:在承載晶圓37上塗佈一層黏著声 接合(圖5(c))。 曰 步驟4.利用研磨技術將;g夕基材4磨薄(圖5(幻)。 步驟5:在探針晶圓39 t面鋪上高分子材料15,再利用準分 子UV雷射將要侧開孔的地方定義出來,作為下—步灯要^ 刻貫穿孔(vias)13的遮罩16 (圖5(e))。 步驟6_使用ICP钱刻一小部份vjas孔17(圖5你。 步驟7:將高分子材料ls去除,重新鋪上一層高分子 再利用準分子UV雷射將魏·孔的地方絲出來,作為下」 步ICP要|虫刻貫穿孔(vias) i3與多餘的石夕基材4的遮罩!8 (圖々))。 1345064 測试该功能積體電路(IQ,包括探針陣列的設計;空間轉換器 Cspace transformer)的設計’具有小轉大的佈線,乃是利用CM〇s 的多層内連線(interc〇nneetiGn)完成。此測試積體電路晶片,其設 計所需要的佈局可關時與功紙的佈局,設置於同—批次的光 罩上’以料下線取得,也可以與魏IC祕局分開下線取得。 其理由疋本發明的方法是以CMQ s相容的方式設計,*且其探針的 尺寸也’、功積體電路(1C)的鲜^pa(j)尺寸相近,有關尺寸相容性 這一部份可由下列三個實施例得知。 [實施例一]懸臂式探針結構 一叙而吕細節距懸臂式探針結構使用於LCD驅動ic的測試 基本上由於LCD驅動Ic的銲墊㈣)〗上沉積的是金凸塊卿 Bump)目此懸臂式探針的受力範圍為叫左右主要是避免施 力過大將金凸塊表糾傷,所以將模_力量設定為咖丨蘭來 做模擬。 首先,考量TSMC .35 2P4M的製程限制,可用來當 構的材料有氧切、梦、氮财、轉。其中,以氮切、氧二 石夕=最佳選擇材料(因揚氏係數及降伏強度均比其餘較佳)。而且, 考量將來LCD的料_)間距會越來越小,採㈣臂寬度為 ¥、15_及10陣來模擬,在懸臂長度方面選取 1.4 mm、1.6職、以贿及2rnm。妙 20 1345064 夠的’在設計上保留部分的石夕(厚度分別為53μηι、63μιη、73卿及 83μπι) ’來加強支撐懸臂的強度。 .、座過模擬軟體的分析的結果(如圖6(a)〜6(c)),當探針量測點的 .位移需為75·9μηχ,而寬度設為20μιη時: a•若矽厚度53μιη、長度可選擇imm b.若矽厚度63μπι、長度可選擇i.2mm C•若矽厚度73μιη、長度可選擇i.4mm d.若矽厚度83μιη、長度可選擇i.6mm 較為符合規格要求,且其最大應力也不會超過材料本身的降伏應 力。但隨著LCD的解析度越高、製程線寬越小,其銲墊2數量將 a越】且越罪近,應用此製程方法可將每隻懸臂的寬度和間距任 意的調整。當寬度變窄時,只需調整其長度或蝕刻矽基材4的厚 度’便彳艮輕易的達到量測應用端的需求。 例如當探針寬度為15μιη時 a. 若碎厚度53μιη、長度可選擇〇.95mm b. 若矽厚度63μιη、長度可選擇Umm c. 若妙厚度73μηι、長度可選擇i.25mm d·若矽厚度83μιη、長度可選擇i.4mm [實施例二] 懸臂式探針結構可為折疊彎曲型35,以實施高密度垂直式陣 列才木針卡。使用2p4M CM〇s 〇 35um製程,來設計凸塊丨2探針與 1345064 電路佈線(圖7(a)與圖7(b))。利用覆晶技術,將上述完成的晶片33 • 與印刷電路板32結合,完成探針卡的製作(圖1)。 [實施例三] 懸臂式探針結構可為微型36,以實施高密度垂直式陣列探 針卡。使用2P4MCMOS 0.35um製程,來設計凸塊12探針與電路 •佈線(圖8(a)與圖_。利用覆晶技術,將上述完成的晶片%與 • 印刷電路板32結合,完成探針卡的製作(圖1)。 實施例二與三的兩種垂直式探針結構:由於接觸點凸塊口的 •共面度經過研磨後相差不多,所以將垂直式探針的受力範圍設定 -為%左右,並將探針接觸的力量設定為0·〇294Ν來做模擬。 首先,仍舊以TSMC .35 2P4M的製程為例來考量其限制,該 製程可用來當作薄膜結構的材料有氧化矽、矽、氮化矽、鋁等。 其中,以氮化矽、氧化矽為最佳選擇材料。若欲以探針晶片測試 功能1C為目的,考慮IC的銲墊(Pad)2間距,採用探針方型面積 邊長為ΙΟΟμιη及80μιη來模擬’在寬度方面選取2〇μιη。由於光憑 薄膜來支撐是不触,在設計上㈣部分⑽(厚度分別為2叫爪、 1〇μιη及5μηι) ’來加強支撐懸臂的強度。 ‘過模擬軟體分析的結果(如圖9(a)〜9(c)),將安全係數定為 3 ’捸測點的位移量定為20〜4〇μιη。對實施例二與三而言,若長度 ⑺叫爪時:寬度2〇μπι、矽厚度ΙΟμιη;若長度80μιη時:寬度16网、 22 ^45064 石夕厚度ΙΟμιη ;皆能符合規格要求,且其最大應力也不會超過材料 本身的降伏應力。但隨著1C製程線寬越小,其銲塾2數量將會越 J、、越罪近及非規則性佈局,應用此製程方法可將每隻懸臂的寬 度和間距任意賴整。當寬度魏時,只需調整其長度或钱刻石夕 基材4的厚度,便很輕易的達到量測應用端的需求。 雖然本發明已以—較佳實_揭露如上,然其並制以限定 本發明,任何熟習此技藝者,在賴離本發明之精神和範圍内, 田可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申 請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、優點與實施 例能更明顯易懂,所附圖式之詳細說明如下·· 、
圖1.為本發明之探針卡,分別由探針晶片與印刷電路板所組成。 圖2_為本發明之CM〇s垂直式探針電路佈局圖。 圖3.為本發明之CM〇s垂直式與鮮式探針電路佈局圖。 圖4·為本發明之CM〇S探針卡各種佈局方式。 圖5⑷至圖5 (k)為本發明之c腦探針之製程步驟流程圖。 圖()至圖6 (c)為本發明實施例一之細長型探針的最大應力值、 23 1345064 • 最大應變值、最大位移量。 圖7⑻至圖7(b)為本發明之復〇8探針實施例二的佈局上 • 立體圖。 .圖8⑻至圖8 (b)為本發明之CM0S探針實施例三的佈局上視圖與 立體圖。 〃 與三之垂直式探針的最大 • 圖9⑷至圖9 . 應力值、 • 【主要元件符號說明】 1· 5x5之陣列探針(含凸塊) -2.小轉大時所用的pa(j • 3.厚光阻 4·梦基材(Si Substrate) 5.金屬層(Matel) ^ 6.仲介窗Via(鶴金屬柱塞) 7. 氧化層(Oxide) 8. 多晶矽化金屬層(N+Pol) 9·多晶矽化金屬層(N+P〇2) 10.氮化層(Nitride) 11·在印刷電路板上佈局的銅線 12. 銅導柱型凸塊(COpper piuar bump) 13. DRIE或ICP蝕刻出之貫穿孔㈧沾) 24 1345064 14. 銲錫(Solder) 15. 向分子材料 16. 蝕刻貫穿孔(vias)的遮罩 17. 使用ICP蝕刻一小部份Vias孔 18. 蝕刻貫穿孔(vias)與多餘矽基材的遮罩 19. 細長型探針 20. Ring 探針 21. Array 探針 22. 為Array探針的局部圖 23. 改良一型探針在單位面積100//mxl00;czin 24. 改良二型探針在單位面積100/zmxl00/zm 25. 改良一型探針在單位面積80//mx80/zm 26. 改良二型探針在單位面積80//m X 80//m 27. 下線回來後,要微電鍍的探針位置 28. 壓阻結構 29. 訊號線 30. 接 Vout 31. 接 Vin(+) 32. 印刷電路板 33. 探針晶片 34. 導電材料 25 1345064
35. 折疊彎曲型 36. 螺旋型 37. 承載晶圓(Carrier Wafer) 38. 黏著層(Adhesive Layer) 39. 探針晶圓 26
Claims (1)
1345064 申請專利範固 種探針卡,主躲由-騎“與連接顺魅用的印刷電路 板接合而成,該探針晶片主要特徵域賴準金氧 與微機電(CM0S-MEMS)製程技術設計製作懸臂式探 探針__換器(spaee transfra〇 間轉換益具小轉大的功能’係姻⑽s製程的内連: (她聰neC)納人探針帥轉換的連接線路,該連接敗 H臂式探針的固定端向外擴散至探針晶片 鮮 (::d);於懸臂式探針的自由端設有凸塊作為探針測試探頭:: 穴出於德針晶片,該探針晶片f面藉由微機電後製程 孔至該探針^的邊緣銲塾,並填人導電材料後 σ 背面具有錫球。 ㈣探針 1.一 曰曰 2.依據帽專利第丨項的探針卡,其中的懸臂式探針結 型,以實施細節距的懸臂式探針卡。 構可為細長 3.依據申請補幻項龍針卡,財_臂式 彎曲型,以實施高密度垂直式_探針卡。、、。構可為折疊 《依據申請專娜項的探針卡,其中的懸 型,以實施高密度垂直式陣列探針卡。 f、,構可為 螺旋 藉由蝕刻保留不同厚度的晶圓材料 _整探針的受力大小 IS] 27 1345064 6. 依據申請專利第1項的探針卡,其中的探針空間轉換的連接線 路’進一步可以納入傳輸線路補償的被動元件或訊號處理電 路’增加測量訊號的頻寬與品質。 7. 依據申請專利第1項的探針卡,其中的凸塊係利用微電鑄技術製 作,並經由研磨製程提升其共面度至±3#m内。 8. —種使用於探針卡的測試積體電路晶片,係利用標準CM〇s製程 以及微機電後製程完成,其設計乃根據功能積體電路(1C)設計而 同步元成’目的在於測試該功能積體電路(IC),包括探針陣列的 设什,其探針結構具有彈性,各探針自由端點位置的佈局與受 測試之該功能積體電路(1C)的銲墊位置佈局對應,尺寸相當;空 間轉換器(space transformer)的設計,具有小轉大的佈線,乃 疋利用CMOS的多層内連線(interconnectj〇n)完成,每一佈線其一 端連結至一對應探針的固定端,另一端則連結至該測試積體電 路晶片的四周。 9·依據申請專利第8項的測試積體電路晶片,其探針陣列之設計所 需要的佈局可以同時與功能IC的佈局,設置於同一批次的光罩 上’以同時下線取得。 依據申明專利第8項的測試積體電路晶片,其探針陣列之設計所 需要的佈局可以與功能1C的佈局分開下線取得。 又據申明專利第8項的測試積體電路晶片,其中的探針陣列的自 由端可利用微電鑄凸塊(Bump)製作垂直探針。 [S1 28 12.依據申請專利第8項的測試積體電路晶片 佈線設計進-步於探針端與連結至該測試積體^探針陣列之 增加 敵間,納入傳輪線路補償的被動元件或訊號=的四周 測量訊號喊寬與品冑。 &理電路, 針'、、。構可為細㈣,以實施細節距的懸臂式探針。帆、探 14·^ΐί鄉8項_試積體電路晶片,其中隨針_1探 構可為折疊彎曲型’以實施高密度垂直式陣列探針,、 ㈣如龍針陣列其探 t、、·。構可為螺旋型,以實施高密度垂直式陣列探針。 16=據中請專利第8項的測試積體電路晶片,其中的探針陣列 ,十結構在厚度方向除了由C廳製程的内連線的金屬層細層 ^外,可以進-步藉由侧保留不同厚度的晶圓材料以調整ς 針的受力大小。 .種使用標準CMOS-MEMS製程技術來製作探針卡的方法,1 步驟包含: 步驟1:使用CMOS製程,於一探針晶圓上設計凸塊探針與電 路佈線; 步驟2:利用微電鑄技術製作銅或金屬凸塊探針結構; 步驟3:在承載晶圓上塗佈一層黏著層與探針晶圓的正面接 29 1345064 合; 步驟4:利用研磨技術將矽基材磨薄; 步驟5.在探針晶圓背面鋪上高分子材料,並定義要貫穿孔钱 刻一小部份孔的遮罩; 步驟6:餘刻一小部份貫穿孔;
步驟7:將高分子㈣去除,重新再鋪上_層高分子材料,再 將要钱刻開孔的地方定義出來,作為下一步要侧貫 穿孔與多餘的矽基材的遮罩; 步驟8: _在探針晶_面侧貫穿孔與去除多餘的石夕基 材,
步驟9:蝴不需要的氧切,製作出探針的離形; 步驟10:將貫穿孔填滿錫球材料,並迴銲成錫球; 步驟11 1探針嶋承載晶圓-起切割並取下成為探針 片, a曰 步驟12:利用覆晶技術,將上 狀後祕針日日片與印刷電路板 w後移除料子材料,完成探針卡的製作步驟。 队依射請專利第Π項的方法,其中的步驟8進_ 穿孔内壁有絕緣的材料。 乂可以使貝 [S1 30 1345064
圖 5 (k) 53 20
EX :'T H i
1.0 12 1.4 1.6 1.8 2.0 k 吱(111111) 圖 6(a) 4() 201345064 wrnnst-----'igwiiiiin·^ -¾ 4ιΙ:^κ%ϋιέι EX. 53 A Φ ▲ > ▲ ι:> •4 & .Λ ▼ ..令 食 m ♦ 1.4 ► 鑤 dm * A 5:20 ♦ 5:!5 m ▲. 5; 10 6320 'Iff 5315 i 6il0 ♦ 7320 蠡 * 二丨5 m 7310 I sili1 8320 ♦ 8315 S310 1.8 2'0 .復(mm) 圖 6(b) EX. 53 5夕基材厚度 20 戀臂穩寬度 1200 1103 ιαχ) _ 9CX). 麵 7CO ωο 4W . 3Χ' Μ # mi # 鼸 5320 • 5315 ▲ 5310 A ▼ 6320 參 職 6315 ¥ 6310 Φ 7320 Φ m 鲁 7315 〆 « # 7310 屬 * 8320 . ▼ # 8315 w 8310 # * Λ線為探侧點 a夸所_T« 6¾ ίί # # Η 6(c) 41 10 1345064 V 'ZJ· Λ 100pm-ncw1 • 80μ ni-new1 ▲ 100pm-new2 ▼ 80u fTvnew2 10 靡 0.06 - 0.04 . 丨.02 α oi is< 1? H ?7 厚琰(/jm) lOOpriwiewl • 80pnvnewl 赢 100|jnvnew2 ▼ 80|jrrMiev/2 ▼ ▲ 12 14 15 H _暴村厚/.i( ,irm) 圖9 44 1345064
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96133175A TWI345064B (en) | 2007-09-06 | 2007-09-06 | Cmos process compatible mems probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96133175A TWI345064B (en) | 2007-09-06 | 2007-09-06 | Cmos process compatible mems probe card |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200912338A TW200912338A (en) | 2009-03-16 |
TWI345064B true TWI345064B (en) | 2011-07-11 |
Family
ID=44724865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96133175A TWI345064B (en) | 2007-09-06 | 2007-09-06 | Cmos process compatible mems probe card |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI345064B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111693738A (zh) * | 2020-05-13 | 2020-09-22 | 中国科学院上海微系统与信息技术研究所 | 一种多通道高频芯片的低温测试结构 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI681480B (zh) * | 2018-11-21 | 2020-01-01 | 晶英科技股份有限公司 | 測試針保護套結構 |
TWI718938B (zh) * | 2020-04-20 | 2021-02-11 | 中華精測科技股份有限公司 | 分隔式薄膜探針卡及其彈性模組 |
CN116811040B (zh) * | 2023-08-26 | 2023-11-10 | 江苏鹏利芝达恩半导体有限公司 | 用于制造立式探针卡的陶瓷棒制造方法、设备及存储介质 |
-
2007
- 2007-09-06 TW TW96133175A patent/TWI345064B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111693738A (zh) * | 2020-05-13 | 2020-09-22 | 中国科学院上海微系统与信息技术研究所 | 一种多通道高频芯片的低温测试结构 |
Also Published As
Publication number | Publication date |
---|---|
TW200912338A (en) | 2009-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4378481B2 (ja) | プローブ及びその製造方法 | |
KR100580008B1 (ko) | 콘택터, 콘택터의 제조 방법 및 콘택터를 사용한 프로브 카드 | |
US7685705B2 (en) | Method of fabricating a probe card | |
US9194887B2 (en) | Fine pitch probes for semiconductor testing, and a method to fabricate and assemble same | |
JP2001091539A (ja) | マイクロファブリケーションで形成するコンタクトストラクチャ | |
KR100523745B1 (ko) | 전자소자 검사용 마이크로 프로브 및 그 제조 방법 | |
TWI345064B (en) | Cmos process compatible mems probe card | |
JP2012198194A (ja) | プローブカード及びその製造方法 | |
TW202120939A (zh) | 製造用於電子裝置的探針頭的接觸探針的製造方法及相應的接觸探針 | |
US8917106B2 (en) | Fine pitch microelectronic contact array and method of making same | |
KR100745373B1 (ko) | 프로브 카드 제조 방법 | |
JP2005156365A (ja) | 電気特性測定用プローブ及びその製造方法 | |
KR100580784B1 (ko) | 전기적 접촉체의 제조방법 | |
TWI387754B (zh) | 與標準互補金氧半導體製程相容的微機電探針卡 | |
KR100796204B1 (ko) | 프로브 카드의 캔틸레버 구조물 제조 방법 | |
US7061261B2 (en) | Semiconductor inspection device and method for manufacturing contact probe | |
KR101133407B1 (ko) | 프로브 및 프로브장치 제조방법 | |
JP2009250697A (ja) | 半導体集積回路装置の製造方法およびメンブレン型のプローブ・カード | |
Wang et al. | A MEMS probe card with 2D dense-arrayed ‘hoe’-shaped metal tips | |
JP2008518228A (ja) | 垂直型電気的接触体及びその製造方法 | |
Wang et al. | Microcantilever probe cards with silicon and nickel composite micromachining technique for wafer-level burn-in testing | |
KR100915326B1 (ko) | 전기 검사 장치의 제조 방법 | |
KR100806380B1 (ko) | 프로브 카드 제조 방법 및 이에 의한 프로브 카드 | |
JP2010019616A (ja) | コンタクトプローブ複合体、その製造方法及びプローブカードの製造方法 | |
KR101149808B1 (ko) | 프로브 및 프로브 카드 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |