TWI387754B - 與標準互補金氧半導體製程相容的微機電探針卡 - Google Patents

Description

與標準互補金氧半導體製程相容的微機電探針卡

本發明係有關探針卡的製作方法，特別是指一種探針模組製作的方法，利用標準互補金氧半導體(CMOS)製程技術設計探針晶片與空間轉換裝模組(space transformer)一體成型，並結合微電鑄製程、化學鍍製程與研磨技術製作探針及探針頭結構，最後以微機電蝕刻技術完成探針的懸浮與貫穿孔。

在半導體製造技術日益精進並進入奈米時代之下，晶片體積縮小，自然銲墊間距亦隨之縮小，探針設備與探針卡是否能快速且準確的與銲墊接觸，便成為晶圓檢測技術未來的重點發展方向。

在降低測試成本的考量下，有效縮減測試時間，也是各業者所持續追求的發展方向，因此增加同時測試的晶粒數(Multi-DUT)亦是探針卡廠商努力發展的目標。依據不同類型的產品，由於其I/O數的不同，可同時進行晶圓測試的晶粒顆數也有所不同。

至於探針卡的結構設計方面，目前國內外半導體晶片測試仍有以環氧樹酯固定探針方式來作訊號量測，其優點為探針可依電極板位置進行配置，以及探針可調變的垂直位移行程範圍較大，可以確保每一探針與電極板之間有良好的電性接觸。另外，每一根探針在垂直方向均可以做定位的調整，方便運用於高低不一致的電極板上，因此可以適用於晶片系統化的測試。此外，若有探針損壞時可以進行個別的探針更換，而不需更換整個測試模組。但其缺點為高頻元件在測試過程中產生的電性以及機械雜訊會影響整個測試結果，並且對於微小間距之電極板無法進行針測。所以利用微機電技術製作之微探針可以克服上述缺點，尤其是使用在通訊高頻晶片測試與針對具有小間距電極板之晶片測試，以及考量批量製造的成本縮減。

目前國內外參考文獻，利用微機電製程所製作的微探針卡，無論是利用體型微加工、面型微加工或是光刻電鍍鑄模模造成型(LIGA,Lithographie Galvanoformung Abformung)技術，已是下一個半導體世代不可或缺的測試元件，而可以應用於高頻、晶圓級測試以及批量製造的做法更是可以降低成本符合時勢所趨。但是這些微機電技術製作的微探針卡基本上幾乎以懸臂式為主，不易實現垂直探針卡的功能；另外基本上並非使用標準互補金氧半導體(CMOS)製程來完成，不易內建被動元件與電路，被動元件仍需要於印刷電路板上實現；再者小轉大的空間轉換器也不易實現；因此本發明提出一種新的設計與製造技術，無論半導體技術如何演進，以微機電製作的矩陣式微探針卡皆可以有效的進行搭配，尤其以微機電製作的微結構可以與電路做整合，因此可以提高探針卡的優點，諸如尺寸設計變小、訊號量測功能加大以及可靠度的增加，這些實現系統與系統單晶片(system on chip)的技術，是一般傳統組裝式探針所無法比擬的。

有關本發明以下的說明其相關名詞定義如下：化學鍍與無電鍍(electroless plating)或無電解電鍍為同義辭。本發明導入有限元素軟體進行探針外型設計，並且再使用微機電製程技術，透過微影、電鑄與研磨技術進行高產量、高精度的凸塊探針，完成探針卡製作。故本發明整個設計與製程所具有的特色與優點如下：

(1)利用標準標準互補金氧半導體(CMOS)製程、電鑄製程及化學鍍製程製作探針，同時利用標準互補金氧半導體製程的多層內連線(interconnection)完成小轉大的佈線，甚至內含測試電路。

(2)互補金氧半導體探針晶片的標準化：可藉由後製程來決定探針的位置，提供不同節距的陣列式標準互補金氧半導體探針晶片，使用時可依照客戶需求。

(3)利用標準互補金氧半導體製程、電鑄製程及化學鍍製程探針與精密研磨技術製作探針，可改善傳統懸臂式探針排針的問題，大幅縮小探針的間隙(pitch)。。

(4)將探針與小轉大空間轉換器(space transformer)一體成形於標準互補金氧半導體探針晶片，並以覆晶錫球(solder bump)於晶片背面直接與界接探測器(interposer)接合，再與探針卡之印刷電路板(PCB)接合，大幅提升整個探針卡共面度至10微米以下，領先國際水準之15-20微米。

(5)利用化學鍍製程製作探針結構，提升過去文獻僅以凸塊或金屬薄膜層為探針的受力能力無法達到數克以上的接觸力。必要時可加上填入高分子材料到底部當支撐。

(6)利用電鑄製程製作探針結構，提升過去文獻僅以凸塊或金屬薄膜層為探針的受力能力無法達到數克以上的接觸力。必要時可加上填入高分子材料到底部當支撐。

(7)讓IC設計完成後，IC設計人員可同步設計出測試用的標準互補金氧半導體探針晶片，利用標準互補金氧半導體探針晶片測試IC，可主導測試的流程，並大幅縮短封裝測試的時間與步驟。

本發明乃是一種探針卡，如圖1與圖2所示，主要係由一標準互補金氧半導體(CMOS)探針晶片11(以下簡稱探針晶片)、加強板2、螺絲3、底座環4、彈簧探針式界接探測器5、內固定蓋板6、鋼珠7、補強用界接探測器8、彈簧9、外固定蓋板10與連接測試儀器用的印刷電路板1接合而成。

如圖3、圖4、圖5、圖6所示，探針晶片11主要特徵為使用標準互補金氧半導體結合微機電(CMOS-MEMS)製程技術設計製作懸臂式探針結構，使得探針陣列與空間轉換模組(space transformer)一體成型；該空間轉換模組具小轉大的功能，係利用標準互補金氧半導體製程的內連線佈局(interconnection)納入探針空間轉換的連接線路，該連接線路從懸臂式探針的固定端向外擴散至探針晶片11的邊緣銲墊(pad)16；於懸臂式探針的自由端設有凸塊作為探針測試探頭，並突出於探針晶片11；探針與外部小轉大印刷電路板1的連接方式乃藉由矽貫穿孔(through silicon via)15，其製程是由微機電後製程加工將晶片貫穿，並填入導電材料28，再使探針晶片11背面的矽貫穿孔15具有銲錫凸塊30以利於覆晶封裝於補強用界接探測器8。請注意本發明探針晶片11實施方式雖如圖3、圖4、圖5、圖6所示，但並不以此為限，圖中的探針可以更小、更密。圖3.為探針卡上的CMOS探針晶片示意圖。圖4、圖5為CMOS探針晶片光罩佈局圖。圖6顯示探針卡的單根懸臂探針底部可以有高分子材料填充之示意圖。圖7顯示標準互補金氧半導體探針晶片11上探針的各種佈局，可以是單根探針頭，可以是單排探針頭中間，可以是雙排探針頭對探針頭，可以是環狀式，可以是陣列式，可以是隨機式。基本上對於多晶粒(multiple die)的測試，上述的CMOS探針晶片可以是多塊組合再與補強用界接探測器8藉由覆晶接合。

本發明之整個新型標準互補金氧半導體探針卡的製造過程，是由數個主要的製程結合而成，分別是標準互補金氧半導體製程、微影製程、微電鍍製程、化學鍍製程、化學機械研磨製程與蝕刻製程。其所使用的製程與設備先行說明如下：

標準互補金氧半導體製程是利用台積電所提供TSMC 2P4M 0.35微米製程(但不以此為限)，進行探針結構的設計、標準互補金氧半導體探針各種佈局(圖4、圖5)與外部連結電路的規劃。另外，若是設計上不需使用內含電路進行補償，則所需光罩僅需要提供內連接金屬層之圖案定義即可，另製程亦可簡化，不需要製作CMOS電晶體的複雜製程，大幅降低光罩與製程成本。

微影製程是使用正光阻、負光阻、聚亞醯胺(Polyimide)等旋塗於基材的表面，並利用光罩或網片加以曝光後顯影出定義的凸塊結構。

微電鍍製程是利用具有電源供應器、鍍液槽、加熱器、溫控回饋裝置等電鍍設備組合而成，其可用來製造出多層探針及探針頭的結構。

化學鍍製程是利用具有鍍液槽、加熱器、溫控回饋裝置、磁石攪拌等電鍍設備組合而成，其可用來製造出多層探針及探針頭的結構。

化學機械研磨製程是利用具有研磨墊、研磨液、晶圓載具、研磨液攪拌幫浦等研磨設備組合而成，其可用來平坦化電鍍後均勻度以及粗糙度差的凸塊結構，使其具有共面度良好以及表面粗糙度小的特性。有時亦可指機械研磨製程。

蝕刻製程係指將矽貫穿孔15與多餘的矽14基材，利用乾蝕刻方式來去除的製程。有時亦可指濕蝕刻製程。

[製造程序] 如圖8所示。

步驟1：使用標準半導體製程，來設計探針與電路佈線以及矽貫穿孔15位置，如圖8(a)所示。

步驟2：將晶粒的正面密合上載板，將基材背面研磨變薄，如圖8(b)所示。

步驟3：將研磨完成後的晶粒之正面旋塗一層光阻20後，進行曝光顯影定義出圖案，利用非等向性乾蝕刻(如：RIE)將氧化矽蝕刻完；再利用非等向性乾蝕刻(如：DRIE)將矽基材蝕刻至想要的深度，如圖8(c)所示。

步驟4：去除光阻20後，將蝕刻後的晶粒之矽貫穿孔15周圍沉積上一層絕緣層(例如：Parylene C、CF₂ 聚合物...等)，如圖8(d)所示。

步驟5：將晶粒密合上具有晶種層之載板，進行沉積製程將矽貫穿孔15填滿導電材料28且與I/O焊墊16的金屬層13連接起來，如圖8(e)所示。

步驟6：將晶粒之正面旋塗一層光阻20後，進行曝光顯影，定義出欲鍍探針的區域19，進行沉積金屬及研磨，如圖8(f)所示。

步驟7：將晶粒之正面旋塗一層光阻20後，進行曝光顯影定義出圖案，定義出欲乾蝕刻(如：RIE、DRIE)的區域後，進行的非等向性乾蝕刻，如圖8(g)所示。

步驟8：將晶粒泡入蝕刻液中(如：KOH)，將可讓探針變形之空間蝕刻出來，如圖8(h)所示；此步驟也可使用乾蝕刻技術(如：DRIE)。

步驟9：在印刷電路板上製作銲錫凸塊30，利用覆晶封裝技術，將上述完成的探針晶片11與印刷電路板1結合後，如圖8(i)，完成CMOS探針晶片11的製作步驟。

Note：若基材太厚導致乾蝕刻製造成本過高，可在製程中增加簡易的化學機械研磨(CMP)製程將基材研磨變薄。探針晶片11與印刷電路板1接合前可以沉積一層或多層的高抗氧化、低阻抗之金屬或金屬合金。以上製程在製程順序允許下可調換其順序。

上述所提出的新方法與技術，對於探針卡的測試積體電路晶片，其設計可以根據功能積體電路(IC)設計而同步完成，目的在於測試該功能積體電路，包括探針陣列的設計；空間轉換器(space transformer)的設計，具有小轉大的佈線，乃是利用標準標準互補金氧半導體製程的多層內連線(interconnection)完成。此測試積體電路晶片，其設計所需要的佈局可以同時與功能積體電路的佈局，設置於同一批次的光罩上，以同時下線取得，也可以與功能積體電路的佈局分開下線取得。其理由是本發明的方法是以標準標準互補金氧半導體製程相容的方式設計，而且其探針的尺寸也與功能積體電路的銲墊(pad)16尺寸相近。

有關本發明所述的標準互補金氧半導體製程，若不含電路需求，而僅需具有內連接的多層金屬的話，也可以是僅能完成金屬與絕緣層圖案製作的半導體或微機電製程，如此可以，大幅降低製作電晶體所需的費用與光罩成本，另外也可使步進機一次曝光面積較大，原因是不需多次對準、內連接多層金屬的線寬較電晶體的通道寬度大。

有關探針尺寸的設計這一部份可由下列三個實施例得知。

[實施例一]垂直式探針結構(以化學鍍金屬為主結構)

以IC測試IC為目的，考慮IC的銲墊間距，採用探針所佔面積為100微米x 100微米來模擬，探針懸臂寬度方面選取20微米。然而，光憑IC薄膜來支撐是不夠的，在設計上利用電鍍製程使探針厚度增加(厚度分別為10微米、20微米及30微米)，來加強支撐懸臂的強度，如圖9(a)~(b)。

在經過模擬軟體的分析之下，施加位移使探針能承受到最大應力時，紀錄探測點的位移量定及反作用力。探針厚度大於30微米，較為符合規格要求，且其最大應力也不會超過材料本身的降伏應力，如圖10(a)~(b)。但隨著IC製程線寬越小，其銲墊16數量將會越小、越靠近及隨機出現，應用此製程方法可將每隻懸臂的寬度和間距任意的調整。當寬度變窄時，只需調整其長度或電鍍的厚度，便很輕易的達到量測應用端的需求。圖10(c)為探針實施例一之接觸力量與位移之量測結果，其探針懸臂增加25微米的鎳厚度，當接觸力量73.6毫牛頓時，其位移量約為32微米，且探針並未斷裂。

[實施例二]懸臂式探針一結構(以化學鍍金屬為主結構)

以IC測試IC為目的，考慮IC的銲墊間距，採用探針長為500微米、750微米、1000微米、1250微米及1500微米來模擬，探針懸臂寬度方面選取20微米。然而，光憑IC薄膜來支撐是不夠的，在設計上利用化學鍍製程或電鑄製程使探針厚度增加(厚度分別為30微米、40微米、50微米、60微米及70微米)，來加強支撐懸臂的強度，如圖11與圖12(a)~(b)。

在經過模擬軟體的分析之下，施加位移使探針能承受到最大應力時，紀錄探測點的位移量定及反作用力。以長度考量時，探針越長所需求的位移量就越足夠但相對反作用力也越小，長度大於1000微米寬度20微米、探針厚度大於50微米，較為符合規格要求，且其最大應力也不會超過材料本身的降伏應力。但隨著IC製程線寬越小，其銲墊16數量將會越小、越靠近及隨機出現，應用此製程方法可將每隻懸臂的寬度和間距任意的調整。當寬度變窄時，只需調整其長度或電鍍的厚度，便很輕易的達到量測應用端的需求。

[實施例三]懸臂式探針二結構(以化學鍍金屬為主結構)

以IC測試IC為目的，考慮IC的銲墊間距，採用探針長為100微米、200微米及300微米來模擬，探針懸臂寬度方面選取20微米。然而，光憑IC薄膜來支撐是不夠的，在設計上利用化學鍍製程或電鑄製程使探針厚度增加(厚度分別為10微米、20微米、30微米及40微米)，來加強支撐懸臂的強度，如圖13。

在經過模擬軟體的分析之下，施加位移使探針能承受到最大應力時，紀錄探測點的位移量定及反作用力。以長度考量時，探針越長所需求的位移量就越足夠但相對反作用力也越小，長度大於300微米寬度20微米、探針厚度大於40微米，較為符合規格要求，且其最大應力也不會超過材料本身的降伏應力，如圖14(a)~(b)。但隨著IC製程線寬越小，其銲墊16數量將會越小、越靠近及隨機出現，應用此製程方法可將每隻懸臂的寬度和間距任意的調整。當寬度變窄時，只需調整其長度或電鍍的厚度，便很輕易的達到量測應用端的需求。

進一步，對於上述三種實施例之探針結構可在其背面填入具有彈性的材料如高分子材料20，增加探針耐衝擊力與強度。

[實施例四]

圖15(a)為TSMC 2P4M 0.35微米的製程一次所曝光的區域，寬度A為22厘米，寬度B為11厘米，假使一次所曝光的區域可以製作出四組探針晶片11。圖15(b)是一組3組x 3組探針卡(依照待測物多寡)，其每一探針晶片有效量測區域為6厘米x 6厘米(寬度C x寬度C)，每一探針晶片可以先測第一區的晶粒(die)，再位移測第2區的晶粒(依需求順序類推)，如圖15(c)~圖15(e)。假使待測晶粒的量測區域超過6厘米x 6厘米，此時可以將探針陣列排至四個角落再四個組裝成為一個可量測較大區域(寬度D x寬度D；12厘米x 12厘米)的探針晶片，如圖15(f)。注意此實施例的晶粒大小可大可小，並不限於上述所列。

[實施例五]

本發明之CMOS探針卡中，其分別在探針的固定端底部設置壓阻材料(多晶矽31，為典型CMOS標準製程具有的材料層)，使探針具有力量回饋機制，如圖16所示。實施例是以台積電0.35微米製程設計，以多晶矽31為壓阻材料，可以利用電阻的改變量，進而求得所受的力量大小。利用探針接觸力回饋，確實能達到監測探針接觸的狀況。

由於力量回饋機制是用互補式金氧半導體技術製作，因此對於感測訊號的放大電路24，也可一併設計於探針旁，以收整合之功效。當然力量回饋機制亦不僅限於壓阻式的感測方式，其他如電容式、場效電晶體式等，也是熟悉此技藝者容易為之的方式。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1．．．印刷電路板

2．．．加強板

3．．．螺絲

4．．．底座環

5．．．彈簧探針式界接探測器

6．．．內固定蓋板

7．．．鋼珠

8．．．補強用界接探測器

9．．．彈簧

10．．．外固定蓋板

11．．．探針晶片

12．．．探針頭

13．．．金屬層

14．．．矽

15．．．矽貫穿孔(TSV)

16．．．銲墊

17．．．欲蝕刻的矽貫穿孔

18．．．欲蝕刻的區域

19．．．欲鍍探針之區域

20．．．高分子材料或光阻

21．．．薄膜層

22．．．鈍化層

23．．．氧化矽

24．．．電路

25．．．支撐基材

26．．．蝕刻後的貫穿孔

27．．．絕緣材料

28．．．導電材料

29．．．探針結構

30．．．銲錫凸塊

31．．．多晶矽

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：

圖1.為本發明之探針卡的爆炸視圖。

圖2.為本發明之探針卡的剖面側視圖。

圖3.為本發明之探針卡上的CMOS探針晶片示意圖。

圖4.為本發明之CMOS探針晶片光罩佈局圖(一)。

圖5.為本發明之CMOS探針晶片光罩佈局圖(二)。

圖6.為本發明之探針卡的單根懸臂探針示意圖。

圖7.為本發明之探針卡的各種佈局方式。

圖8(a)至圖8(i)為本發明之CMOS探針晶片之製程步驟流程圖。

圖9(a)至圖9(b)為本發明之CMOS探針實施例一的立體圖。

圖10(a)至圖10(b)為本發明之實施例一之垂直式探針的最大反力值、最大位移量。

圖11為本發明之CMOS探針實施例二的立體圖。

圖12(a)至圖12(b)為本發明之實施例二之垂直式探針的最大反力值、最大位移量。

圖13為本發明之CMOS探針實施例三的立體圖。

圖14(a)至圖14(b)為本發明之實施例三之垂直式探針的最大反力值、最大位移量。

圖15(a)至圖15(f)為本發明之實施例四的探針晶片佈局圖、不同組裝方式之上視圖及量測順序圖。

圖16為本發明之實施例五的具有力量回饋機制的探針晶片側面剖視圖。

探針卡主要係由一標準互補金氧半導體(CMOS)探針晶片11、加強板2、螺絲3、底座環4、彈簧探針式界接探測器5、內固定蓋板6、鋼珠7、補強用界接探測器8、彈簧9、外固定蓋板10與連接測試儀器用的印刷電路板1接合而成。

Claims (43)

1. 一種使用於探針卡的探針晶片，主要特徵為使用標準互補金氧半導體與微機電(CMOS-MEMS)製程技術設計製作探針結構，使得探針陣列與空間轉換器(space transformer)一體成型；該空間轉換器具小轉大(fan-out)的功能，係利用標準互補金氧半導體製程的內連線佈局(interconnection)納入探針空間轉換的連接線路，該連接線路從探針的固定端向外擴散至探針晶片的邊緣銲墊；於懸臂式探針的自由端設有凸塊作為探針測試探頭，並突出於探針晶片；晶片藉由微機電後製程加工貫穿孔至探針晶片的邊緣銲墊，並填入導電材料後，連接探針晶片背面的錫球凸塊。
2. 依據申請專利第1項的探針晶片，其中的探針結構可為細長型。
3. 依據申請專利第1項的探針晶片，其中的探針結構可為折疊彎曲型。
4. 依據申請專利第1項的探針晶片，其中的探針結構可為螺旋型。
5. 依據申請專利第1項的探針晶片，其中的探針結構在厚度方向除了由標準互補金氧半導體製程的內連線的金屬層與貫孔層之外，可以進一步藉由電鑄製程來控制不同的沉積厚度，以調整探針的受力大小。
6. 依據申請專利第1項的探針晶片，其中的探針結構在厚度方向除了由標準互補金氧半導體製程的內連線的金屬層與貫孔層之外，可以進一步藉由化學鍍製程來控制不同的沉積厚度，以調整探針的受力大小。
7. 依據申請專利第1項的探針晶片，其中的探針結構可在其背面填入具有彈性的材料如高分子材料，增加探針耐衝擊力與強度。
8. 依據申請專利第1項的探針晶片，其中的探針空間轉換的連接線路，進一步可以納入傳輸線路補償的被動元件或訊號處理電路，增加測量訊號的頻寬與品質。
9. 依據申請專利第1項的探針晶片，其中的探針測試探頭係利用電鑄製程製作，並經由研磨製程提升其共面度。
10. 依據申請專利第1項的探針晶片，其中的探針測試探頭係利用化學鍍製程製作，並經由研磨製程提升其共面度。
11. 依據申請專利第1項的探針晶片，其中的探針可以進一步沉積一層或多層的高抗氧化、低阻抗之金屬或金屬合金。
12. 依據申請專利第1項的探針晶片，其中的探針含有力量回饋機制。
13. 依據申請專利第1項的探針晶片，其中的標準互補金氧半導體製程可以是其他製作半導體電路的製程。
14. 依據申請專利第1項的探針晶片，若不含電路需求，而僅需具有內連接的多層金屬，則其中的標準互補金氧半導體製程，可以是僅能完成金屬與絕緣層圖案製作的半導體或微機電製程。
15. 一種使用於探針卡的測試積體電路晶片，係利用標準互補金氧半導體製程與微機電後製程完成，其測試積體電路晶片設計乃根據功能積體電路(IC)設計而同步完成，目的在於測試該功能積體電路，包括探針陣列的探針設計，空間轉換器(space transformer)的設計，具有小轉大的佈線，乃是利用標準互補金氧半導體製程的多層內連線(interconnection)完成。
16. 依據申請專利第15項的測試積體電路晶片，其設計所需要的佈局可以同時與功能積體電路的佈局，設置於同一批次的光罩上，以同時下線取得。
17. 依據申請專利第15項的測試積體電路晶片，其設計所需要的佈局可以與功能積體電路的佈局分開下線取得。
18. 依據申請專利第15項的測試積體電路晶片，其中的探針陣列的探針自由端可利用電鑄製程製作探針測試探頭。
19. 依據申請專利第14項的測試積體電路晶片，其中的探針陣列的探針自由端可利用化學鍍製程製作探針測試探頭。
20. 依據申請專利第15項的測試積體電路晶片，其中的探針可以進一步沉積一層或多層的高抗氧化、低阻抗之金屬或金屬合金。
21. 依據申請專利第15項的測試積體電路晶片，其中的探針含有力量回饋機制。
22. 依據申請專利第15項的測試積體電路晶片，其中的設計進一步可以納入傳輸線路補償的被動元件或訊號處理電路，增加測量訊號的頻寬與品質。
23. 依據申請專利第15項的測試積體電路晶片，其探針結構可為細長型。
24. 依據申請專利第15項的測試積體電路晶片，其探針結構可為折疊彎曲型。
25. 依據申請專利第15項的測試積體電路晶片，其探針結構可為螺旋型。
26. 依據申請專利第15項的測試積體電路晶片，其中的探針陣列其探針結構在厚度方向除了由標準互補金氧半導體製程的內連線的金屬層與貫孔層之外，可以進一步藉由電鑄製程來控制不同的沉積厚度，以調整探針的受力大小。
27. 依據申請專利第15項的測試積體電路晶片，其中的探針陣列其探針結構在厚度方向除了由標準互補金氧半導體製程的內連線的金屬層與貫孔層之外，可以進一步藉由化學鍍製程來控制不同的沉積厚度，以調整探針的受力大小。
28. 一種製作探針晶片的方法，其主要步驟包含：步驟1：使用標準半導體製程，來設計探針與電路佈線以及矽貫穿孔位置；步驟2：將晶粒的正面密合上載板，將基材背面研磨辯薄；步驟3：將研磨完成後的晶粒之正面旋塗一層光阻後，進行曝光顯影定義出圖案，利用非等向性乾蝕刻將氧化矽蝕刻完；再利用非等向性乾蝕刻將矽基材蝕刻至想要的深度；步驟4：去除光阻後，將蝕刻後的晶粒之矽貫穿孔周圍沉積上一層絕緣層；步驟5：將晶粒密合上具有晶種層之載板，進行沉積製程將矽貫穿孔填滿導電材料且與焊墊的金屬層連接起來；步驟6：將晶粒之正面旋塗一層光阻後，進行曝光顯影，定義出欲製作欲鍍探針的區域，進行沉積金屬及研磨；步驟7：將晶粒之正面旋塗一層光阻後，進行曝光顯影定義出圖案，定義出欲乾蝕刻的區域後，進行的非等向性乾蝕刻；步驟8：將晶粒泡入蝕刻液中，將可讓探針變形之空間蝕刻出來；此步驟也可使用乾蝕刻技術；步驟9：在印刷電路板上製作銲錫凸塊，利用覆晶封裝技術，將上述完成的探針晶片與印刷電路板結合後，完成CMOS探針晶片的製作步驟。
29. 依據申請專利第28項的方法，其中步驟在製程不互相干擾的情況下可以隨意調換、省略、刪除。
30. 依據申請專利第28項的方法，進一步可以使貫穿孔內壁有絕緣的材料。
31. 依據申請專利第28項的方法，其中的基材可在製程中增加研磨製程將其研磨變薄。
32. 依據申請專利第28項的方法，可以選擇將乾蝕刻完的凹洞填滿光阻或高分子材料或是不填滿光阻或高分子材料，以增加探針晶片在製程中的強度。
33. 依據申請專利第28項的方法，其中的探針可以進一步沉積一層或多層的高抗氧化、低阻抗之金屬或金屬合金。
34. 一種探針卡，主要包含至少一探針晶片，結構具有探針模組與空間轉換模組(space transformer)，晶片矽貫穿孔(via)與背面錫球，訊號依序經過探針、空間轉換模組、晶片矽貫穿孔、背面錫球；一補強用界接探測器(supporting interposer)，用於承載探針晶片並與晶片背面錫球熔接；一彈簧探針式界接探測器(pogo-pin interposer)，用於承載補強用界接探測器並與其作機械式電氣接觸；一印刷電路板，用於承載與轉接彈簧探針式界接探測器，並連接測試儀器；與機械結構，用於組裝上述的元件成為一探針卡，並加以補強。
35. 依據申請專利第34項的探針卡，其中該探針晶片係使用標準互補金氧半導體與微機電(CMOS-MEMS)製程技術設計彈性探針結構，一體成型探針模組與空間轉換模組；該探針晶片的探針測試端設置凸塊成為探針頭，藉由後製程蝕刻成懸浮式探針，再經後製程蝕刻矽貫穿孔填入導電材料，對上連接空間轉換模組，對下連接晶片背面的錫球凸塊，之後與補強用界接探測器接合成一強化探針模組。
36. 依據申請專利第34項的探針卡，其中的探針晶片可以是多塊陣列組合，再與補強用界接探測器接合。
37. 依據申請專利第34項的探針卡，其中該探針晶片可用於實施細節距的懸臂式探針卡。
38. 依據申請專利第34項的探針卡，其中該探針晶片可用於實施高密度垂直式陣列探針卡。
39. 依據申請專利第34項的探針卡，其中該探針晶片利用標準互補金氧半導體製程既有的多層內連接金屬層增加佈線的方便性，進一步可納入線路補償的被動元件或訊號處理電路於佈局之中，增加測量訊號的頻寬與品質。
40. 依據申請專利第34項的探針卡，其中探針測試探頭乃結合電鑄技術製作而成，並經研磨製程提升共面度。
41. 依據申請專利第34項的探針卡，其中探針測試探頭乃結合化學鍍技術製作而成，並經研磨製程提升共面度。
42. 依據申請專利第34項的探針卡，其中的探針可以進一步沉積一層或多層的高抗氧化、低阻抗之金屬或金屬合金。
43. 依據申請專利第34項的探針卡，其中的探針含有力量回饋機制。