TWI339324B - Power system inhibit method and device and structure therefor - Google Patents

Power system inhibit method and device and structure therefor Download PDF

Info

Publication number
TWI339324B
TWI339324B TW093126276A TW93126276A TWI339324B TW I339324 B TWI339324 B TW I339324B TW 093126276 A TW093126276 A TW 093126276A TW 93126276 A TW93126276 A TW 93126276A TW I339324 B TWI339324 B TW I339324B
Authority
TW
Taiwan
Prior art keywords
output
current
transistor
region
voltage
Prior art date
Application number
TW093126276A
Other languages
English (en)
Other versions
TW200513822A (en
Inventor
Josef Halamik
Jefferson W Hall
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW200513822A publication Critical patent/TW200513822A/zh
Application granted granted Critical
Publication of TWI339324B publication Critical patent/TWI339324B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Revetment (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Lock And Its Accessories (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1339324 九、發明說明： 【發明所屬之技術領域】 本發明一般係關於電子元件，更特定言之，係關於形成 半導體裝置及結構之方法。 【先前技術】 過去’電子行業利用各種方法及裝置來控制高數值或大 輸入電壓，以便提供控制輸出電壓及電流。稱為離線自舉 啟動電路的此類裝置之一個範例係揭示在美國專利第 5,477，175號中，其係於1995年12月19曰授予給1^1^!*等 人，並係以引用的方式併入本文中。自舉啟動電路接收較 大輸入電壓並產生輸出電流，該電流對電容器進行充電而 且產生輸出電壓。然而許多應用需要一序列的電流，其可 控制成對電容器進行充電並形成輸出電壓。然而採用多自 舉啟動電路增加了製造成本及所獲得的半導體產品之複雜 性’以及採用該等產品的應用之複雜性。 【發明内容】 因此，需要具有一啟動電路，其可以接收具有高電壓數 值的一輸入電壓並採用該輸入電壓產生一序列的電流。 本發明揭示一種功率控制系統，其使用二獨立的電流來 控制該功率控制系統之-啟動操作。將該等二電流分流至 接^以抑制該功率控制系統之操作，並且停用該等二電流 ^以最小化功率消耗。該等二獨立控制電流係藉由回應 獨立的控制信號之一多輸出電流高電壓裝置產生。 【實施方式】 95672.doc 1339324 圖1示意性地解說高電壓多輸出電流裝置12之一部分的 一具體實施例，該裝置可自單一高電壓輸入產生多獨立控 制輸出電流。裝置12包括高電壓多輸出元件丨丨，其較佳^ 形成以包括J-FET電晶體1 3、第一 m〇S電晶體14及第二 MOS電曰曰體15。裝置12亦包括第一偏壓電阻器17及第二偏 i電阻器1 8，其係形成以分別提供偏壓電流給電晶體14及 15之閘極。裝置12係形成以接收高電壓輸入“上的高電 壓並刀別產生輸出19及21上的第一輸出電流及第二輸出 電机以回應分別施加於控制輸入23及24的控制信號。 為了提供此功能，將電晶體13之—汲極與輸入22連接， 並將-源極與共同節點16連接。將電晶體14及15之一沒極 與電晶體13之源極及節點16連接。將電晶體14之一問極與 輸入23及電阻器丨7之第—端子連接，並將—源極與輸出19 連具有與輸入24及電阻器18之第一端子連接 的閘極，及與輸出21連接的一源極。將電阻器17及^之 一第二端子與電晶體13之源極及電晶體14及15之沒極連 接。將在圖3之說明中更詳細地解釋電晶體13之閉極連 接:在較佳具體實施例中，f曰曰曰體14及15皆為N通道M〇s 電a曰體ffij電晶體13為N通道j_fet電晶體。在其他具體實 施例中，電晶體14及15可以為其他電晶體結冑，例如[ FET及雙極電晶體。 田^加電壓於輸入22時，由施加於控制輸入23及24的電 廢控制輪出19及2卜可獨立地致動並停用電晶體Μ"， 因此各個別輪出19及21具有獨立控制輸出電流。若未將外 95672.doc 部電壓施加於輸入23或24之任一個，例如輸入23或24係在 浮動，則個別電阻器17或18從電晶體13供應偏壓電流以致 動裝置12及個別電晶體，從而在個別輸出丨9或21中產生輸 出電流。在一操作電路中’通常將控制電壓施加於輸入23 及24以控制輸出電流之數值。當施加於輪入^或以的電壓 產生小於個別電晶體之臨界電壓的閘極至源極電壓時，通 常停用電晶體。即使當停用電晶體14或15之任一個時，電 流仍流經個別電阻器丨7或18，因此將電阻器17及18設計成 確保偏壓電流很小，以便最小化裝置12之功率消耗。停用 兩電晶體14及15會停用裝置12。當施加於輸入23之電壓產 生大於電晶體14之臨界電壓的閘極至源極電壓時，致動電 曰曰體14，並且電流流經電晶體1 3及丨4至輸出1 9。同樣地， 當施加於輸入24之電壓大於電晶體15之臨界電壓時，致動 電晶體13及15，並且電流流經電晶體13及15至輸出21。從 以下將看出，裝置12及元件11之新穎結構便於採用一個裝 置產生該等二不同及獨立控制輸出電流。藉由調整電晶體 14及15之通道的寬度，可選擇由裝置12供應的輸出電流之 最大值。 電晶體13、14及15之崩潰電壓取決於應用及各種其他因 素。在一項用於全球線路電壓應用的具體實施例中，針對 基板76的電晶體13之汲極中的崩潰電壓可能會超過四百伏 特（400 V) ’而在電晶體14及15之源極中的可承受電壓可能 會超過五十伏特（50 V)。 圖2解說圖1之說明中所解釋的裝置12之一具體實施例的 95672.doc 1339324 部分之放大平面圖。圖3解說圖2中沿斷面線3_3所解說 的褒置12之放大斷面圖。此說明參考圖2及圖3…般由圖 2中的虛線識別電晶體14及15。電晶體、丨4及丨5係形成 為封閉幾何形狀於半導體基板76之表面上。封閉幾何形狀 通常具有同心的各中心並具有某重叠周邊。在較佳具體實 把例中閉幾何形狀4系形成為具有各種同心半徑的圓或 圓弧。為了清楚地解釋’解釋較佳具體實施例，然而熟習 此項技術者應認識到其他封閉形狀，例如橢圓形、正方 形、五邊形、六邊形等，亦可代替圓形而加以使用，並且 電晶體13、14及15可以具有不同長度及寬度。 在較佳具體實施例中，電晶體13之封閉幾何形狀係形成 為具有增加半徑的同心圓。電晶體14及15之幾何形狀的一 第一部分係形成為圓，而一第二部分係形成為圓弧，該等 圓弧的半徑大於電晶體13、14及15之圓部分的半徑。電晶 體丨3係形成以包括汲極接點72及覆蓋接點72的汲極電極 乃。電晶體14亦包括形狀如圓弧的形成一對源極區域料之 對摻雜區域，及形狀如圓弧的閘極多晶石夕8 8。電晶體15 包括形狀如圓弧的形成一對源極區域8 5之一對摻雜區域， 及形狀如圓弧的閘極多晶矽86。 在較佳具體實施例中，電晶體13之汲極接點72係形成為 摻雜區域於基板76之表面上。接點72的形狀如中空的第一 圓，其具有第一半徑及中心7(^圓形摻雜區域73係形成於 基板76之表面上，該基板係與接點72及大於接點72之半徑 的第二半徑同心。因為接點72之中空圓形的原因，所以區 95672.doc 1339324 域73之第-圓形内部部分位於接㈣下面（參見圖3)。區域 73之第二圓形部分從接點72之外部周®延伸至多晶石夕88及 86的内部邊緣，並形成電晶體13之通道。基板㈣位於接 點72下面的區域73之部分及區域73之第二部分的介面作為 J-FET電晶體13之閉極。通常將基板％，&因而將電晶體 13之閘極與使用裝置12之電路中的最低電位連接。位：多 a曰 -相及86之内部圓弧下面的區域73之圓弧，分別形成電 體13之源極與各電晶體14及15之汲極。此第三圓形區域 徑向延伸至區域73之外部邊緣77。因此電晶體此沒極及 源極係形成為封閉幾何形狀，源極具有大㈣極的半徑。 而且將-個摻雜區域用以形成電晶體13之源極及汲極與電 晶體14及15之沒極。 電晶體14之源極區域84係形成為二個推雜區_，各區域 的形狀如-圓弧，該圓弧的半徑大於電晶體Μ之汲極的半 徑。源極區域84之一内部部分通常位於多晶石夕88下面，源 極接點83係形成於源極區域84内。由沿多晶矽“之外部周 邊形成的開口 U4隔開源極區域84之二個摻雜區域。多晶 石夕Μ之一部分透過開口 U4延伸，並形成便於與多晶碎88 接觸的焊片116。電阻器η係形成為摻雜區域於基板76之 表面上。電阻器17之一端在由虛線所解說的焊片ιΐ6下面 延伸，以在節點16處與區域73進行電接觸。電阻器”之一 第二端係藉由金屬連接118與輝片116連接。同樣地，電晶 體15之源極區域85係形成為二個摻雜區域，各區域的形狀 如一圓弧’該圓弧的半徑大於電晶體15之沒極的半徑。源 95672.doc 1339324 極區域85之内部部分通常位於多晶矽％的下面。源極接點 80係形成於源極區域85内。沿多晶矽％之外部周邊形成的 開口 115隔開源極區域85之二個摻雜區域。多晶矽％之一 部分透過開口 115延伸，並形成便於與多晶石夕崎觸的焊 片Π7。電阻器丨8係形成為摻雜區域於基板％之表面上。 電阻器18之一端在由虛線所解說的焊片117下延伸，以在 節點1 6處與區域73進行電接觸。電阻器1 8之一第二端係藉 由金屬連接11 9與焊月11 7連接。使用二個用於電晶體〗斗及 15之各個的源極之摻雜區域，可便於與各電晶體之閘極電 極連接並形成電阻器17及18。 從圓2及3之解釋中可看出，由區域73形成的電晶體丨*及 15之圓形部分的一内部周邊併合至電晶體13之外部周邊 中，以形成併合至電晶體14及15之汲極中的電晶體13之源 極。區域73之外部周邊具有變曲輪廓，而區域以及以之内 部周邊的形狀與區域73之周邊的形狀相同。此外，閑極結 ㈣及79的輪靡與區域73之外部周邊的形狀相同。採用相 同輪琢可便於形成用於電晶體14及15之良好控制通道。 在較佳具體實施例中，沒極電極71係形成為封閉圓於絕 緣體64(例如場效氧化物）及中間層介電質102上。因為及極 72具有中空圓形組態，所以覆蓋接點72的電極7丨之一部分 透過絕緣體64及介電質102延伸至接點72。電極71亦係形 成以作為焊塾來與裝置12接觸。接點72之中心部分中的敞 開區域便於與電極71嬋接’而不會損壞裝置12。在其他具 體實施例中’接點72可形成為封閉圓於區域乃内。 95672.doc 12 1339324 參考圖3，電晶體13、14及15係形成於基板76之表面 上。基板76之表面的一部分被摻雜，以便形成圓形區域 73。區域73之一部分摻雜得更重，以便形成同心中空圓形 汲極接點72於區域73内。源極區域85及源極區域84係形成 為摻雜區域於基板76之表面上，並與區域73之周圍隔開。 源極接點83及80係形成於個別源極區域84及85中。 電晶體14之主體區域75係形成為摻雜區域於多晶矽88下 面的基板76之表面上。區域75之一部分透過開口 114(圖2) 延伸，以便於形成與區域75的接點。同樣地，電晶體丨5之 主體區域74係形成為摻雜區域於多晶矽86下面的基板76之 表面上。為了圖式的清楚’並未顯示透過開口 IK及I。的 延伸。區域74之一部分透過開口 i丨5(圖2)延伸，以便於形 成與區域74的接點。閘極結構78係形成於插入在源極區域 84與區域73之間的基板76上，而閘極結構79係形成於插入 在源極區域85與區域73之間的基板76上。閘極結構78包括 形成於基板76上的閘極絕緣體8丨、形成於絕緣體8〗上的閘 極多晶矽88及形成於多晶矽88上的介電質1 〇2。同樣地， 閘極結構79包括形成於基板76上的閘極絕緣體82、形成於 絕緣體82上的閘極多晶矽86、形成於多晶石夕86上的介電質 102及形成於介電質1〇2上的閘極電極87。結構78之一邊緣 通吊覆蓋源極區域84之一部分，而另一邊緣覆蓋區域73之 一部分。同樣地’結構79之一邊緣覆蓋源極區域85之一部 分’而另一邊緣覆蓋區域73之一部分。較佳的係基板％為 P型材料，而區域73、源極區域85及源極區域84為N型材 95672.doc 13 1339324 制器5!或電晶體52可以為裝置12及電路34得以形成所處的 ^導體a日粒之另—部分或在其外部。在較佳具體實施例 中，電晶體Μ具有比電晶體15窄的通道寬度，並且與電晶 體15提供輸出電流於輸出21上相比，電晶體14提供較少的 輸出電流於輸出19上。在此較佳具體實施例中，電晶體15 係形成以具有約六百(600)微米的寬度，而電晶體14係形成 以具有約-百（_微米的寬度。熟習此項技術者應認識到 電晶體14及15可形成以具有約相等的寬度或各種其他寬 度，取決於所需電流密度及電晶體設計規則。 裝置12及電路34係用以提供最初電壓，其係、用以使系統 内的電路通電’以便系統25可提供施加於與系統乃連接 之其他電路（例如控制器51)的最初電壓序列之平穩控制啟 動。電路34具有一第一輸出46及一第二輸出47，立提供二 控制電流，該等電流本質上等於自輸出19的第一輸出電流 及自裝置12之輸出21的第二輸出電流。在較佳具體實施例 _ ’輸出46及47係連接在-起以形成電路34之輸出48及相 關控制輸出電流。在其他具體實施例中，輪出做们可以 分離並用以提供電流給不同的電路功能。為了控制裝置Η 之輸出電流，電路34具有第一電流控制迴路，其包括第一 感應電阻器26、第-感應電晶體28及第—電流反射鏡3ι， 該電流反射鏡包括第-參考電晶體32及第—反射鏡電晶體 33。電路34之第二電流控制迴路包括第二電阻器”、第二 感應電晶體29及第二電流反射鏡36,該電流反射鏡包括7 二參考電晶體37及第二反射鏡電晶體38。由第一控制迴路 95672.doc 15 1339324 控制在輸出19中產生的第一輸出電流。輸出19中的電流流 經電阻器2 6並產生橫跨電阻器2 6的對應電壓降落。電阻器 26係連接在電晶體28的閘極與源極之間，並形成電晶體28 之開極至源極電壓’因此橫跨電阻器26的電壓建立流經電 晶體28的第一感應電流。電流反射鏡3丨從電晶體28接收第 一感應電流’並回應地控制施加於控制輸入23的電壓，從 而控制電晶體14的閘極電壓及第一輸出電流的數值。隨著 輸出19上的輸出電流增加，第—感應電流會相應地增加並 回應地降低電晶體28的閘極電壓，而且相應地降低輸入23 上的控制電壓以減小輸出電流數值。因此此負回授迴路行 動以調節電晶體14中的電流。同樣地，第二控制迴路包括 第二偏壓電阻器27,其係耦合成接收輸出21中的第二輸出 電流，並回應地產生用於電晶體29的閘極至源極電壓，而 且回應地產生流經電晶體29的第二感應電流。電晶體“係 與第二電流反射鏡36耦合，該電流反射鏡從電晶體29接收 第二感應電流，並回應地控制施加於第二控制輸入24的控 制電壓，從而控制電晶體丨5的閘極電壓及第二輸出電流的 數值。在某些具體實施例中可省略二個電流控制迴路。 電路34亦包括操作電壓債測器39及最初電塵债測器， 其係用以排序裝置12之操作。在啟動週期期間，偵測器Μ 及40根據形成於輸出48中的電壓之數值而控制電晶體μ及 1 5的操作。在某些具體實施例中，輸出及可以分離並 用以提供電流給不同的電路功能，因此伯測器39及40可與 電路34或其他電路（例如參見圖6)之相同或不同輪出連接。 95672.doc 16 1339324 電壓參考56提供二個參考電壓於參考56之第一輸出及第二 輸出上。二個參考電壓係由偵測器39及40使用以設定偵測 位準，以偵測最初電壓數值及所需操作電壓數值。控制器 51具有一致動輸出，其係由偵測器39之輸出控制以確保 抆制器5 1直至達到所需操作電壓才驅動一次電感器。熟 s此項技術者應認識到電流控制迴路及偵測器39及4〇可以 由各種設計實施，只要控制迴路可控制電壓，並且偵測器 根據輸出46及47上的電壓而控制裝置1 2。 隨著輸入57及22中的電壓從零開始並隨時間而增加，輸 出46及47中的輸出電壓便從零開始增加至超過最初電壓數 值而且達到所需的操作電壓數值。所需操作電壓數值係 選擇為提供用於電路34外部之其他電路（例如控制器51及 負載63)的正常操作之數值。最初電壓數值通常比所需操 作數值小甚多，而且一般為可用以操作某些基本電路功能 的電壓數值之下限。例如，最初電路數值可以為某些基本 比較器或其他電路必需在輸出電壓達到其所需操作數值之 月’J進行操作所採用的數值。最初電壓數值係通常用以操作 參考56及偵測器39與40。為了提供此最初電壓，將輸出48 與電容器49連接，並且自輸出46及47的電流對電容器钩進 行充電以形成電路34之輸出電壓於輸出48上。電路34接收 此輪出並回應地控制裝置丨2之排序。將最初電壓數值選擇 為盡可能低，以便可儘快對電容器49進行充電達最初數 值’從而最小化啟動系統25所需要的時間量。 偵測器40係形成以接收輸出電壓並回應地停用電晶體15 95672.doc ⑴9324 :且致動裝置12，以供應自電晶體14的電流，只要輸出電 麼小於最初電壓數值。當輸出電壓等於或大於最初電壓數 值時，偵測器40亦致動電晶體15以便裝置12可產生第一輸 出電流及第二輸出電流。偵測器39係形成以接收輸出48上 _出電1’並且當輸出電壓等於或大於所需操作電壓數 值時回應地停止裝置12。在較佳具體實施例中，⑭測器39 八有磁滯以防止偵測器3 9隨輸出電壓在所需操作電壓數值 上下輕微地變化而開啟及關閉。因為磁滯輸入的原因，當 輸出電壓降低至約等於所需操作電壓數值減去偵測器39之 磁滯偏移的第三數值時，偵測器39會再致動裝置12。為協 助此功能，偵測器39具有與輸出48耦合的一個輸入，及分 別與第一停用電晶體41及第二停用電晶體42耦合的二個輸 出。形成偵測器39及40之各個及相關參考可以藉由熟習此 項技術者所熟知的各種電路，包括單一 M〇s電晶體，其使 用電晶體之臨界值來建立參考電壓數值。 圖5為具有分別解說電路34之輸出電壓及輸出電流的繪 圖43及45乏曲線圖。此說明參考圖4及圖5。在施加電源於 輸入57之前，對電容器62及49進行放電，並且輸出48為零 伏特。因此電路34並未在操作，而且不存在自裝置12的輸 出電流。當在時間το施加輸入電壓於輸入57時，電流開始 流經電感益5 4 ’並流入裝置12之輸入22。隨著輸入22上的 電壓增加’電晶體1 3開啟並透過電阻器丨7及丨8供應偏壓電 流給電晶體14及15。偵測器39之輸出為低而偵測器4〇之輸 出為高’停用電晶體4 1及42並且致動電晶體44以拉低輸入 95672.doc 18 1339324 24而且停用電晶體丨5。電阻器丨7將控制輸入23因而低電晶 體14之閘極拉至輸入22中的輸入電壓，並致動電晶體μ以 供應第一輸出電流給電路34。電路34控制輸出電流以採用 輸出電流數值68供應第一控制電流給輸出48(參見繪圖 45)。輸出電流開始對電容器49充電。在時間丁丨時，電容 器49已充電至最初電壓數值65，並且偵測器4〇切換至低數 值’從而停用電晶體44並使電阻器1 8可致動電晶體1 5。電 路34接收第二輸出電流並控制該數值以提供第二控制電流 給輸出48。電路34亦提供第三輸出給控制器51。電晶體14 保持致動’因此輸出48中的控制輸出電流增加至數值69， 而現在由自裝置12的第一輸出電流及第二輸出電流對電容 器49進行充電。當輸出48上的電壓之數值在時間丁2增加至 所為操作電麼數值66時，偵測器39之輸出切換為高數值， 從而啟動電晶體41及42以拉低控制輸入23及24並停用裝置 12。偵測器39之輸出上的高電壓亦致動控制器51，並且電 晶體52開始驅動輸入22以回應控制器51。系統乃開始供應 功率給負載63。若輸出48上的輸出電壓降低至第三電壓數 值67，則偵測器39之磁滯偏移在時間T3時偵測到低電壓並 停用電晶體41及42，從而啟動裝置12以供應第一輸出電流 及第二輸出電流給輸出48，並再次對電容器49進行茺電達 操作電壓數值66。第三電壓數值67可以為任一數值包括 很接近於數值65的數值。 在系統25之操作期間，可適當地停用或抑制系統25。例 如負載63可能會偵測到需要停用系統25的狀況。在此情況 95672.doc 133^324 :二Γ1(圓中未顯示)可致動電晶體料拉 =:雷系統25的操作。拉低㈣會對電容器 的一=對電容器49進行放電達小於最初電壓數值 s”頂郝器4〇會致動電晶體44以停用裝置12之電 日曰體停用電晶體15會抑制系㈣供應第二輸出電流， 並保持裝置12致動以佴廡筮认， 电抓 ❻Μ應第一輸出電流。因為第一輸出電 輸出電流小甚多，較佳至少小十倍，所以保持電 晶體14致動會停用控制器51 , 防止糸統25耠供電壓給負載 並使裝置12可供應第—輸出電流作為❹電流。因 轉供―簡易^來抑制系統25的操作，同時維 持備用電流；龙且者gm 龙且田負載63停用電晶體35時，提供一 Π::器49可輕易地得以再充電。重要的係最小化所消 量，同時抑制系統25。因為第一輸出電流之低電 =因，此抑制系統25之方法會最小化從施加於輸入57 耗的功率量。通常將第-輸出電流之數值選擇 Γ、於認證準則（例如删rgyst卿）中規定的備用電 二之二看出裝置12及電晶體35形成系統控制器50及系統 25之抑制電路。 熟習此項技術者應瞭解在操作序列中可隨時致動電晶體 二且抑制功能於此時存在的輸出電壓及電流數值情況 此外’偵測器39及4〇亦可使用其他控制序列，例 、置12以僅在偵測到最初電壓數值 輸出電流，或可倒鏟傻才併應第一 m笙认 序！並在偵測到最初電壓數值之前供 “一輸出電流，而且在愤測到最初電壓數值之後供應第 95672.doc •20- 1339324 一輸出電流等。 圖6不思性地解說靜電放電（ESD)保護電路90之一部分的 具體實施例。電路9〇利用裝置12之輸出21作為啟動電流來 源’以在輸出91中提供控制啟動電壓，並亦利用輸出19以 致動用於與輸入57連接的電路之ESD保護。通常在電路之 操作期間’電路可從外部來源接收ESD放電。此類ESD放 電可輕易地損壞與ESD放電之來源緊密連接的半導體裝 置。電路90利用裝置丨2之電晶體14以在ESD事件期間致動 電晶體97，並使用電晶體15來提供電路90之輸出91上的輸 出電壓之控制啟動。因此電晶體14及15獨立地操作以實施 得自電a曰體13之輸出的二個不同功能。偵測器3 9及電晶體 41係用以控制電晶體15以提供輸出電壓之控制啟動而 ESD摘測器96係用以停用電晶體，除非出現ESD事件。 電路90亦包括參考93，其提供用以偵測輸出9丨上的所需操 作電壓數值之第一參考電壓，並提供用以停用電晶體丨4之 第二參考電壓。 操作電壓偵測器39控制電晶體15以對電容器49進行充 電’直至輸出91上的電壓達到所需操作電壓數值為止。當 最初將施加於輸入2 2的輸入電壓施加於電路9 〇時，對電容 器49進行放電。輸入電壓會充分增加以開啟電晶體丨3，並 透過電阻器1 8供應偏壓電流給電晶體1 5。偵測器39之輸出 從低電壓數值開始並保持低電壓，直至輸出91上的輸出電 壓達到所需操作電壓數值為止。低電壓會停用電晶體41， 其使電阻器1 8可致動電晶體15，以形成輸出電流來對電容 95672.doc 21 丄： 斋49進行充電並形成輸出電壓。當對電容器μ進行充電達 所：操作電壓數值時，憤測器39之輸出會升高，從而啟動 電曰曰體41並如用裝置12之電晶體15。偵測器π之磁滯發揮 作用以保持輸出電壓在所需操作電壓數值，如圖4之說明 所解釋》偵測器39對電晶體14沒有影響。 "當出現咖事件時，對電晶體14之閉極進行充電， 從而啟動電晶體14。電晶體14係形成以提供驅動電流，其 足、將電B日體97驅動至低阻抗狀態。電晶體97通常為低導 L電阻力率電BB體’其可在電晶體97係處於低阻抗狀態時 輕易地吸收ESD放電所導致的H只要電路财非處於 由大於至㈣器96的參考輸人„之輸出91所定義的正常 操作狀況，則將由_器96之高輸出狀態致動電晶體14。 在：路9〇之正常操作狀態下’將停用電晶體14，從而使驅 動器控制組塊98可控制電晶體97。 熟習此項技術者應注意偵測器9 6可以具有各種實施方 案。-個示範性實施方案包括比較器94，其接收一反相輸 入上的輸出電壓及—非反相輸人上的^即貞測電壓。比較 器94之一輸出係與裝置12之輸入23連接。 根據以上所有說明，顯然本發明揭示—新㈣置、形成 置的m使用該裝置的方法。包括藉由拉低啟動裝 置之輸出電壓而抑制功率控制系統之操作，以及其他功 能。輸出上的低電壓引起啟動裝置停用充電電流並抑制功 率控制系統的操作，同時消耗盡可能低的電流。還包括使 用摻雜區域來形成】_FET電晶體之源極與汲極，以及二個 95672.doc •11· 1339324 M〇S電晶體之沒極。單—摻雜區域係形成為封閉幾㈣ =將—個摻雜區域用於所有三個電晶體可最小化高電堡 f輸出電流裝置的成本。封閉形狀亦便於形成二個鄰近於 摻雜區域的刪電晶體之源極，並進一步最小化用於 η，I少輸出電流裝置的空間。獨立控制M〇s電晶體便於 將间電壓多輸出電流裝置用於二個不同電流，以排序功率 控制電路及其他需要多獨立控制輸出電流的電路之啟動。 應注意元件η及裝置12可包括二個以上的輸出及電晶 體，例如電晶體14及15。例如元和及裝置12可包括與電
晶體14及15並聯的笫二雪曰脚 ^ ^ Q P町弟—電日日體。第二電晶體亦可具有與節 點16連接的沒極、形成裝置12之第三輸出的源極與形成裝 置12之第三輸入的閘極。第三電晶體將具有一相關第三電 阻器，其具有與節點16連接的第一端子，及與該第三電晶 體之閘極連接的第二端子。第三電晶體可形成第三輸出電 流’其不同於第-輸出電流及第二輸出電流。採用所有三 個電晶體的應用之範例可包括電晶體14及15，其提供第一 輸出電流及第二輸出電流’如圖4之說明所解釋，而第三 電晶體可提供第三輸出電流以驅動電晶體97，如圖6之說 明所解釋。此外’元件η及裝置12可以具有任一數量的此 類電晶體及相關電阻器。 【圖式簡單說明】 圖1示意性地解說依據本發明之高電壓多輸出電流裝置 之一部分的具體實施例； 圖2解說依據本發明之圖丨的高電壓多輪出電流裝置之具 95672.doc -23· 1339324 體實施例的一部分之放大平面圖； 圖3解5兒依據本發明之圖2的南電壓多輸出電流裝置之一 部分的放大斷面圖； 圖4示意性地解說利用依據本發明之圖2的高電壓多輸出 電流裝置之功率控制電路的一部分之具體實施例； 圊5以曲線方式解說依據本發明之圖4的功率控制電路之 某些信號；及 圖6示意性地解說利用依據本發明之圖2的高電壓多輸出 電流裝置之靜電放電（ESD)保護電路的—部分之具體實施 例。 為解說之簡單及清楚’圖式中的各元件並未按比例繪 製’而且不同圖式中的相同參考數字表示相同元件。此 外’為說明之簡單而省略熟知步驟及元件之說明及細節。 如本文所使用，電流承載電極意味著透過例如M〇s電晶體 之源極或汲極或雙極電晶體之射極或集極的裝置而承載電 流之元件，而控制電極意味著透過例如M〇s電晶體之閘極 或雙極電晶體之基極的裝置而控制電流的裝置之元件。 【主要元件符號說明】 11 元件 12 裝置 13 J-FET電晶體 14 第一 MOS電晶體 15 第二MOS電晶體 16 節點 95672.doc 1339324 17 第一偏壓電阻器 18 第二偏壓電阻器 19 輸出 21 輸出 22 輸入 23 控制信號/輸入 24 控制信號/輸入 25 功率控制系統 26 第一感應電阻器 27 第二電阻器 28 第一感應電晶體 29 第二感應電晶體 30 二極體 31 第一電流反射鏡 32 第一參考電晶體 33 反射鏡電晶體 34 電路 35 抑制電晶體 36 第二電流反射鏡 37 第二參考電晶體 38 第二反射鏡電晶體 39 操作電壓偵測器 40 最初電壓偵測器 41 第一停用電晶體 95672.doc -25- 1339324 42 第二停用電晶體 43 繪圖 44 電晶體 45 繪圖 46 輸出 47 輸出 48 輸出 49 電容器 51 控制器 52 功率電晶體 53 變壓器 54 一次電感器 55 二次電感器 56 電壓參考 57 電壓輸入 58 電壓返回 60 輔助電感器 61 二極體 62 電容器 63 負載 64 絕緣體 65 最初電壓數值 66 操作電壓數值 67 第三電壓數值 95672.doc -26 1339324 68 輸出電流數值 69 數值 70 中心 71 汲極電極 72 汲極接點 73 摻雜區域 74 區域 75 區域 76 基板 77 邊緣 78 閘極結構 79 閘極結構 80 源極接點 81 絕緣體 82 絕緣體 83 源極接點 84 源極區域 85 源極區域 86 閘極多晶石夕 87 閘極電極 88 閘極多晶石夕 90 電路 91 輸出 93 參考 95672.doc -27- 1339324 94 96 97 98 102 114 115 116 117 118 119 比較器 偵測器 電晶體 驅動器控制組塊 介電質 開口 開口 焊片 焊片 連接 連接
95672.doc -28-

Claims (1)

1339324 第093126276號專利申請案 12. 2 9 中文申請專利範圍替換本("年Π月）的 十、申請專利範圍： · 種形成-高電壓多輸出電流裝置之方法，其包括 提供一第一導電類型之—基板； V電颏型之—第一摻雜區域於該基板之
第一部分上，包括形成該苐一摻雜區域作為具有二中>心 及一第一周邊的一第—封閉幾何形狀’其中該第一周邊 之一第一部分具有一第—輪廓，而該第—周邊之一第二 部分具有-第二輪廊，並且其中該第—摻雜區域亦包括 一 J-FET電晶體之—没極及—源極、—第—咖電晶體 之一汲極、及一第二MOS電晶體之一汲極； 形成具有一第二周邊的該第二導電類型之一第二摻雜 區域於該基板上’其中該第二周邊之—部分係與該第二 周邊之該第-部分並列而且具有—第三輪廟，其形狀與 該第一輪廓相同，並且其中該第二摻雜區域為該第一 MOS電晶體之—源極；以及
形成具有一第三周邊的該第二導電類型之一第三摻雜 區域於該基板上，其中該第三周邊之一部分係與該第一 周邊之該第二部分並列而且具有一第四輪廓，其形狀與 該第二輪廓相同，並且其中該第三摻雜區域為該第二 MOS電晶體之—源極。 一 2·如明求項1之方法，其進一步包括形成該第一MOS電晶 體的一閘極，從而覆蓋該第一周邊之該第一部分及該第 -周邊之該部分的—部分，纟中該第一 M〇s電晶體之該 閘極的—部分具有一第五輪廓，其形狀與該第一輪廓相 95672-99I229.doc 1339324 石·ν肥 同，並且形成該第二MOS電晶體的〜 -第一周邊之哕坌-加、 和攸而覆蓋该 分’其中該第二M0S電晶體之…广p分的〆部 甘 奴之該閘極的一部分具有一第 八㈣，其形狀與該第二輪廓相同。 有 3.如請求们之方法，其中形成該第二導電 摻雜區域於該基板之該第—部分上邊第 雜區域作為且有> + ^形成該第一摻 形狀之步驟包括m贫 遺的忒第-封閉幾何 的-第-半徑之—圓。 ^具有攸該中心 4. 如請求項3之方法，苴中形 上以及形成 :/成㈣二摻雜區域於該基板 -浐，F "品域於該基板上，包括形成該第 一杉濰&域作為具有從該中心 ^ ^ 2. „ J 弟一+徑之一圓的一 弟固弧以及形成該第三摻雜區域作為且右〜^ ^ 一筮-β作為具有從該中心的 第二半！之一圓的一第二圓弧。 5. 如請求項1之方法，1進一牛 ’、 7匕括形成該第二導電類型 一苐四摻雜區域於該第一摻雜區域内。 6. 如請求項1之方法，苴進一 + 連接至該第一播雜區域以及—匕第括升t成具有一第一端點 雜區域之-第-電阻。 $二知點連接至該第二摻 7，如請求項1之方法，直進一步白 連接至/包括形成具有一第一端點 連接至。亥第摻雜區域以及一堂. 味斤^哲 Μ及卓二端點連接至該第三摻 雜&域之一第二電阻。 8. —種高電壓多輪出電流裝置，其包括： 一第一導電類型之一基板； 95672-99I229.doc • 2 - 133932.4^- &. Η! Μ 12. 替換頁 一第二導電_之-第-推雜區域，其係在該基板之 第』刀上，形成為一第-封閉幾何形狀的該第一換, 雜區域具有—中心及一第一周邊，其中該第一周邊之一 第。”具有—第一輪廓，而該第一周邊之一第二部分 具有-第二輪廓，ϋ且其中該第一摻雜區域亦為一 j_ FET電晶體之—汲極及一 . ^ 第一 M〇S電晶體之一 汲極、及—第二MOS電晶體之—汲極； 並==電類型之一第二摻雜區域，其係在該基板上 ^邊之^周邊，其巾該第二周邊之—部分係與該第 與該第一輪廓柏门“甘八有第二輪摩，其形狀 M〇S# a 、T該弟一摻雜區域為該第一 电曰日體之一源極；以及 6亥第二導電類型之一第三 並且有__ m _ 夂雜£域，其係在該基板上 _ « . ^ ’、 °Λ第二周邊之一部分係與該第 周邊之該第二部分 …弟 與該第且八有—第四輪廓，其形狀 MOSt a ^中5亥第二摻雜區域為該第二 屯日日般之一源極。 9. 如請求項8之高電壓多輸 蓋該第—十“ ^出^裝|，其進-步包括覆 周邊及該第二周邊之兮贷 Λ 第-間極-構…部分的一部分之- 邊之該第-邱〜4 设盍周邊及該第三周 10. 如請求頂δ . 丨刀之—第二閘極結構。 之局電壓多輸出電 第一 4Α t. ”褒置’其進一步句括兮 "准區域内的該第二導電類 “ 該第四摻4時雜區域， "有Λ卓—摻雜區域為重的摻雜。 95672-991229.doc 1339324_ -年月日修正替換頁 lim.l」 11. 如請求項8之高電壓多輸出電流裝置，其進一步包括一 ，低導通電阻電晶體，該電晶體係耦合成從該第一 MOS電 晶體接收電流，並回應地傳導一 ESD至一電壓返回。 12. 如請求項11之高電壓多輸出電流裝置，其中該低導通電 阻電晶體也連接至該J-FET電晶體之汲極。 13. 如請求項11之高電壓多輸出電流裝置，其進一步包括一 具有輸入耦合成從該第二MOS電晶體接收電流以及當輸 出電壓等於或大於要求值時關掉該第二MOS電晶體之一 操作電壓偵測器。 14. 如請求項11之高電壓多輸出電流裝置，其進一步包括一 第一電流控制迴路耦合成從該第二導電類型之該第三摻 雜區域接收電流；一第二電流控制迴路耦合成從該第二 導電類型之該第二摻雜區域接收電流，該第二電流控制 迴路具有一輸出；以及一電容連接至該第一及第二電流 控制迴路之輸出。 15. 如請求項14之高電壓多輸出電流裝置，其進一步包括一 具有輸入連接至該第一電流控制迴路之輸出以接收該第 一及第二電流控制迴路之輸出電壓以及當輸出電壓等於 或大於要求值時關掉該第一 MOS電晶體及第二MOS電晶 體之一操作電壓偵測器。 16. 如請求項15之高電壓多輸出電流裝置，其進一步包括一 連接至該第一電流控制迴路輸出之一抑制電晶體流以耦 合從該第二MOS電晶體電流至電壓返回。 17. —種功率控制系統抑制方法，其包括： 95672-991229.doc 回=二：控制盗之—輸出中產生-第-輪出電流，以 口應—輪出電壓之一第—數值； 產生—電1 一合―輪出… 在該系統控制器之該輸出中產生—第二輸 ，以 回應該輸出電壓之_第_數 /;,L ”第於… 其中該第二輪出電流小 久及弟一輸出電流；以及 其中該第-及第二輸出電流係由 流裝置所產生之二獨立控制電流' ο重輸出電 18‘：：:項17之方法，其中產生該第二輸出電流，包括當 该輸出電麼大於該第一數值時產 第二輪出電流，以及當該輸出電尿…輪出电流及該 停止彦冰M k 取少等於一第三數值 產生…輸出電流及該第二輸出電流 —數值大於該第二 ，、中4弟 及該第二數值。 …二數值大於該第一數值 19::!Γ之方法，進一步包括在該系統控制器之輸入 輸出心：昼’產生該第一輸出電流’對-與該苐-輸出包流耦合至輸出的電容充電，以 ^ 輸出電壓大於該—數值時_ 胃一數值的該 20. 種高電壓多輸出電流裝置，其包括： 一 數值時關掉邊笫一輸出電流^ 一：^舎支命麻々» 一第一導電類型之一基板 第，—導電類型之一楚一卩4^ 4+ -部八…” 域’其係在該基板之- 刀上，δ亥弟—區域且有一形肤月 第-周邊，其 Λ 周邊之一第一部分具有一第— ^ 弟輪廓，而該第一 95672-99l229.doc 1339324 邊之第二部分具有一第_ 介盔τ 乐一輪廓’並且其中該第一區域 .亦為一J-F£丁電晶體之— 曰财+ '及極及一源極、一第一 MOS電 曰曰粗之一汲極、及一第二 切货_ β $电晶體之一汲極；以及 第二‘電類型之一- 右一楚_ 6 乐—£域’其係在該基板上並具 有 第一周邊，其中兮策 _ 邊Λ Χ苐一周遠之一部分係與該第一周 遭之δ亥弟—部分並列而 ^ 第二輪摩，其形狀與該 第輪廓相同，並且其Φ坊结 _ 、 w第二區域為該第一 MOS電晶 體之—源極；以及該第二 电日日 等电類型之一第三區域，農係 在忒基板上並具有—第二 ，、係 八Π β咕 一周邊，其中該第三周邊之一邱 为仏與該第一周邊之該 〇Ρ 廓，其形狀與該第二輪,… …且-有-第四輪 If 廓相同，並且其中該第三區域A s亥第一MOS電晶體之—源極。 匕碌為 21. 如請求項2〇之高電壓多發 n由 夕輸出電流裝置，其進一步包括渔 盍该苐一周邊及該第二用 7匕括覆 笛一 周邊之該第一部分的一部分之一 弟-閉極結構，並且亦包括覆- 邊之該第二部分的-部 门邊及邊弟二周 刀之一第二閘極結構。 22. 如請求項20之高電壓多 夕輸出電流裝置，其進—+ 第一區域内的該第二導t / L括该 电頒型之一弟四區域， 域具有較該第-區域為重的摻雜。 以弟四區 23. 如請求項20之裝置，发. ^、| 5亥弟一區域之兮犯…，1 型，—橢圓形，一正方带， 狀為—圓 ^ —長方形，一五邊形# 邊形之一，且其中該第_ 乂或—六 區域型狀之一中心的_距離。 Η"為攸該第一 24·如請求項23之裝置，复中4姑 …第二區域周邊之該部分具有 95672-991229.doc * 6 - I3393M. ί糸 !. 99. :,，沒戌替換頁 .L Cy ^ ___ 從該第一區域型狀之該中心的一第二距離，且其中該第 三區域周邊之該部分具有從該第一區域型狀之該中心的· 一第三距離。 95672-991229.doc
TW093126276A 2003-10-14 2004-08-31 Power system inhibit method and device and structure therefor TWI339324B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/685,091 US6943069B2 (en) 2003-10-14 2003-10-14 Power system inhibit method and device and structure therefor

Publications (2)

Publication Number Publication Date
TW200513822A TW200513822A (en) 2005-04-16
TWI339324B true TWI339324B (en) 2011-03-21

Family

ID=34423095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093126276A TWI339324B (en) 2003-10-14 2004-08-31 Power system inhibit method and device and structure therefor

Country Status (10)

Country Link
US (3) US6943069B2 (zh)
EP (2) EP1843470B1 (zh)
JP (2) JP4836796B2 (zh)
KR (1) KR101137242B1 (zh)
CN (2) CN101106130B (zh)
AT (2) ATE388433T1 (zh)
DE (2) DE602004022470D1 (zh)
HK (2) HK1095393A1 (zh)
TW (1) TWI339324B (zh)
WO (1) WO2005040952A2 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086974A1 (en) * 2004-10-26 2006-04-27 Power Integrations, Inc. Integrated circuit with multi-length power transistor segments
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US7955943B2 (en) * 2005-01-25 2011-06-07 Semiconductor Components Industries, Llc High voltage sensor device and method therefor
US7306999B2 (en) * 2005-01-25 2007-12-11 Semiconductor Components Industries, L.L.C. High voltage sensor device and method therefor
US7477532B2 (en) * 2005-08-18 2009-01-13 Semiconductor Components Industries, L.L.C. Method of forming a start-up device and structure therefor
CN100495881C (zh) * 2005-12-21 2009-06-03 昂宝电子（上海）有限公司 用于驱动双极晶体管的系统和用于控制电源变换器的系统
JP5343306B2 (ja) * 2006-03-24 2013-11-13 富士電機株式会社 スイッチング電源用ｉｃおよびスイッチング電源
JP5564749B2 (ja) * 2006-11-20 2014-08-06 富士電機株式会社 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置
US7564704B2 (en) * 2006-12-05 2009-07-21 Semiconductor Components Industries, L.L.C. Method of forming a power supply controller and structure therefor
KR20080111333A (ko) * 2007-06-18 2008-12-23 삼성전기주식회사 전압 검출 소자 및 이를 이용한 ａｄ 컨버터
JP2009147001A (ja) * 2007-12-12 2009-07-02 Seiko Instruments Inc 半導体装置
JP5217544B2 (ja) * 2008-03-19 2013-06-19 富士電機株式会社 スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
TWI503956B (zh) 2009-09-30 2015-10-11 Semiconductor Components Ind 高電壓感測器設備及其方法
US8411471B2 (en) 2010-06-18 2013-04-02 Infineon Technologies Ag Electronic circuit and semiconductor arrangement with a load, a sense and a start-up transistor
JP5589827B2 (ja) * 2010-12-24 2014-09-17 サンケン電気株式会社 起動回路、スイッチング電源用ｉｃ及びスイッチング電源装置
JP2012161117A (ja) * 2011-01-28 2012-08-23 Rohm Co Ltd Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器
US9048747B2 (en) 2011-11-23 2015-06-02 Zahid Ansari Switched-mode power supply startup circuit, method, and system incorporating same
US20130271102A1 (en) * 2012-04-12 2013-10-17 Roger Lin Power supply control structure
JP6070164B2 (ja) * 2012-12-21 2017-02-01 サンケン電気株式会社 スイッチング電源装置
US9350342B2 (en) * 2014-08-29 2016-05-24 Infineon Technologies Austria Ag System and method for generating an auxiliary voltage
US10340686B2 (en) 2014-12-11 2019-07-02 Denso Corporation Electronic device
CN106298768B (zh) * 2015-06-10 2019-03-19 联华电子股份有限公司 半导体元件及半导体元件的操作方法
JP6072881B2 (ja) * 2015-11-04 2017-02-01 ローム株式会社 Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器
US10910822B2 (en) * 2018-07-06 2021-02-02 Texas Instruments Incorporated Control of a power transistor with a drive circuit
US10679938B2 (en) 2018-07-31 2020-06-09 Texas Instruments Incorporated Power transistor coupled to multiple sense transistors

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370701A (en) * 1981-04-24 1983-01-25 Rockwell International Corporation Energy conserving drive circuit for switched mode converter utilizing current snubber apparatus
US4450338A (en) * 1982-05-04 1984-05-22 Tre Corporation Method of fabricating a truss core sandwich panel
JPS61290767A (ja) * 1985-06-19 1986-12-20 Hitachi Ltd Ｍｏｓ電界効果トランジスタ
JPS6281054A (ja) * 1985-10-04 1987-04-14 Nec Corp 半導体装置
US4811075A (en) * 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US5285369A (en) * 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
US5313082A (en) * 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
US5477175A (en) * 1993-10-25 1995-12-19 Motorola Off-line bootstrap startup circuit
JPH07123709A (ja) * 1993-10-28 1995-05-12 Matsushita Electric Ind Co Ltd 電源装置
CA2172890C (en) * 1995-06-06 2005-02-22 Harold R. Schnetzka Switch driver circuit
US6127700A (en) * 1995-09-12 2000-10-03 National Semiconductor Corporation Field-effect transistor having local threshold-adjust doping
TW432276B (en) * 1997-03-08 2001-05-01 Acer Peripherals Inc Power-saving type power-supply with the capability of quickly restoring the start
JPH10309078A (ja) * 1997-04-30 1998-11-17 Canon Inc スイッチング型直流電源装置
US5892389A (en) * 1997-06-03 1999-04-06 Motorola, Inc. Method and circuit for current limiting of DC-DC regulators
DE19918028A1 (de) * 1999-04-21 2000-11-02 Siemens Ag Halbleiter-Bauelement
US6204655B1 (en) * 1999-11-01 2001-03-20 Maxim Integrated Products, Inc. Voltage-controlled current source with variable supply current
JP3664061B2 (ja) 1999-12-28 2005-06-22 日産自動車株式会社 電流制御型半導体素子用駆動回路
US6259618B1 (en) * 2000-05-03 2001-07-10 Analog And Power Electronics Corp. Power chip set for a switching mode power supply having a device for providing a drive signal to a control unit upon startup
JP3645165B2 (ja) * 2000-10-02 2005-05-11 オリンパス株式会社 給電制御装置
US6528980B1 (en) * 2001-03-22 2003-03-04 National Semiconductor Corporation Method and system for multiple bias current generator circuits that start each other
IL153606A0 (en) * 2002-12-24 2003-07-06 Lightech Electronics Ind Ltd Energy saving startup circuit for power supply
US6940320B2 (en) * 2003-10-14 2005-09-06 Semiconductor Components Industries, L.L.C. Power control system startup method and circuit

Also Published As

Publication number Publication date
US20070190700A1 (en) 2007-08-16
KR20110039579A (ko) 2011-04-19
CN100458638C (zh) 2009-02-04
US6943069B2 (en) 2005-09-13
DE602004012305T2 (de) 2009-03-19
WO2005040952A3 (en) 2005-08-04
HK1095393A1 (en) 2007-05-04
ATE388433T1 (de) 2008-03-15
EP1673671B1 (en) 2008-03-05
TW200513822A (en) 2005-04-16
US20050225362A1 (en) 2005-10-13
CN101106130B (zh) 2010-06-02
KR101137242B1 (ko) 2012-04-26
CN101106130A (zh) 2008-01-16
US7826238B2 (en) 2010-11-02
DE602004022470D1 (de) 2009-09-17
EP1843470A1 (en) 2007-10-10
US7227203B2 (en) 2007-06-05
DE602004012305D1 (de) 2008-04-17
JP4836796B2 (ja) 2011-12-14
JP5602111B2 (ja) 2014-10-08
WO2005040952A2 (en) 2005-05-06
EP1843470B1 (en) 2009-08-05
JP2007509493A (ja) 2007-04-12
ATE438953T1 (de) 2009-08-15
CN1864115A (zh) 2006-11-15
EP1673671A2 (en) 2006-06-28
US20050077551A1 (en) 2005-04-14
HK1114945A1 (en) 2008-11-14
JP2012023953A (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
TWI339324B (en) Power system inhibit method and device and structure therefor
KR101215879B1 (ko) 전력 공급 제어기에 대한 고전압 감지 방법, 및 고전압 감지 요소 형성 방법
TWI307155B (en) Transient detection circuit
US8860145B2 (en) Semiconductor device, integrated circuit including the semiconductor device, control IC for switching power supply and the switching power supply
JPWO2009078274A1 (ja) 集積回路および半導体装置
JP6459416B2 (ja) 半導体装置
JP5589827B2 (ja) 起動回路、スイッチング電源用ｉｃ及びスイッチング電源装置
JP5338026B2 (ja) スイッチング電源用制御ｉｃおよびスイッチング電源装置
GB2384632A (en) A power MOSFET with integrated short-circuit protection
KR101045197B1 (ko) 전력 시스템 억제 방법 및 디바이스 및 그 구조
US11869959B2 (en) Oxide field trench (OFT) diode control device
JP2002325439A (ja) スイッチング電源