TWI336129B - Vertical non-volatile memory and manufacturing method thereof - Google Patents

Description

1336129 P960049 24063twf.doc/p 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種垂直式非揮發性記憶體(vertical non-volatile memory)及其製造方法，且特別是有關於一種 可防止摻質(dopant)擴散之垂直式非揮發性記憶體及其製 造方法。 ^、 【先前技術】 非揮發性§己憶體是一種可在關閉電源後仍能保留儲 存資料的記憶體。目前非揮發性唯讀記憶體的製造方法大 多是在基底上先形成由氧化矽/氮化矽/氧化矽(〇xide_ nitride-oxide，簡稱ΟΝΟ)層所構成之捕捉層（trapping layer)。而這種由0N0層作為捕捉層之記憶體稱為捕捉層 記憶體(trapping layer memoIy)e然後，再於此氧化梦/氮化 矽/氧化矽(0N0)層上形成多晶矽閘極，最後在氧化矽/氮化 矽/氧化矽(0Ν0)層兩側之基底中形成源極區與汲極區。 不過，隨著元件尺寸愈來愈小型化，前述捕捉層記憶 體的捕捉層讀來愈窄，拉近儲存於不同位元位置之電 荷士，而導致可靠度下降。因此，發展出一麵直式非揮發 i·生。己憶體。廷種垂直式非揮發性記憶體是將數層堆疊的半 V體層製作成垂直式的源極、汲極和通道(此肪狀丨)區，再 =堆4:的半導體層表面覆蓋上述由⑽〇層作為捕捉層， 取後利用字70線(W〇rdline)當作控制問極。如此一來，可 以在有限的面射製作更多轉揮發性記憶體。 p96〇〇49 24063 twf.doc/p 然而’這種垂直式非揮發性記憶體因為源極、及極和 通道區是緊鄰在一起的，所以後續遭遇熱製程時，源極、 淡極和通道區之間的接面(juncti〇n)容易發生摻質擴散而 改變源極、汲極以及/或是通道區的大小。 【發明内容】 本發明提供一種垂直式非揮發性記憶體，在垂直式主 動堆疊結構中具有阻障物，所以可藉此控制接面二置 (junction location)。 本發明另提供一種垂直式非揮發性記憶體的製造方 法，可簡單地形成垂直式非揮發性記憶體並可防^摻所 (dopant)不當擴散。 ^貝 本發明提出一種垂直式非揮發性記憶體，包括基底、 數條主，堆疊結構、數條字元線以及—層儲存結構:上述 主動堆疊結構位於基底上朝第—方向平行排列，其」 主動堆疊結構包括第―、第二、第三半導體層和、第 =物半半導體層位於基底上、第二半導體層 於弟—+導體層上、第三半導體層位於第二半導體層 第-阻障物位於第—與第二半導體層之間、第二阻障 體二半導體層之間。前述第-與第三半導 主動堆最二方向平行排列，其中每—字元線橫跨 構則二線間的空間，存結 P960049 24063twf.doc/p 在本發明之一實施例中’上述第一阻障物為一層薄 膜，其材料例如氧化物、氮化物或氮氧化物。 在本發明之一實施例中，上述第一阻障物的厚度約在 10〜20埃之間。 在本發明之一實施例中，上述第二阻障物為一層薄 膜，其材料例如氧化物、氮化物或氮氧化物。 在本發明之一實施例_，上述第二阻障物的厚度約在 10〜20埃之間。 隹本發明之一 ^ 1 -1— —干等^/第-半導 體層/第三半導體層例如N+細+摻雜層、p+/N/p+換雜芦 或 SiGe/Si/SiGe 層。 /曰 在本發明之:實施例中，上述第—半導體層、第 體層與第二半導體層例如多晶石夕層。 第二實施例中，上導電態可為n型、 可為P型，或者，第—導電 電態為N型。 土币—導 I 實施例中，上述儲存結構 表面、儲存層覆蓋於第—介電声上、^覆主動堆疊結構

Si體：中上述儲存二===: =:::二=的材料例_或二 體。 材料例_、鍺或金屬奈米晶 在本發明之一實施例中，上述儲存結構之第-介電層/ 1336129 P960049 24063twf.doc/p 儲存層/第二介電層例如ΟΝΟ。

在^發明之一實施例中，上述儲存結構也可以是由按 順序覆盖^動堆疊結構表面之第—氧化層(〇1)、第一氮化 層(N1)、第二氧化層㈣、第二氮化層㈣以及第三氧化 層(03)所構成。其中，上述第一氧化層(〇1)、第一氮化層 (N1)和第二氧化層（02)的厚度約小於2nm ;較佳是第一氧 化層(01)的厚度在0.5〜2nm之間、第—氮化層㈣的厚产 在1〜2 nm之間、第二氧化層（〇2)的厚度在丨5〜2 nm之間二 至於第一氧化層（01)的厚度最佳約小於丨5mn。 夕曰在本發明之-實施例中，上述字元線的材料例如捧雜 夕日日矽、金屬矽化物、釕(Ru)、鉬(Mo)或鎢(W)。 在本發明之一實施例中，上述基底例如矽基底、 矽基底或氮化矽基底。 、本發明另提出一種垂直式非揮發性記憶體的製造方 法\包括於一個基底上形成一層第一半導體層，這層第一

層具有第一導電態。然後，於第-半導體層：形成 層弟一阻障物，再於第一阻障物上形成一層第二 層’這層第二半導體層具有第二導電態。㈣，二本 導體層上形成—層第二阻障物，再於第二 上^ 層第三半導體層，這層第三半導騎具朴第—半 ，同之第一導電態。之後，依序去除部分的第三半導體芦曰、 第，阻障物、第二半導體層、第—阻障物與第—半導體^ J數條主動堆疊結構。隨後’於基底上形成儲存結二 復I主動堆疊結構表面，再於基底上形成一層導電層，覆 1336129 P960049 24063 twf.doc/p 蓋儲存結構並填滿主動堆疊結構之間的空間，再去除部分 的‘笔層，以形成數條橫跨主動堆疊結構之字元線。 在本發明之另-實施例中，上述形成第一半導體層之 方法例如沉積一層高劑量N型多晶石夕層(N+ p〇ly Si ia^)。 在本發明之另-實施例中，上述形成第二半導體層之 方法包括先沉積一層多晶矽層，再於多晶矽層中注入^ 雜質。 在本發明之另-實施例中，上述形成第三半導體層之 方法例如沉積一層高劑量N型多晶矽層。 在本發明之另一實施例中，上述形成主動堆疊結構之 方法例如先在第三半導體層上形成一層墊氧化層，再在墊 氧化層上縣-層硬罩幕層’接著姻微景彡與烟製程在 硬罩幕層中定義出數條主動堆疊結構區域，以露出部分的 墊氧化層，最後用前述硬罩幕層作為蝕刻罩幕，依序去除 墊氧化層、第三半導體層、第二阻障物、第二半導體層、 第一阻障物與第一半導體層。 曰 在本發明之另一實施例中’上述第一阻障物為一層薄 膜’其材料例如乳化物、氣化物或氣氧化物。 在本發明之另一實施例中，上述第二阻障物為一層薄 膜’其材料例如氧化物、氮化物或氮氧化物。 在本發明之另一實施例中，上述第一半導體層/第二半 導體層/第三半導體層例如N+/P/N+摻雜層、P+/N/P+掺雜 層或 SiGe/Si/SiGe 層。 在本發明之另一實施例中，上述第一導電態為N型、 1336129 P960049 24〇63twf.doc/p 第二導電態為P型；或者’第 態為N型。 ¥兒怎為P型、第二導電 在本發明之另一實施例中， 包括於基底上形成一層第一介結構之方法 覆罢-4二:Ϊ 層儲存層，之後於儲存層上

砍或高介電常數=二=層的材料例 屬奈米晶體。—材料例如石夕、錯或金 在本發明之另-實施例中，上 第二介電層例如〇Ν〇。 ”電層/儲存層/ #可=^之另—實施例中’上述形成儲存結構之方法 還了以於基紅依序職—層第—氧化層、— 化層、一層第二氮化層以及一層第三氧化 層，以覆盍主動堆疊結構表面。

在本發明之另-實施例中，上述導電層的材料例如捧 雜多晶矽、金屬矽化物、釕(Ru)、鉬(Μ〇)或鎢(w)。 在本發明之另一實施例中，上述基底例如矽基底、氧 化碎基底或氣化碎基底。 本發明因為在半導體層之間採用阻障物，因此可以防 止半導體層中的摻質在後續熱製程中不當擴散。另外，因 為有阻障物的存在，所以本發明之垂直式非揮發性記憶體 之接面位置(juncti〇n i〇cati〇n)可被精確控制。此外，本發 明之製造方法可簡單地形成垂直式非揮發性記憶體。 丄 P960049 24063twf.doc/p 【實施方式】

同占下文中$參日讀圖’以便更加充分地描述本發明，附 =顯示本^明之數個實施例。然而，本發明可以用多種 冋形式來實踐’且^；應將其畴為限於本文所陳述之實 =列二事實上’提供這些實施例是為了使本發明詳盡且完 二、’使本發明全傳達至關技術領域中具有通 吊知識者。在圖式中，為明確起見可能將各層以及區域的 尺寸以及相對尺寸作誇張的描緣。 一應知’本文中使用術語第一、第二、第三等來描述各 種元件、區域、層以及/或部分，但是這種用語不應限制這 種几件、區域、層以及/或部分。前述用語只是用來將某一 元件、區域、層或部分區別於另一區域、層或部分。

圖1是依照本發明之第一實施例之一種垂直式非揮發 性記憶體的立體示意圖。 凊麥照圖1，第一實施例之垂直式非揮發性記憶體包 括基底100、數條主動堆疊結構11〇、數條字元線12〇以及 一層儲存結構130。前述基底1〇〇例如是矽基底、氧化矽 基底或氮化矽基底。上述主動堆疊結構11〇位於基底1〇〇 上朝第一方向平行排列，其中每一主動堆疊結構u〇包括 第一、第一、第三半導體層102、1〇4、1〇6和第一、第二 阻障物112、114。第一半導體層102位於基底1〇〇上、第 11 C S > 1336129 P960049 24063twf.doc/p 二半導體層104位於第一半導體層102上、第三半導體層 106位於第二半導體層1〇4上、第一阻障物112位於第一 與第二半導體層102、104之間、第二阻障物U4則位於第 -一與苐二半導體層104、106之間。

请繼續參照圖1，前述第一與第三半導體層1〇2、 具有第一導電態，第二半導體層1〇4則具有第二導電態。 而第一阻障物112和第二阻障物114均可為薄膜狀，其材 料例如氧化物、氮化物或氮氧化物，且第一和第二阻障物 112、114可以是相同或不同的材料。另外，第一和第二阻 障物112、114的厚度應控制在能夠阻擋第一、第二、第三 半V體層102、104、106中摻質(dopant)擴散且不影響電荷 直接穿隨的厚度範圍’譬如在1 〇〜20埃之間。在第一實施 例中，第一半導體層102/第二半導體層104/第三半導體層 106之結構可以是N+/p/N+摻雜層、p+/N/p+摻雜層或者 SiGe/Si/SiGe層。上述第一半導體層1〇2、第二半導體層 1〇4與第三半導體層106例如是多晶矽層。另外，上述 -導電態可為N型、第二導電態可為p型；或者， 電態為P型、第二導電態為]^型。 晴再度參照圖1，前述字元線12〇是朝第二方向平行 線120橫跨主動堆叠結構110並填滿 Ϊ ^結構110之間的空間。而儲存結構130則位於字 電層132覆蓋主動堆叠結構110表面W二；= 12 1336129 P960049 24063 twf.doc/p 丨電層132上、第二介電層136則覆蓋於儲存層⑼ f 儲存層134糾電荷陷人層、浮置_或奈米晶 _ 田儲存層134是電荷陷入層，則其材料可以選 f氮化H其他高介電常數㈣。而當儲存層134是奈米 ’則其㈣可以是#、鍺或金屬奈米晶體^而在第一 貝知2彳中，上述儲存結構13〇之第一介電層132/儲存層 134/第二介電層136是0N0。而上述字元線120的材料例 如摻雜多晶矽、金屬矽化物、釕(Ru)、鉬(M〇)或鎢(w)。 圖2A至圖2L則是依照本發明之第二實施例之一種垂 直式非揮發性記憶體的製造流程剖面示意圖。 請參照圖2A，第二實施例的製造方法包括於基底2〇〇 上形成一層第一半導體層202，這層第一半導體層2〇2具 有第一導電態。上述基底200例如矽基底、氧化矽基底或 氮化矽基底。至於，形成第一半導體層202之方法例如沉 積一層高劑量N型多晶矽層(N+ poly Si layer)。 然後，請參照圖2B，於第一半導體層202上形成一層 薄膜狀之第一阻障物204，其材料例如氧化物、氮化物或 氮氧化物。 之後，請參照圖2C，可以先沉積一層多晶矽層205 於第一阻障物204上形成一層第二半導體層，以於後續形 成一層第二半導體層。 然後，請參照圖2D，可於前述多晶矽層205中注入P 型雜質，以形成具有第二導電態的第二半導體層206。而 本發明所屬技術領域中具有通常知識者應知，上述第一導 13 1336129 P960049 24063 twf.doc/p 電悲可為N型、第二導電態可為p型；或者，第一導電態 為P型、第二導電態為N型。 ^接著，請參照圖2E，於第二半導體層206上形成—層 第二阻障物208，其材料例如氧化物、氮化物或氮氧化物。

Ik後，5月參知、圖2F，於第二阻障物208上形成一層第 二半導體層210，這層第三半導體層21〇具有和第一半導 體層202相同之第一導電態。而且，形成第三半導體層 之方法例如沉積一層高劑量N型多晶矽層。 在第二實施例中，上述第一半導體層2〇2/第二半導體 層206/第三半導體層210例如N+/P/N+摻雜層、p+/N/p+ 摻雜層或SiGe/Si/SiGe層。 之後，請參照圖2G，為了形成數條主動堆疊結構，可 選擇先在第三半導體層210上形成—層塾氧化層212，再 在墊氧化層212上形成一層硬罩幕層214。接著，利用微 影與侧製程，譬如在硬罩幕層214上形成圖案化光阻層 216 〇

再來，請參照圖2H，以圖案化光阻層216作為蝕 幕，钱刻硬罩幕層214 ’以便在硬罩幕層214令定義出 條主動堆疊結構區域218，以露出部分的墊氧化層Μ]。印 後’再將圖案化光阻層216完全去除。 S 瑕 之後’晴參照圖21，以硬罩幕層叫作為餃刻罩 先將露出㈣氧化層212移除，再依序去除部分 主 導體層2H)、第二阻障物、第二半導體層2〇6 : 障物204與第-半導體層搬，以形成數條主動堆最 14 1336129 P960049 24063twf.doc/p 220。 請參照圖2J ’接著可選擇切圖2I所示之硬罩幕声 移除，當然如有需要，也可保留塾氧化層。

隨後參照圖2K，於基底200上形成一層第一介電 二=覆盍主動堆®結構220表面，再於第—介電層222 一=盖一層儲存層224 ’之後於儲存層224上覆蓋-層第 -"電層226。上述儲存層224例如電荷陷入層、浮置閘 體入層的材料例如⑽或高介 ^斗，而不米晶體的材料例如矽、鍺或金屬奈米晶 體。在第二實施例中’ f —介電層22·存層則第二介 電層226例如是〇N〇，以製作出單-記憶胞儲存二位元 (two blts per cell)的垂直式非揮發性記憶體。

接Ϊ，/月參照圖2L，於基底200上形成一層導電層 =设蓋第一介電層226並填滿主動堆疊結構22〇之間的 工間上述導電層228的材料例如摻雜多晶矽、金屬矽化 物、釕㈣、銦(Mo)或鎮(w)。最後，去除部分的導電層 以形成數條字元線，這些字元線和圖1中& 120 一樣 是橫跨於主動堆疊結構220(如圖1之11〇)的。 “圖3疋依照本發明之第三實施例之一種垂直式非揮發 性圮k體的立體示意圖’且其為一種能隙工程改良 SONOS(bandgap engineered SONOS ’ 簡稱 BE-SONOS)記 憶體。 °月參知、圖3，第三實施例之BE-SONOS記憶體包括基 底300數條主動堆疊結構31〇、數條字元線以及一層 15 1336129 P960049 24063twf.d〇c/p 儲存結構330。其中每一主動堆疊結構310包括第一、第 ―、第二半導體層302、304、306和第一、第二阻障物312、 314，且第一和第二阻障物312、314的厚度應控制在能夠 阻揚第一、第二、第三半導體層3〇2、3〇4、3〇6中摻質擴 散且不影響電荷直接穿隧的厚度範圍，譬如在10〜2〇埃之 間。 、

睛繼續爹照圖3,第三實施例中的各層與結辑的排列 方向、位置與材料等條件均可參照第一實施例所描述。不 過，第三實施例之BE_s〇N〇s記憶體與第一實施例最大差 異在=其中的儲存結構330。儲存結構330主要是由按順 ^覆蓋主動堆疊結構310表面之第一氧化層(〇1)331、第一 氮化層(Nl)332、第二氧化層(〇2)333、第二氮化層(N2)334 以及第三氧化層(03)335所構成。而且，儲存結構33〇中 的〇1\Ν1\〇2的厚度需控制得报薄，以利用外在電壓的大 小，來控制電子與電洞的出入。舉例來說，第一氧化層 = 1)331、第-氮化層_332和第二氧化層(〇2阳的^ 度約小於2nm;較佳是第一氧化層_331的厚度在〇5〜2 咖之間、第-氮化層(m)332的厚度在卜2 之間、第 :乳化層（02)333的厚度在1>5〜2nm之間。至於第一氧化 層（01)331的厚度最佳約小於15 nm。 圖4A至圖4B則是製造圖3所示之肌犯刪記憶 體的後段錄舶示意、圖。而製造圖3所示之BE_S_S 心隐體的前段流程可以參考第二實施_圖2a ， 並在圖4A與圖4B中使用與圖2八至圖叫目同的元件符號 16 1336129 P960049 24063twf.doc/p 代表相同或類似的結構。 °月參知圖4A，在形成數條主動堆疊結構220之後，於 基底20G上械-層覆蓋主動堆疊結構挪表面之第一氧 化，(01)4G卜然後，在第—氧化層(〇ι)4()ι上覆蓋一層第 1化層(Nl)402，再在氮化層(N1)搬上覆蓋—層第二氧 化，(02)4G3。接著’在第二氧化層(〇2)彻上覆蓋一層第 亡亂化層(N2)404 ’再於第二氮化層(N2)彻上覆蓋一層第 二氧化層（03)405，即可得到由〇UN1\〇2\N細所構成的 儲存結構400。 接著’請參照圖4B，於基底2〇〇上形成一層導電層 228 ’覆盖第三氧化層（〇3)4〇5並填滿主動堆疊結構，之 間的空間’上述導電層228的材料例如摻雜多晶石夕、金屬 石夕化物、舒_、鉬(Mo)或鎮(w)。最後，去除部分的導電 層228 ’以形成數條字元線。 、綜上所述，本發明的結構因為在當作源極、汲極和通 道區之半導體層間姻阻賴作間隔，所以㈣防止半導 體層中的摻質在後續熱製程中不當擴散。另外，因為本發 明之垂直式非揮發性記憶體有阻障物的存在，所以垂直式 非揮發性記憶體之接面位置(juncti〇n 1〇cati〇n)可被精確控 制。除此之外，本發明之製造方法能夠簡單地完 非揮發性記憶體的製作。 式 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍内，當可作些許之更動與潤飾， 17 1336129 P960049 24063 twf.doc/p 因此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 【圖式簡單說明】 圖1是依照本發明之第一實施例之一種垂直式非揮發 生記憶體的立體示意圖。 圖2A至圖2L是依照本發明之第二實施例之一種垂直 式非揮發性記憶體的製造流程剖面示意圖。 圖3是依照本發明之第三實施例之一種垂直式非揮發 性記憶體的立體示意圖。 圖4A至圖4B則是製造圖3所示之BE-S0N0S記憶 體的後段流程剖面不意圖。 【主要元件符號說明】 100、200、300 :基底 102、104、106、202、206、210、302、304、306 : 半導體層 110、220、310 :主動堆疊結構 112、114、204、208、312、314 :阻障物 120、320 :字元線 130、330、400 :儲存結構 132、136、222、226 :介電層 134、224 :儲存層 205 ·多晶碎層 18 1336129 P960049 24063twf.doc/p 212 :墊氧化層 - 214 :硬罩幕層.· 216 :圖案化光阻層 218 :主動堆豐結構區域 228 :導電層 331、 401 :第一氧化層 332、 402 :第一氮化層 333、 403 :第二氧化層 • 334、404 :第二氮化層 335、405 :第三氧化層

Claims (1)

1336129 99-11-9 年月 丨修正 補无 一第一方向平 該第一半導體 十、申請專利範圍： 1. 一種垂直式非揮發性記憶體，包括 —基底； ^複數個主動堆疊結構，位於該基底上朝 行排列，其中每一該主動堆疊結構包括： 一第一半導體層，位於該基底上， 層具有一第一導電態； -第二半導體層，位於該第一半導體層上， 二半導體層具有一第二導電態； -第三半導體層’位於該第二半導體層上， 二半導體層具有該第一導電態； 一第一阻障物，位於該第一半導體層與該第二半 導體層之間；以及 一第二阻障物，位於該第二半導體層與該第三半 導體層之間； — 複數個字元線，朝一第二方向平行排列，其中每一字 元線橫跨該複數個主動堆疊結構並填滿該複數個主動堆疊 結構之間的空間；以及 ^ β —儲存結構，位於該複數個字元線與該複數個主動堆 =結構之間，且各該主動堆疊結構的該第一半導體 導電。 2.如申請專利範圍第1項所述之垂直式非揮發性記憶 體，其中該第一阻障物係為一薄膜，其材料包括氧化物、 氮化物或氮氧化物。 3·如申睛專利範圍第2項所述之垂直式非揮發性記憶 20 1336129 P960049 24〇63twf.doc/p 體，其中該第一阻障物的厚度在1〇〜2〇埃之間。 _ 4,如申請專利範®第1項所述之垂直式非揮發性記憶 體，其中該第二阻障婦、為一薄膜，其材料包括氧化物、 氮化物或氮氧化物。 5.如申請專利範圍第4項所述之垂直式非揮發性記憶 體，其中該第二阻障物的厚度在1〇〜2〇埃之間。 一 6.如申請專利範圍第1項所述之垂直式非揮發性記憶 體，其中該第一半導體層/該第二半導體層/該第三半導體 層包括N+/P/N+摻雜層、p+/N/p+摻雜層或SiGe/si/siGe 層。 7.如申請專利範圍第1項所述之垂直式非揮發性記憶 體’其中該第-半導體層、該第二半導體層與該第三半導 體層包括多晶發層。 8·如申請專利範圍® 1項所述之垂直式非揮發性記憶 體，其中該第一導電態為>^型、該第二導電態為p型。 触9.如申請專利範㈣1項所述之垂直式非揮發性記憶 體，其中該第—導電態為P型、該第二導電態為N塑。 10.如申請專利範圍第！項所述之垂直式非揮發性記 fe體，其中該儲存結構包括： 一第一介電層，覆蓋該些主動堆疊結構表面； 儲存層’覆盖於該第一介電層上；以及 一第二介電層，覆蓋於該儲存層上。 11_如申請專利範圍第10項所述之垂直式非揮發性記 憶體’其中賴存層包括電荷陷人層、浮相極或奈米晶 21 1336129 P960049 24063twf.doc/p

氧化層，覆蓋該些主動堆疊結構表面； —Ϊ —氮化層，覆蓋於該第一氧化層上； —f—氧化層，覆蓋於該第一氮化層上；

情辦利範财11項所述之垂直式非揮發性記 ^料中W荷陷人層的材料包括氮㈣或高介電常數 憶體，复Hi#利乾11第11項所述之垂直式非揮發性記 米晶體的材料包括矽、鍺或金屬奈米晶體。 憶體，申β月專利乾圍第10項所述之垂直式非揮發性記 ^電；該儲存結構之該第一介電層/該儲存層/該第二 w尾層包括ΟΝΟ。 憶體，2b申明專利範圍第1項所述之垂直式非揮發性記 "中該儲存結構包括： 氮化層，覆蓋於該第二氧化層上；以及 第二氧化層，覆蓋於該二氮化層上。 憶體 憶體 憶體 憶體 16·如申請專利範圍第15項所述之垂直 ’其中該第-氧化叙厚度小於2nm。 17. 如申請專利範圍第16項所述之垂直式非揮發性記 ，其中該第一氧化層之厚度在〇 5〜2nm之間。° 18. 如申請專利範圍帛1ό項所述之垂直式非揮發性記 其中該第一氧化層之厚度小於丨5 nm。 19·如申請專利範圍第15項所述之垂直式非揮發性記 ，其中該第一氮化層之厚度小於2nm。 22 1336129 補无‘丨 99-11-9 年月 20. 如申請專利範圍第19項所述之垂直式非揮發性記 憶體，其中該第一氮化層之厚度在之間。 21. 如申切專利範圍第ι5項所述之垂直式非揮發性記 憶體，其中該第一氧化層之厚度小於2 nm。 22. 如申請專利軸第21項所述之垂直式非揮發性記 憶體’其中該第二氧化層之厚度在15〜2nm之間。 23·如申請專利範圍第1項所述之垂直式非揮發性記 憶體’其巾字猶的㈣包括摻雜多㈣、金屬石夕化 物、釕(Ru)、鉬(Mo)或鶴(w)。 24·如申請專利範圍第1項所述之垂直式非揮發性記 憶體’其巾該基底包括⑪基底、氧切基底錢切基底。 25. —種垂直式非揮發性記憶體的製造方法，包括： 於一基底上形成一第一半導體層，該第 有一第一導電態； 卞守篮I、 於該第-半導體層上形成—第—阻障物； 於該第一阻障物上形成-第二半導體層，該第-半導 體層具有一第二導電態； ^弟一牛導 於該第二半導體層上形成_第二阻障物； 於該第二阻障物上形成_第三半導體層 體層具有該第一導電態； 禾一千¥ 依序j除部分的該第三半導體層、 第二半導體層、該第一阻障物與該 丨早物該 複數個主=疊結構，且各該主動:疊第； 體層互不導電； 牛¥ 於該基底上形成-儲存結構，覆蓋該複數個主動堆疊 23 1336129 P960049 24063twf.doc/p 結構表面； 於該基底上形成-導電層，覆蓋該儲存結構並填滿該 複數個主動堆疊結構之間的空間；以及 、 去除部分的該導電層，以形成複數個字元線，該複數 個字元線橫跨該複數個主動堆疊結構。 26. 如申請專利範圍第25項所述之垂直式非揮發性記 憶體的製造方法’其巾形成該第—半導體層& 積一高劑量N型多晶矽層。 成匕牯"u 27. 如申請專利_第25項所述之垂直式 憶體的製造方法，其中形成該第二半導體層之方法= '己 沉積一多晶石夕層；以及 於該多晶矽層中注入p型雜質。 25 項所述 憶體的製，，其中形成該第三半導體層 積一南劑量N型多晶矽層。 I括"匕 29.如申請專利範圍第2 憶體的製造找，其巾科軸絲 ^揮=生記 在該第三半導體層上形成-墊氧化層方去包括. 在該墊氧化層场成—硬罩幕層； 利賴额_製紅騎罩幕射 以露出部分的該墊氧化層;以ΐ ”-Ϊ導二Ϊ層作為蝕刻罩幕，依序去除該墊氧化芦、 这弟二+¥體層、該第二 礼化層 -阻障物與該第—半導體層^ “ 體層、該第 24 1336129 P960049 24〇63twf.doc/p 30. 如申π專利範圍第25項所述之垂直式非揮發性記 憶體的製造方法，其中該耸一阻障物係為一薄膜，其材料 包括氧化物、氮化物或氮氧化物。 31. 如申請專利範圍第25項所述之垂直式非揮發性記 憶體的製造方法，其中該第二阻障物係為一薄膜，其材料 包括氧化物、氮化物或氮氧化物。 八 32. 如申請專利範圍第25項所述之垂直式非揮發性記

憶體的製造方法，其中該第一半導體層/該第二半導體層/ 該第三半導體層包括Ν+/Ρ/Ν+摻雜層、Ρ+/Ν/Ρ+摻雜層或 SiGe/Si/SiGe 層。 / '曰〆 33. 如申請專利範圍第25項所述之垂直式非揮發性記 憶體的製造方法，其中該第一導電態為N型、該第二導電 態為P型。 —％ 34. 如申請專利範圍第25項所述之垂直式非揮發性記 憶體的製造方法，其中該第一導電態為p型、該第二帝 態為N型。 —％

35.如申請專利範圍第25項所述之垂直式非揮發性記 憶體的製造方法，其中形成該儲存結構之方法包括： 於該基底上形成一第一介電層，覆蓋該複數個主 疊結構表面； 於該第一介電層上覆蓋一儲存層；以及 於該儲存層上覆蓋一第二介電層。 36.如申請專利範圍第35項所述之垂直式非揮發性記 fe'體的製造方法，其巾雜存層包括電雜人層、浮置間 25 1336129 P960049 24063twf.doc/p 極或奈米晶體。 37. 如申請專難_36項 憶體的製造方法，其中該1 — 0 a 且式非揮發性記 高介電常數材料。③抑人層的材料包括氮化石夕或 38. 如申請專利範圍第％項所述之垂 的製造方法’其中該奈米晶體的材料包括』軍:= 屬奈来具體。 録或金

情體3的㈣35項所狀‘切揮發性記 L體的心方法’其巾絲—介電層/簡 電層包括ΟΝΟ。 发弟一介 40.如申請專利範圍f25項所述之垂直式非揮 憶體的製造方法，其中形成該儲存結構之方法包括： 於該基底上形成-第—氧化層，覆蓋該複數個 疊結構表面； 隹 於該第—氧化層上覆蓋一第一氮化層； 於該第一氮化層上覆蓋一第二氧化層；

於該第二氧化層上覆蓋一第二氮化層；以及 於該第二氮化層上覆蓋一第三氧化層。 41. 如申請專利範圍第25項所述之垂直式非揮發性記 憶體的製造方法’其中該導電層的材料包括摻雜多晶矽、 金屬矽化物、釕(RU)、鉬(Mo)或鎢(W)。 42. 如申5月專利範圍第25項所述之垂直式非揮發性記 憶體的製造方法，其中該基底包括砂基底、氧化石夕基底或 氮化ί夕基底。 26