TWI333247B - Method of forming a microelectronic connection component - Google Patents

Description

1333247 九、發明說明： 【發明所屬之技術領域】 本發明係關於製造用於微電子封裝之微雷 电卞疋件之方 法。 【先前技術】

通常，係將半導體晶片設置於封裝中，該等封裝方便在 製造期間及在將該晶片安裝於外部基板（例如，一電路板 或其他電路面板）上期間對該晶片進行處理。舉例而士， 將諸多半導體晶片設置於適合於表面安裝之封裝内。已針 對各種應用提出了諸多該類型之封裝。已開發出某些類型 之封裝，其利用一微電子元件，該微電子元件具有一其上 設置有導電跡線之撓性介電基板。於該種佈置中，導電柱 或支柱自該撓性基板之一表面伸出。每一柱皆連接至其中 一個跡線之一部分。該類型之微電子元件對於具有允許每 一柱能獨立於其他柱運動之佈置的晶片封裝係尤其有用。 儘管該電路板或封裝内之不規則性（例如，該電路板之翹 曲），β亥等柱的運動允許該複數個柱的端部可同時嚙合一 電路板上之接觸墊❶另外，此可方便使用簡單的測試板 (其可具有大致平面觸點）來測試該封裝，且可避免需要特 殊、昂貴的測試插座。 該類型之微電子元件具有各種應用且可用於諸多不同的 微電子封裝佈置中m1/G14,439號、第謂85，119號及 第1〇/985，126號美國專财請案（其揭示内容以引用方式併 入本文中）之某些較佳實施例中所揭示，該種微電子封裝 117320.doc 1333247 . 可包括一諸如一半導體晶片之微電子組件及一包括一撓性 基板之微電子元件，該撓性基板自該微電子組件之第一表 面間隔開並覆蓋該第一表面。此一元件可包括複數個自該 ' 撓性基板延伸且自該微電子組件向外伸出之導電柱，該等 導電柱之至少某些導電柱與該微電子組件互相電連接。另 外，此一封裝可包括複數個支撐組件，該複數個支撐組件 設置於該微電子組件與該基板之間且將該撓性基板支撐於 φ 該微電子組件之上方。合意地，該等導電柱之至少某些導 電柱沿平行於該撓性基板平面之水平方向自該等支撐組件 偏置。舉例而言，可將該等支撐組件設置成一個陣列，其 中該撓性基板之區域設置於毗鄰支撐組件之間，且可將該 專柱設置於該等區域中心的附近。 該等柱與該等支撐組件之間的偏置允許該等柱（尤其該 等柱毗鄰基板之基部）相對於該微電子組件移動。該佈置 允許每一柱可獨立於其他柱移動。 • 該撓性基板可覆蓋該微電子組件之前部或接觸承載表面 上。於該佈置中，合意之情形係至少某些支撐組件係導電 組件，例如，銲料球。該等導電支撐組件可使該微電子組 件之至少某些觸點與至少某些導電柱互相電連接。在較佳 之形式中，該佈置可表明該等柱與該微電子組件之間的低 阻抗導電路徑適合用於高頻率信號傳輸。可藉由緊鄰於彼 等柱之導電支撐組件將至少某些柱連接至該微電子組件上 之至少某些觸點。有利的情形係：設置於該撓性基板上之 導電跡線使至少某些導電柱與至少某些導電支撐組件互相 117320.doc 1333247 電連接。該等跡線可係非常短；每一跡線之長度合意地等 於一個柱與一個支撐組件之間的偏置距離。 此一微電子元件中所使用之撓性介電基板可由一諸如聚 酿亞胺或其他聚合物片之材料製成。其包括一頂表面及一 自該頂表面遠離之底表面。儘管該介電基板之厚度可隨著 應用而改變，但該介電基板最為通常地為1〇 μΓη_1〇〇 μιη 厚。該撓性片其上具有導電跡線。於一實施例中，係將該 等導電跡線設置於該撓性片之底表面上。然而，於其他實 施例中’該等導電跡線可在該撓性片之頂表面上延伸；在 該等頂及底表面上或在該撓性基板内部延伸。導電跡線可 由任一導電材料形成，但最為通常地係由銅、銅合金、金 或該等材料之組合形成。該等跡線之厚度已將隨著應用而 改變’但通常為5 μιη-25 μπι。跡線經佈置以便每一跡線皆 具有一支撐端及一自該支撐端遠離之後端。可藉由一諸如 同在申請中之共同受讓之第1〇/959,465號美國專利申請案 (其揭示内容以引用方式倂入本文）中所揭示之製程來製造 該介電片、跡線及柱。如於’465申請案中更加詳細地揭 不’银刻一金屬板或以另外方式處理以形成諸多自該板伸 出之金屬柱。將一介電層施加至該板以使該等柱穿過該介 電層伸出。該介電層之内侧面朝該金屬板，而該介電層之 外側面朝該等柱的端部。以前係藉由用力地使該等柱與該 介電片相嚙合以使該等柱刺穿該片來製造該介電層。一旦 該片就位’則可蝕刻該金屬板以在該介電層之内侧上形成 個別跡線。另一選擇係’諸如電鍍之習用製程可形成該等 117320.doc 丄 . 跡線或_，然而可使用共同受讓之第6，177,636號美國專 利中所揭示之方法來形成該等柱，該專利之揭示内容以全 • <引用方式倂入本文中。於再-替代實施例中，可將該等 • 纟製造成個別組件並以任—將該等柱連接至跡線之適合方 式將其組配至該撓性片。 儘s此項技術中之該等進步，仍需要在製造微電子元件 '方面做進一步的改善。 ^ 【發明内容】 本發明之一態樣提供一形成一微電子連接元件之方法， 其包括藉由蝕刻第一金屬層以形成自跡線伸出的柱來處理 一製程中單元，該製程中單元具有：一第一介電層、於該 第一介電層之一表面處暴露之跡線、及一覆蓋該等跡線及 介電層之第一金屬層。 本發明另一態樣提供一形成微電子連接元件之方法，該 方法包括提供一製程中單元，該製程中單元具有一具有第 # 一及第二表面之第一金屬層及多個自該第一金屬層之第一 表面伸出之柱。然後’將一第一介電層沈積於該等柱及該 第一金屬層的第一表面上。然後，移除該第一介電層之一 部分以便自該等柱移除大致全部第一介電層而至少某些第 * 一介電層仍暴露於第一表面上。然後，處理該製程中單元 以形成跡線’以使該等柱自跡線伸出。 【實施方式】 根據本發明一實施例之方法使用一製程中單元1〇(圖2) .之一部分。製程中單元10包括一第一金屬層丨2，該第一金 117320.doc -9- 1333247 屬層具有-面朝上之内侧表面16及—面朝下之外側表面 η,,。如本發明揭示内容中所使用，應將諸如"向上"、"向 下垂直及水平等術語理解為係指所規定元件之來考 係而並不需要與正常的重力參考係一致。一系列柱14:第 一金屬層12之内侧表面16垂直伸出。該等柱之尺寸可在一 很大範圍内變動，但最為通常地每一柱在第一金屬層以 内側表面上之高度HP約為50·33 μπι。每一柱皆具有一毗鄰 第一金屬層12之基部20及一自該第一金屬層12遠離之端部 22。於該所示之特定實施例中，柱14通常為截頭錐形，以 使每一柱之基部20及端部22大致為圓形。柱14之基部2〇直 徑約為100-600 μΐη，而端部22直徑通常約為4〇2〇〇微米。 較佳地，柱14係由一諸如銅之導電金屬形成。 該製程中單元可由一三合金基板3〇(圖1)形成。三合金 基板30具有一第一金屬層12、一第二金屬層26、及一設置 於第一與第二金屬層12、26之間的蝕刻停止層28。柱 14(圖2)係藉由蝕刻第二金屬層26形成。在蝕刻第二金屬層 26以形成柱14之後’蝕刻停止層28將仍然設置於第一金屬 層12上。較佳地，自第一金屬層12移除蝕刻停止層28之位 於柱14之間的部分。此可藉由化學處理在内的手段來完 成。較佳地’第一及第二金屬層12及26係由導電且可容易 蝕刻的金屬（例如，銅或銅合金）來形成。較佳地，蝕刻停 止層28係由鎳或另一具有不同於第一及第二金屬層之彼等 姓刻性質之触刻性質的適合物質製成。 於根據本發明該態樣之方法的一個步驟中，係將—第一 117320.doc •10* 1333247 介電層30(圖3)沈積於製程中單元ι〇(其中包括第一金屬層 12之内側表面16及柱14)上。第一介電層3〇可由諸如聚醯 亞胺、阻銲劑或其他聚合物材料等材料製成。 將第一介電層30施加至製程中單元1〇，以使其在施加至 第一金屬層12之内側表面16處之厚度以大於其在其施加至 柱14處之厚度T2。當將該介電層沈積於内側表面16及柱14 上時，製程中單元10之幾何形狀會固有地導致該厚度差 別。舉例而言，可藉由在該等柱上覆蓋一預先存在之處於 柔軟、易彎曲狀態之介電層並施加力使其與該等柱及該等 柱之間的區域相一致來施加介電層3〇。舉例而言，可對背 離該製程中單元之該介電層表面施加一諸如負壓空氣的流 體。在該製程期間，與該等柱對準之該等層部分被拉伸並 變薄》於某些情形下，沿該等柱的侧部會存在最小的厚 度於另變型中，係藉由施加一液體形式之介電質並使 該介電質固化來形成該介電層。此往往同樣形成一在該等 柱上具有較薄部分之介電層。 ‘、、'後使第；丨電層30經受一自柱14移除所有介電層之 製程’而足夠量之第—介電層3〇保持固定於第一金屬㈣ 之内侧表面16上。此一製程可包括使用電漿之蝕刻、及藉 由-溶劑攻擊該介電質之清洗或其他製程。較佳地，自柱 14移除第-介電層30之製程包括一非選擇製程。一非選擇 製程固有地包括自内側表面16移除第一介電層3〇之一部 分。如於本發明揭示内容中參照一對一層或表面實施之製 程所使用，一"非選擇匍勘"於 > 释I程係一以無區別方式對該層或表 117320.doc 1333247 面所有部分實施之製程j對—均勻成分及均勻物理狀態 的層實施一非選擇製程，則該製程通常每單位時間自内側 表面16及柱14兩者移除大致相同量之介電層1〇。由於第一 介電層30沈積於内側表面16上之厚度了丨大於沈積於柱“上 之彼厚度，故可移除沈積於柱14上之第一介電層3〇之所有 部分而在内側表面16上留下適合量之第一介電層3〇(圖4)。 另一選擇係或另外地，自該等柱移除第一介電層3〇之製 程可包括一選擇性製程。一 ”選擇性製程"係一僅在第一介 電層30之特定部分上實施之製程。舉例而言，可在蝕刻之 别對内侧表面16上之彼等介電質部分做出標記，以使僅對 第一介電層30之設置於柱14上的彼等部分實施蝕刻。 更為較佳地，第一介電層30係由一光可成像材料（例 如光可成像聚酿亞胺）製成。於一實施例中，該種光可 成像材料可係藉由選擇性曝光而固化之類型。此允許第一 介電層30以非固化狀態沈積於第一金屬層12之内侧表面16 及柱14上。"非固化狀態"係一其中該介電材料係液體或另 外未固疋於所施加表面上之狀態。然後，在其中第一介電 層30沈積於第一金屬層12之内側表面16上之區域中而並非 在其中第一介電層30沈積於柱14上之區域中，有選擇地曝 光第一介電層30。因此，較柱14上之材料，内側表面16上 之材料被固化達一更大之程度。然後，使製程中單元1〇經 文一非選擇製程（例如，清洗），藉由該製程可移除該介電 層之未固化部分而留下第一介電層3〇之固定於内側表面μ 上之固化部分。 117320.doc •12· 1333247 儘管第一介電層30之厚度將隨著應用而改變，但在移除 該等柱上的材料後，該第一介電層在各個柱之間的區域中 的厚度最為通常地約為10 μπι至10 〇 μηι。 然後，處理製程中單元10以自金屬層12(圖4)形成跡線

34(圖5)。可藉由包括蝕刻在内之手段自第一金屬層12形成 跡線34。跡線34之厚度將隨著應用而改變，通常約為5 μπι 至25 μπι。該等跡線經形成以使柱14沿垂直方向自跡線μ 伸出。該等跡線可根據此項技術中已知之方法形成電子電

路系統。當跡線34形成時，移除第一金屬層12之多個部 分，由此將該第一金屬層分離成諸多分離跡線並在該等跡 線之間的區域中形成第一介電層3〇之暴露面36。第一介電 層30將該等分離跡線固持於適當位置處。跡線之特定佈置 可由電路要求來決定。舉例而言，於圖5之實施例中至 少一個跡線使兩個或兩個以上柱彼此互聯，但此並非必 需。於其他實施例中，跡線34及柱14係以共同受讓之同在 申請中的第11/014’439號美國專利申請案中所揭示之方式 佈置’該中請案之揭示内容以引用方式倂人本文中。如圖 中所示並如下文進—步論述’於該實施例中，跡線經佈 置以便每一跡線皆具有一支推端及 又得細及自支撐端遠離之後 端。 視需要’可將-第二介電層38沈積於製程中單元ι〇上、 ==該等柱對置的該側上’以使該第二介電層位於跡 =4及：-介電層之面3…該第二介電層可經形成以使 在第-介電層38處使跡線34之多個部分及暴露㈣暴露。 117320.doc 1333247 如本發明揭示内容中所使用，當可接近一諸如跡線之導電 器件供一沿一垂直於該表面之方向朝向該表面移動之理論 點嚙合時，可認為該導電器件暴露於一表面處。因此，跡 線34可與第二介電層38齊平，可如所示相對於第二介電層 38凹陷’或可自其伸出°第二介電層38較佳地包括形成於 其中之開口或通路40以便可接近每一跡線34之一部分。如 下文進一步論述且如以引用方式倂入之前述專利申請案中 論述，該獲得之連接組件可用作一微電子總成之部分，例 如，用於一總成中。可將電連接製作至該等跡線的暴露部 分。 根據本發明一第二實施例之製程係使用一製程中單元 11〇(圖9)，該製程中單元具有一第一介電層132、暴露於第 介電層132上之跡線134、及一覆蓋於跡線} 34及第一介 電層132上之第一金屬層126。跡線134可與第一介電層 齊平，可如所示相對於第一介電層丨32凹陷或可自其伸 出。跡線134係由任一導電材料形成，但最為通常地係由 銅銅口金、金或該等材料之組合形成。同樣，跡線134 之厚度可隨應用而改變，但通常約為5 μιη至25 μιη。較佳 地’製程中單元11〇包括諸多可根據此項技術中已知的方 法形成電子電路系統之跡線丨34。 可使用三金屬層124(圖7)來形成製程申單元11〇，該製程 中單元具有一第一金屬層丨26、一第二金屬層112、及一形 成其間之蝕刻停止層128。跡線134係藉由蝕刻第二金屬層 112而形成於製程中單元11〇内。跡線134之形成致使蝕刻 117320.doc -14- 1333247 停止層128之多個區域變為暴露。然後，藉由（例如）一進一 步姓刻製程來移除钱刻停止層之該等暴露部分。然後，將 . 第一介電層132沈積於該等跡線及第一金屬層126之暴露表 . 面Π6上。可藉由任一已知的介電材料（例如，聚醯亞胺）以 上述第二介電層32(圖6)之相同方式來形成第一介電層 132。可在第一介電層132中形成通路14〇以使至少某些跡 • 線134之部分暴露於背離第一金屬層126之介電層表面處。 φ 較佳地，第一介電層132係由一可促進通路140形成之光可 成像材料製成。 然後’處理第一金屬層126以形成自跡線134垂直向外伸 出之柱114(圖1〇)。如先前論述，可藉由任一包括蝕刻在内 之手#又來形成柱114。對第一金屬層126之該處理將暴露製 程中單元110之内側表面116，其將包括跡線134及第一介 電層132兩者之多個部分。柱114之尺寸可如上文參照圖2 所論述。 • 同樣，柱114自跡線134向外伸出。同樣，跡線134及柱 114了以任一合,¾圖案（其包括於共同受讓之同在申請之第 11/014,439號美國專利申請案（其揭示内容以引用方式倂入 本文）中所揭示之圖案）來佈置’且如下文參照圖21所論 • 述。 視需要，在柱114形成之後，將一第二介電層13〇沈積於 製程中單元110之内側表面116上。可藉由此項技術中已知 的手段（其中包括用力地使柱114與一介電片嚙合以便柱 114可刺穿該片）來形成第二介電層116。更為較佳地，藉 117320.doc •15· 1333247 由將-介電質沈積於製程中單元110上來製造該介電層。 較佳地，此係藉由將該介電層施加至内側表面ιΐ6及柱ιΐ4 來完成。然後，自柱m完全移除第二介電層13〇，而在内 可使用上文參照 側表面116上留下適量之第二介電層13〇 圖3及4所論述之用於施加並移除一覆蓋多個柱的介電層之 製程。 於圖7-11製程之一變型中，可藉由將跡線134，（圖13)選 擇性地電鍍至一第一金屬層126,之外侧表面136，上來形成 製程中單元110’（圖14)。根據先前論述之製程，然後將第 一介電層132’（圖14)沈積於跡線134,及第一金屬層126,之外 侧表面136,上，以便跡線134,暴露於第一介電層132，處。在 沈積該第一介電層之後，藉由餘刻第一金屬層126，來形成 柱114'。為確保當蝕刻第一金屬層時該等跡線保持完好， 該等跡線可全部或部分地由對蝕刻劑具有抵抗性之金屬來 形成。舉例而言’該等跡線可全部由金形成，或可包括一 面對第一金屬層126’之外側表面π6,的鎳或金層。較佳 地，將跡線13 4’嵌入於第一介電層132'内。 於本發明另一實施例中，係藉由將一跡線234電鑛至一 三金屬結構224上來形成一製程中單元21 〇(圖17)，該三金 屬結構224具有一第一金屬層220、一第二金屬層260、及 一形成於其間之钱刻停止層262。然後，將一第一介電層 232沈積於跡線234及第二金屬層260之外侧表面218上。該 組態允許自第一及第二金屬層232、260兩者形成柱214(圖 20)。該兩個金屬層中之每一者可導致該柱具有一不同的 117320.doc •16· 性質。舉例而言’如圖20中所示，由第二金屬層260所形 成之柱214b。卩分具有一不同於由第一金屬層232所形成之 柱214a。卩〃刀的形狀。此一形成亦可允許使用不同材料來形 成柱214之不同部分且允許其他的柱組態，諸如（例如），共 同欠讓之同在中請中的第10/985,119號美國專利中請案（其 揭不内谷以引用方式倂入本文）中所論述之彼等柱組態。 於根據田則實施例形成柱2丨4時，蝕刻第二金屬層26〇以形 成柱214的第一部分214a。然後，移除蝕刻停止層262且較 佳地藉由蝕刻層226來形成柱214b的第二部分。 於該製程之—變型中，在層226與260之間沒有設置任何 蝕刻知止層。於一進一步實施例中，根據以上論述之相同 製程，可將一第二介電層沈積於微電子元件210之内侧表 面21 6上。 如以上所提及，本質上，可製作柱及跡線的任一組態。 如上述第11/014,439號美國專利申請案中論述，且如參照 圖21可最佳瞭解，於本發明一較佳實施例中，使用任一上 述製程所形成之柱314及跡線334可經佈置以便每一跡線皆 具有一支撐端350及一後端352,其中柱314自該等跡線之 支撐端伸出。可將支撐組件342銲接至支撐端35〇以便將每 一柱314連接至一個支撐元件342。於此一實施例中，支撐 元件342可係銲料球。該等銲接可藉由以下步驟來製作： 例如，將支撐組件342設置於一晶片356之觸點358上，將 微電子元件M0定位於該等支樓組件上且藉由加熱該總成 回流該等銲料球。於該製程之一變型中，可將銲料球M2 H7320.doc -17- 1333247 设置於跡線334之支撐端3 50上。用以連接跡線3 34之支撐 端338之製程步驟本質上可與將一晶片覆晶銲今至一電路 面板中使用之製程步驟相同。組配該晶片與該連接元件可 形成一封裝晶片。柱314用作將該晶片電連接至一較大電 路之端子。 儘管本文已參照特定實施例對本發明進行了闡述，但應 理解該等實施例僅圖解闡釋本發明之原理及應用。因此， 應理解，可對該等說明性實施例做出諸多修改且可構想出 其他佈置，此並不違背由隨附申請專利範圍所界定之本發 明精神及範圍。 【圖式簡單說明】 圖1 -6係根據本發明一實施例之圖解剖視圖其顯示製 作一微電子元件之方法中的連續步驟期間之元件。 圖7-11係一根據本發明另一實施例之圖解剖視圖，其繪 不製作一微電子元件之方法中連續步驟期間之組件。 圖12-15係一根據本發明另一實施例之圖解剖視圖，其 繪不製作一微電子元件之方法中的連續步驟期間之組件。 圖16-20係一根據本發明再一實施例之圖解剖視圖，其 繪不製作一微電子元件之方法中的連續步驟期間之組件。 圖21係一根據本發明一實施例之微電子封裝之圖解剖視 圖。 【主要元件符號說明】 10 製程中單元 12 第一金屬層 117320.doc -18· 141333247 16 18 20 22 24 26 28

32 34 40 110 110' 112

114, 116 116' 124 126 1261 128 130 柱 内側表面 外側表面 基部 端部 三合金基板 第二金屬層 钱刻停止層 第一介電層 第二介電層 跡線 開口、通路 製程中單元 製程中單元 第二金屬層 枉 柱 内側表面 内側表面 三金屬層 第一金屬層 第一金屬層 蝕刻停止層 第二介電層 117320.doc -19 1333247

132 第一介電層 132' 第一介電層 134 跡線 134' 跡線 136 暴露表面 136， 外側表面 140 通路 140， 通路 210 製程中單元 214a 柱 214b 柱 216 内側表面 218 外側表面 220 第一金屬層 224 三金屬結構 232 第一介電層 234 跡線 226 触刻層 232 第一介電層 234 跡線 260 第二金屬層 310 微電子元件 314 柱 334 跡線 117320.doc -20 1333247 342 支撐組件 350 支撐端 352 後端 356 晶片 358 觸點

117320.doc -21

Claims (1)

1333247 第095148634號專利申請案 中文申請專利範圍替換本('99年5月） 十、申請專利範圍： 1. 一種形成一微電子連接元件之方法，其包括： 處理-製程中單元’該製程中單元包括—第一介恭 層、暴露於該第一介電層之開口内之跡線、及—第一： 屬層’其具有-在導電通信中連續地沿該等跡線之長度 的主表面且接觸在該等跡線之間的t亥第一介電層…亥： 理包括_該第-金屬層以形成自該等厂 2·如請求項1之方法，其中該製程中單元…柱 中早兀之該等跡線包括 :彼此間隔開之跡線，且其中蝕刻該第 包括料該第-金屬層以形成自該複數個跡線ΐ 之至夕兩者伸出的柱。 3· 求項1之方法’其中該蝕刻該金屬層暴露該製程中 該方法進一步包括將一第二介電層沈積至 二及沈積至該製程中單元之該暴露面 4. 如清求項3夕士、+ ^ 鄉 二介電居之 一步包括以下步驟：移除該第 :層而二部分，以自該等柱移除大致所有該第二介 面上。㈠些該第二介電層保留在該等柱之間的該 5. 如請求項4之方法，其中沈 入 故H入 槓苐―）丨電層之該步驟導 致該弟一介電層於該等柱上之部 層於哕而《_ 刀有〜較該第二介電 "上之一部分之厚度為小之厚度。 6·如咕求項5之方法’其中移除 該步驟包括-非選擇性製程。…之-部分之 7.如請求項6之古，t , ’，、中該第二介電層係由一光可成像 I17320-990504.doc 8 4才料構成。 如明求項7之方法，其進一步有選擇地使該光可成像材 料曝光，以便可藉由清洗來移除該光可成像材料於該等 板上之部分且大致固定該光可成像材料於該面上之部 9分，且其中該非選擇製程包括清洗。 如叫求項1之方法，其進一步包括藉由以下步驟來形成 忒製程中單元，該等步驟包括： a) 提供一工件，該工件具有一第一金屬層、一 3p -一 金屬層及一設置於其間之蝕刻停止層； b) 餘刻該第二金屬層並移除該蝕刻層之多個部分、 形成該等跡線；且 ' c) 將該第一介電層沈積於該等跡線及該第—金屬層 10. 如請求項1之方法，其進一步包括藉由以下步騍來形成 該製程中單元，該等步驟包括： a) 提供該第一金屬層； b) 將跡線沈積於該第一金屬層上；且 c) 將該第一介電層沈積於該等跡線及該第—金屬層 上。 11. 如請求項1之方法，其進一步包括藉由以下步騍形成兮 製程中單元，該等步驟包括： a) 提供一工件，該工件具有一第一金屬層、—第_ 金屬層及一介於其間之蝕刻停止層； b) 將跡線鍍覆於該第一金屬層上；且 117320-990504.doc 1333247 將該第一介電層沈積於該等跡線及該第一金屬層 12. 如/求項丨之方法，其進一步包括將該連接元件附裝至 一微電子組件以形成一封裝微電子組件。 13. 如請求項丨之方法，其中該等跡線之至少一些具有自該 等跡線延伸之複數個該柱。 14_種形成一微電子連接元件之方法，其包括： a) 提供一製程中單元，該製程中單元包括一具有第 一及第二表面之第一金屬層及多個自該第一金屬層之該 第一表面伸出之柱； b) 將—第一介電層沈積於該等柱上及該第—金屬層 之该第一表面上； c) 移除該第—介電層之一部分以自該等柱移除大致 所有該第-介電層且使至少某些該第—介電層保留在該 第一表面上；且

c) 上0 15. )在乂驟匀之後藉由移除該第—金屬層之部分而處理 該製程中單元以形成跡線以使該等柱自該等跡線伸出。 如請未項14之方法’其進-步包括將-第二介電層沈積 於該等跡線上之步驟。 月长項15之方法’其中實施沈積一第二介電層之該步 驟以使該第二介電層包括至少—個開口以提供通往該等 跡線中至少一者之一部分的途經。 17.如請求項14之方法， 驟以使該第一介電層 其中貫施沈積一第一介電層之該步 於該等柱上之部分具有一較該第一 117320-990504.doc 18 18 19, 20. 21. 22. 23. 數個該柱 介電層於該暴露表面上之部分之厚度為小之厚度。 •如請求項17之方法，其中移除該第一介電層之一部分之 該步驟包括一非選擇性製程。 如π求項18之方法，其中該第一介電層係由一光可成像 材料構成。 ^求項19之方法’其進_步包括有選擇地使該光可成 料曝《以便可藉由清洗來移除該光可成像材料於 /才上之。Ρ刀且大致固定該光可成像材料於該第一表 面亡之部分，且其中該非選擇製程包括清洗。 :項14之方法’其進_步包括藉由以下步驟形成該 I耘中單元，該等步驟包括： 金屬)Μ提#工件，該工件具有一第-金屬層、-第二 •，屬㈢及一設置於其間之蝕刻停止層；且 °亥第—金屬層以形成該等柱且移除該蝕刻停 止層於該等柱之間的部分。 如清求項14之t、、上 J ，/、進一步包括將該連接元件附裝至 -微電子組件以形成一封裝微電子組件。 如請求項14之方'本.^ 等跡線…二 該等跡線之至少一些具有自該 117320-990504.doc