TWI332210B - Magnetic random access memory using single crystal self-aligned diode and manufacturing and operating method thereof - Google Patents

Magnetic random access memory using single crystal self-aligned diode and manufacturing and operating method thereof Download PDF

Info

Publication number
TWI332210B
TWI332210B TW096119276A TW96119276A TWI332210B TW I332210 B TWI332210 B TW I332210B TW 096119276 A TW096119276 A TW 096119276A TW 96119276 A TW96119276 A TW 96119276A TW I332210 B TWI332210 B TW I332210B
Authority
TW
Taiwan
Prior art keywords
magnetic
random access
layer
access memory
magnetic random
Prior art date
Application number
TW096119276A
Other languages
English (en)
Other versions
TW200802367A (en
Inventor
Chia Hua Ho
Yen Hao Shih
Hsiang Lan Lung
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200802367A publication Critical patent/TW200802367A/zh
Application granted granted Critical
Publication of TWI332210B publication Critical patent/TWI332210B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

P930065 14026twf.doc/006 九、發明說明： 【發明所屬之技術領域】 本發明大體上是關於一種磁性隨機存取記憶體 (magnetic random access memory，MRAM )’ 且更特定言之 是關於一種使用單晶自對準二極體（single crystal self-aligned diode )之MRAM記憶胞以及操作與製造 MRAM記憶胞之方法。 【先前技術】 磁性隨機存取記憶體（MRAM)為能夠執行非揮發性 記憶體操作之記憶胞。MRAM記憶胞由兩個元件組成： MRAM元件以及選擇性元件（selective device)。MRAM 記憶胞之MRAM元件用以儲存資訊，而MRAM記憶胞之 選擇性元件用於防止MRAM元件被MRAM陣列中之其他 MRAM記憶胞所影響，諸如漏電流（leakage current)。 MR A Μ記憶胞具有高速度、低功率消耗以及高積集密度。 MRAM記憶胞之由多層鐵磁薄膜（muiti-layer ferromagnetic thin film)製成的MRAM元件可相對於鐵磁 薄膜之表面具有共平面或垂直磁化方向。由於]V1RAM元 件之電阻根據形成於多層鐵磁薄膜中之磁化方向而改變， 因此藉由感應歸因於電阻改變之電流變化來讀取儲存於 MRAM記憶胞之MRAM元件中的資訊。 MRAM記憶胞之選擇性元件可為二極體或電晶體。可 使用單晶二極體（single crystal diode )或多晶二極體 (poly-crystal diode)以用於MRAM記憶胞之選擇性元 1332210 P930065 I4026twf.doc/〇〇6 件。然而，單晶二極體難以縮小其尺寸，且多晶二極體在 反向偏堡區域處具有漏電流問題。或者，可使用電晶體以 : 餘MRAM記憶胞之性元件，然而，電晶體之製造 ： 箱比二極體之製造過程複雜。此外，電晶體之尺寸亦大 於二極體之尺寸。 . 冑於上文，需要―種使用具有較小尺寸以及簡單製造 過程之選擇性元件的MRAM記憶胞。 • 【發明内容】 〇〇廣S之，本發明藉由提供一種包括MRAM元件以及 單晶自對準二極體之磁性隨機存取記憶體（mram)記憶 胞來滿足此需要。亦揭露MRAM記憶胞之兩種程式化方 *. 法、一種讀取方法以及一種製造方法。 二 根據本發明之一態樣，提供一種MRAM記憶胞。 MRAM記憶胞包含MRAM元件以及選擇性元件，豆中撰 雜元件為單晶自對準二極體。單二=航= 部植入（bottom implant，BI)區域以及接觸窗植入（⑺泔加 .imPlant,CI)區域。具有第一極性之BI區域定義;^n 中。CI區域定義於矽基底之位於BI區域内的部分中以 - 使CI區域為BI區域所包圍，除了 CI區域之與矽基底之表 面對準的側邊以外。CI區域具有與BI區域之第一極性相 反的第一極性。接觸窗定義於CI區域上。第一間隙壁以及 弟二間隙壁分別定義為鄰近接觸窗之相對侧壁。第一金屬 矽化物線（metal silicide line)以及第二金屬矽化物線分別 定義為鄰近第一間隙壁以及第二間隙壁。第一間隙壁以及 1332210 P930065 14026twf.doc/006 第二間隙壁中之每一者的厚度定義了單晶自對準二極體的 大小。最後，MRAM元件定義於接觸窗上。 • MRAM記憶胞之MRAM元件可相對於MRAM元件 - 之表面具有共平面磁化方向或垂直磁化方向eMRAM元件 具有自磁性穿隧接面（magnetic tunnel junction，MTJ)堆 . 疊、巨磁阻（giant magneto resistance，GMR)堆疊、龐磁 阻（colossus magneto resistance, CMR )堆疊、具有
Savtchenk〇膜堆疊之MTJ、具有Savtchenko膜堆疊之GMR 所組成之群中選出的MRAM結構。 根據本發明之另一態樣，描述一種用於製造 • 圮憶胞之方法。製造方法包括在矽基底上形成金屬矽化物 • 層，以及圖案化且餘刻金屬石夕化物層，直至暴露下方之矽 ' 基底為止，從而形成溝渠。接著，藉由將第一雜質摻雜經 由溝渠植入矽基底來形成BI區域。在金屬矽化物層以及溝 渠上形成共形介電層（conformal dielectric layer)，以使溝 渠之侧壁及底部被覆蓋。接著，在共形介電層上形成層間 介電（inter-layer dielectric，ILD)層。藉由對茁區域上方 之ILD層進行圖案化且蝕刻穿過ILD層及共形介電層，直 至達到BI區域為止而形成接觸孔。接著，藉由將第二雜質 - 摻雜經由接觸孔植入Bi區域中來形成α區域，使α 區域為BI區域所包圍，除了 ci區域之與矽基底之表面對 準的側邊以外。第二雜質摻雜具有與第一雜質摻雜^反之 ，性，且CI區域以及BI區域形成單晶自對準二極體。在 藉由填充接觸孔來形成接觸窗之後，在接觸窗上形成
，' G 1332210 P930065 14026twf.doc/006 MRAM元件。
根據本發明之又一態樣’描述一種用於在MRAM陣 列中讀取MRAM記憶胞的方法。MRAM陣列中之MRAM 記憶胞的每一行共用充當位元線之同一 BI區域，MRAM 陣列之MRAM記憶胞的每一列共用同一金屬線，此同一 金屬線經由通路接觸窗連接至MRAM元件且充當字元 線。金屬矽化物線定位於MRAM陣列之MRAM記憶胞的 任何兩行之間。首先，向待讀取之MRAM記憶胞的字元 線施加正電壓。接著，使待讀取之MRAM記憶胞的位元 線接地。結果’電流自待讀取之MRAM記憶胞的字元線 流至待讀取之MRAM記憶胞的位元線。對此電流進行感 應以偵測儲存於MRAM記憶胞中之資訊。
根據本發明之再一態樣，描述一種用於對MRAM陣 列中之具有共平面磁化方向之MRAM記憶胞進行程式化 的方法。MRAM陣列之MRAM記憶胞的每一行共用充當 位元線之同一 BI區域，MRAM陣列之MRAM記憶胞的每 一列共用充當字元線之同一金屬線，且MRAM陣列之 MRA1V[記憶胞的每一行共用分別定位於MRAM記憶胞之 每一行之相對側處的第一金屬矽化物線以及第二金屬矽化 物線。為了對MRAM陣列中之具有共平面磁化方向的 MRAM記憶胞進行程式化，在待程式化之MRAM記憶胞 的第一金屬矽化物線以及第二金屬矽化物線上產生第一程 式化電流（programming current)以及第二程式化電流， 以使第一程式化電流與第二程式化電流具有同一流動方 1332210 P9^0065 14026twf.doc/006 向。在待程式化之MRAM記憶胞的字元線上產生第三程 式化電流。
根據本發明之又一態樣，描述一種用於對MRAM陣 列中之具有垂直磁化方向之MRAM記憶胞進行程式化的 方法。MRAM陣列之MRAM記憶胞的每一行共用充當位 元線之同一 BI區域，MRAM陣列之MRAM記憶胞的每一 列共用充當字元線之同一金屬線’且MRAM陣列之 MRAM記憶胞的每一行共用分別定位於MRAM記憶胞之 每一行之相對側的第一金屬矽化物線以及第二金屬矽化物 線。為了對MRAM陣列中之具有垂直磁化方向的MRA]V1 δ己憶胞進行程式化，在待程式化之MRAM記憶胞的第— 金屬矽化物線上產生第一程式化電流，且在待程式化之 MRAM記憶胞的第二金屬矽化物線上產生第二程式化電 々L，以使第一程式化電流與第二程式化電流具有相反流動 方向。在定位於與待程式化之MRAM記憶胞之字元線的 =一側相鄰之處的第一相鄰字元線上產生第三程式化電 流。最後，在定位於與待程式化之MRAM記憶胞之字元 線的第二侧相鄰之處的第二相鄰字元線上產生第四程式化 電机，以使第二权式化電流與第四程式化電流具有相反流 動方向。待程式化之MRAM記憶胞之字元線的第一側盥 待程式化之MRAM域胞之字元線㈣二側树^ -應理解’以上大體描述以及以下詳細描述為且僅為例 示ϋ的’且對於所主張之本發明並非限制性的。 【實施方式】 1332210 P930065 14026twf.doc/006 詳細參考本發明之實施例。雖然結合實施例描述了本 發明，但本發明不欲為此等實施例所限制。相反，本發明 意欲涵蓋可包括在如隨附申請專利範圍所定義之本發明之 精神以及範疇内的替代、修改以及均等物。此外，在本發 明之以下詳細描述中，提出眾多特定細節以提供對本發明 之透徹理解。然而，如一般熟習此技藝者所顯而易見，可 脫離此等特定細節來實踐本發明。在其他情形中，未詳細
描述熟知之方法、程序、組件以及電路以使得不會模糊本 發明之態樣。 圖1A至圖1N說明根據本發明之一實施例之用於製造 磁性隨機存取記憶體（MRAM)記憶胞連同周邊元件的例 示性方法。為達到清晰論證之目的，圖1A至圖ΐκ將僅展 示MRAM記憶胞之製造過程。自圖1L開始，將添mMRAM §己憶胞之周邊區段（peripheral section)，以論證如何可將 對MRAM記憶胞之周邊區段的製造與對MRAM記憶胞之 製造整合。
如圖1A中所示，提供具有寬度、長度以及深度之p 型矽基底100。在一實施例中，p型矽基底1〇〇之深度在約 3000 A至約5000 A之範圍内。p型矽基底1〇〇可為使用輕 微劑量之B及/或BF2而植入η型矽基底中的p型井。接著， 藉由低壓化學氣相沈積（l〇w_pressure chemical vapor deposition，LPCVD)方法而在p型矽基底100上形成隔離 層（isolation layer) 101。在一實施例中，隔離層ΐ(π具有 約500 A之厚度。在另一實施例中，隔離層ιοί由Si〇2 P930065 14026twf.d〇c/006 或其他熱氧化物材料形成。接著，將金屬矽化物層l〇2沈 積於離層101上。在一實施例中，金屬石夕化物層1〇2具 有力1000 A之厚度。在另一實施例中，金屬石夕化物層 為化鶴層。 如圖1B中所示’對隔離層101以及金屬矽化物層102 進行圖案化以及蝕刻，直至暴露下方之p型矽基底為止， 攸而導致沿P型矽基底100之長度形成兩個溝渠1〇3。隔 離層101以及金屬矽化物層102之剩餘部分形成隔離線 10Γ以及金屬矽化物線102，。在一實施例中，以一種或多 種蚀刻氣體（¾、QFs、CHF3、CF4、Ar等藉由感應耦合 電 *( inductively coupled Plasma，ICP)蝕刻及/或反應性離 子钱刻（reactive ion etching, RIE )方法來執行對隔離層i 〇! 以及金屬矽化物層102之蝕刻。當然，例示性蝕刻方法以 及姓刻氣體不欲為詳盡的或將本發明限於所揭露之材料。 其後’沿p型矽基底100之長度，藉由將η摻雜植入 Ρ型石夕基底100之在溝渠103以下的部分中而形成兩個底 部植入（bottom implant，ΒΙ)區域1〇4。為改良ΒΙ區域1〇4 之傳導性’可藉由n+摻雜來植入BI區域104之底部部分。 因此，BI區域104之具有η摻雜的頂部部分將用以形成二 極體，而ΒΙ區域104之具有η+掺雜的底部部分將用以增 強ΒΙ區域1〇4之傳導性。ΒΙ區域104亦將充當MRAM記 憶胞之位元線。 如圖1C中所示，在金屬石夕化物線102'以及溝渠1〇3 上形成共形黏著層（conformal adhesion layer) 105。在一 1332210 P930065 14026twf.doc/006 實施例中，共形黏著層105包含約100 A之低壓正矽酸四 乙醋（low-pressure tetra-ethyl-ortho silicate, LPTEOS )。在 共形黏著層105形成之後，於共形黏著層105上形成共形 介電層106。在一實施例中’共形介電層1〇6為具有在約 300 A至約500 Λ之範圍内之厚度的氮化矽層，且共形介 電層106是藉由LPCVD方法以（例如）SiH4及/或Νη3等
處理氣體來沈積的。共形黏著層105用作共形介電層1〇6 之襯墊以及黏著層。 如圖1D中所示’將層間介電（jnter_iayer dieiectric， ILD)層107沈積於共形介電層i〇6上。在一實施例中，ild 層107具有在約2000 A至約3500 A之範圍内的厚度。在 另一實施例中，ILD層107包括諸如高密度電漿氧化物
(high-density plasma oxide )、硼磷矽酸鹽玻璃 (bomphosphosilicate，BPSG )、正矽酸四乙醋 (tetra-ethyl-ortho silicate，TE0S)等之介電材料。當然’ 用於ILD層107之”電材料不限於本發明所揭露之上述材 料，其他具有相同功效的介電材料亦包含在内。在ILD、尤 積之後，需要進行化學_研冑（ehemieal_meehankai polishing，CMP)過程以使ILD表面能夠平坦。 接著’如圖1E十之ILD層1〇7的俯視圖所指示經 由光阻劑對ILD層107進行圖案化，以在m區域刚上 四^接觸孔108。對接觸孔之侧（藉由· 及或ICP方法而執行）包含兩個步驟： 驟期間，對仙層1〇7進行_直至暴露下方之共
12 1332210 P930065 14026twf.doc/006 層106為止。用於弟-餘刻步驟之姓刻氣體 對氧化物具有高選擇性。舉例而言，石夕
蝕刻氣體可為混有CHF3、CHj、eh中之一或多者;二驟之 或C4F8〇(2)第二蝕刻步驟使用諸如cHF3、ch、C4F6 CF4之则氣體來穿透共形介電層1G6以及共 = 105。第二侧步驟進一步藉由自p型石夕基底刚之 刻掉約動人f p型石夕基底來形成開口接觸窗二 contact) 109。可藉由共形介電層1〇6之厚度來調整開 觸窗109之大小。介電層106愈厚，開口接觸窗1〇9愈小。
圖1E中之虛線表示BI區域1〇4。圖1F為圖1E中沿 F1G.1F- FIG.1F線之橫截面圖。在接觸孔1〇8之微麥 (photography)過程期間，失準容忍度在共形介電層 之厚度範圍内。共形介電層106愈厚，失準容忍度愈大。 如圖1F所指示，在形成接觸孔108後，共形黏著層\〇5、 共形介電層106以及ILD層107之剩餘部分形成黏著層 105’、介電層106’以及ILD層107、可將介電層106，之二 溝渠103之側壁定位的部分定義為介電間隔（didectric space) 106” 。 如圖1G所示，藉由使用極少能量以極高劑量之b及/ 或BF2將p+摻雜植入BI區域104中而形成兩個淺接觸植 入（contact implant，CI)區域 110。由於 BI 區域 104 具有 大角度傾斜沒極（large angle tile drain, LATID)，因此 CI 區域110為BI區域104所包圍，除了 CI區域110之與矽 基底之表面對準的側邊以外。在一實施例中，B及/或BF2 13 μ ·' 1332210 P930065 14026twf.doc/006 之劑量高達1019/cm2。
如圖1H中所示，執行溫度為（例如）90(TC至100(TC 之驅入過程，以使BI區域1〇4以及CI區域110向外擴散， 從而導致擴散之BI區域1〇4,以及擴散之CI區域110,。驅 入過程亦使擴散之BI區域1〇4,以及擴散之CI區域11〇,更 均勻且平滑。在進行了驅入過程後，擴散之CI區域11〇, 仍為擴散之BI區域104,所包圍，除了擴散之CI區域11〇, 之與p型矽基底1〇〇之表面對準的侧邊以外。因此，由擴 散之BI區域1〇4’以及擴散之CI區域110’形成高品質之單 晶自對準PN接面二極體。
接著’藉由填充接觸孔108來形成接觸窗ill。可藉 由以W或Qi來填充接觸孔108而形成接觸窗U1。在進 行W或Cu填充之前，將包含Ti層以及氮化鈦層之黏著以 及阻障複合層沈積入接觸孔中，其中氮化鈦層形成在Ti 層上°接著，在應用化學氣相沈積（chemical vap〇r deposition，CVD)方法時使用Wf6從而以w來填充接觸孔 108。或使用電沈積（electr〇_dep〇sited)技術從而以Cu來 填充接觸孔108。在以w或Cu填充接觸孔108之後，執 行化學機械研磨（CMP)過程，以移除過量w或Cu，且 製備ILD層1〇7’之表面以用於進行進一步處理。在一實施 例中’在進行CMP過程之後移除了約ικ入之ILD層1〇7，。 所开>成之接觸窗111展示於圖1H中。CMp過程僅導致在 接觸窗111之頂部表面上形成較小之凹部，從而達成在下 一步驟中更好地沈積複合MRAM材料層112。
14 1332210 P930065 14026twf.doc/006 如圖II中所示，複合MRAM材料層112形成於ILD 層107'以及接觸窗111上。可以諸如磁性穿隧接面（MTJ) 堆疊、巨磁阻（GMR)堆疊、龐磁阻（CMR)堆疊、具有 Savtchenko膜堆疊之MTJ以及具有Savtchenko膜堆疊之 GMR的MRAM結構中之一者來形成複合MRAM材料層 112。
MTJ堆疊包括磁性自由層（magnetically free layer )以 及磁性固定層（magnetically pinned layer)。諸如厚度為0.5 nm至3 nm之Al2〇3或MgO層的絕緣層將兩層分開。由磁 性釘扎層（magnetically pinned layer )來固定磁性固定層 (magnetically pinned layer )的磁化方向。GMR 堆疊包括 磁性自由層以及磁性固定層。諸如厚度為 2 nm至7 nm之
Cu、Ru、Cr或Ag層的非磁性薄傳導層將兩層分開。由磁 性釘扎層來固定磁性固定層的磁化方向。具有Savtchenko 膜堆疊之MTJ包括具有薄非磁性傳導層之磁性自由三重 層（諸如CoFe/Ru/CoFe等）以及磁性固定層。諸如厚度 為0.5 nm至3 nm之Al2〇3或MgO層的絕緣層將兩層分 開。由磁性釘扎層來固定磁性固定層的磁化方向。具有 Savtchenko膜堆疊之GMR包括具有薄非磁性傳導層之磁 性自由三重層（諸如C〇Fe/Ru/CoFe等）以及磁性固定層。 諸如厚度為2 nm至7 nm之Cu、Ru、Cr或Ag層的非磁 性薄傳導層將兩層分開。由磁性釘扎層來固定磁性固定層 的磁化方向。具有以上4種結構（MTJ堆疊、GMR堆疊、 具有Savtchenko膜堆疊之MTJ以及具有Savtchenko膜堆
15 1332210 P930065 14026tw£doc/006 登之GMR)之磁性自由層以及磁性固定層可為&、c〇、 Nl以及其諸如CoFe、NiFe、CoFeNi、CoFeB等的合金， - 其厚度範圍為2 nm至50 nm。磁性釘扎層可為厚度在1〇 ： 聰至100賊之範圍内的PtMn、FeMn、IrMn或其他以 Μη為主之反鐵磁性材料。CMR膜包括諸如LaSrMn〇、 LaCaMnO'PrCaMnO等之具有金屬摻雜的以Mn為主之多 個氧化物合金，其厚度範圍為1〇11111至5〇〇11111。 φ 複合^11^1^材料層112可相對kMRAM材料層之頂 部表面具有共平面以及垂直磁化方向。可在具有或不具有 所施加之磁場的情形下藉由物理氣相沈積（physical yap〇r deposition，PVD)方法、離子金屬沈積方法、離子束沈積 • (Ion Beam deposition，IBD)方法、電子束沈積方法等來 - 執行對複合MRAM材料層112之沈積。 • 如圖1J中所示，複合MRAM材料層112經圖案化以 及蝕刻以使得在接觸窗111上形成MRAM元件112，。由 此，形成MRAM記憶胞，MRAM記憶胞中之每一者包括 MRAM元件112以及單晶自對準pn接面二極體。如上文 所提及，母一單晶自對準PN接面二極體包括擴散之CI區 域110'以及擴散之BI區域1 〇4’。每一單晶自對準pN接面 二極體具有MRAM記憶胞之選擇性元件的作用。 ' 在一實施例中’以蝕刻氣體Co、NH3、CHF3、Ar、
Cb'BCl3及/或〇2藉由RIE或icp方法來執行對複合 MRAM材料層112之蝕刻。對於MRAM記憶胞之周邊區 段（圖1J中未圖示），需要完全移除周邊區段上之複合 1332210 P930065 14026twf.d〇c/006 MRAM材料層112。 ，針對所形成之MRAM記憶胞獲得更好之磁化對 準’藉由賴或快速熱退火（mpid themjal細灿叩，rta ) 方法以諸㈣於M17卩及GMR Μ敎MRAM記憶胞為 1000 Oe s戈對CMR結構之MRAM記憶胞為ιτ的磁場來 對MRAM記憶胞執行磁性退火過程。在一實施例中， MRAM記_之磁性退火過㈣溫度對於聰以及〇祖
結構之MRAM記憶胞為約3〇〇t>c，或對於CMR結構之 MRAM s己憶胞為約6〇〇。〇在磁性退火過程期間，根據 MRAM記憶胞之較佳磁化方向（共平面或垂直）來將其磁 化。 如圖ικ中所示，藉由低溫處理而將金屬間介電（IMD)
層113沈積於MRAM元件112,以及ILD層1〇7,上JMD 層113可由諸如HDP氧化物、電漿增強正矽酸四乙酯 (plasmas enhanced tetra ethyl orthosilane, PETEOS )、氫阻
絕氧化物（hydrogen block oxide，HB0)之任何合適之介電 材料形成。在一實施例中，IMD廣113具有在約2000 κΑ 至約3500 ΚΑ之範圍内的厚度。 如圖1L中所示，IMD層113經圖案化以及蝕刻形成 通路接觸孔114〇IMD層113之剩餘部分形成丨厘^^層113，。 可以姓刻氣體（例如）CHF3、CF4以及Ar藉由ICP或RIE 方法來執行姓刻（亦即，對通路接觸孔之姓刻）。用於圖案 化通路接觸孔114之罩幕可與用以圖案化接觸孔1〇8之罩 幕相同。在一實施例中，將繼續對MRAM記憶胞進行蝕
17 ·、G 1332210 P930065 14026twf.doc/006 刻直至達到MRAM元件112,之抗反射塗覆（anti_reflective C〇ating，ARC)層為止，從而導致失*MRAM元件112，之 約300 A的ARC層。然而，歸因於在周邊區段中缺少 : MRAM 70件，將繼續在周邊區段中進行蝕刻直至達到周邊 區段之接觸窗111為止。 對於MTJ以及GMR結構之MRAM記憶胞，歸因於 電流垂直於平面（current perpendicular t〇 plane，cpp；)要 φ 求’蝕刻無法不定位於MRAM元件112,上。因此，MTJ 以及GMR結構之Mram記憶胞需要諸如高ChF3/CF4氣 體比之兩純化姓刻配方（high passivation etching recipe )。 . 對於CMR結構之MRAM記憶胞，不定位蝕刻是可接受的。 . 如圖中所示，通路接觸孔114由諸如w或Cu之 * 傳導材料所填充。在進行W或Cu填充之前，需要將Ti 層以及氮化鈦層沈積入通路接觸孔114中，以充當黏著以 及阻障複合層，其巾氮化鈦層形成於Ti層上。在—實施例 • 中，以WF6使用CVD方法來將w沈積入通路接觸孔ιΐ4 中。在另一實施例中，使用電沈積技術從而以Cu填充通 =接觸孔114。結果’如圖巾所指示而形成通路接觸 ® U5。其後，執行CMp過程以移除過量之w或&，且 製備IMD層113,之表面以用於進一步處理。在一實施例 中，在CMP過程之後移除了約1 KA之IMD層113,。 如圖1Ν中所示，在通路接觸窗115以及iMD層113, 上形成金屬層。在—實施例中，藉由PVD方法、離子金屬 次積方法或電沈積方法而由A1Cu或Cu形成金屬層。在另
18 S 1332210 P930065 14026twf.doc/006 一實施例中，金屬層具有約2 KA之厚度。在金屬層沈積 之如’可月b需要诸如Ti層以及氮化欽層之黏著以及阻障複 合層。接著圖案化並餘刻金屬層以沿P型石夕基底1 〇〇之寬 度形成橫向金屬線116。可以#刻氣體（例如）ci2、BC13、 Ν'2及/或CHF；3猎由ICP或RIE方法來執行對金屬層之餘 刻。橫向金屬線116充當MRAM記憶胞之字元線。
圖2說明根據本發明之一實施例用於在MRAM陣列 200中讀取MRAM記憶胞的例示性方法。MRAM陣列200
包括配置於二列（m-1、m以及m+1 )以及三行（n-1、n 以及n+1 )中的九個MRAM記憶胞。每一 MRAM記憶胞 包括MRAM元件以及選擇性元件，其中MRAM元件相對 於MRAM元件之表面具有共平面或垂直磁化方向，且選 擇性元件為單晶自對準二極體。MRAM陣列200之字元線 210、字元線220以及字元線230分別連接至m-i列、m 列以及m+1列中之MRAM記憶胞中之每一者的金屬線 116。金屬矽化物線240、金屬矽化物線250以及金屬矽化 物線260與位元線270、位元線280以及位元線290分別 連接至n-1行、η行、η+ι行中之MRAM記憶胞中之每一 者的金屬矽化物線102’以及擴散之BI區域1〇4，。在本實施 例中’位於m列且位於η行中的MRAM記憶胞（m，n) 被讀取。 對於MRAM記憶胞（m，η)之讀取操作，對字元線 220施以正電壓且位元線280接地。在一實施例中，施加 至字元線220之正電壓在約1 ν至約1.5 V的範圍内。其
19 1332210 P930065 14026twf.doc/006 他字元線210以及字元線230為浮置的，而其他位元線270 以及位元線290可為浮置的或接地的。所有金屬石夕化物線 240、金屬石夕化物線250以及金屬石夕化物線260均可為浮置 的。結果，電流通過MRAM記憶胞（m，η )自字元線220 流至位元線280中’且繼續使用此電流來感應MRAM記 憶胞（m，η)之邏輯狀態。
圖3Α至圖3Β說明根據本發明之一實施例對 陣列300中具有共平面磁化方向之MRA1V[記憶胞進行程 式化的例示性方法。MRAM陣列300包括配置於三列 (m-1、m以及m+1)以及三行（η-1、η以及n+l)中的
九個MRAM記憶胞。每一 MRAM記憶胞包括MRAM元 件以及選擇性元件’其中MRAM元件相對於MRAM元件 之表面具有共平面磁化方向，且選擇性元件為單晶自對準 二極體。MRAM陣列300之字元線310、字元線320以及 子元線3 3 0分別連接至m-1列、m列以及πι+1列中之 MRAM記憶胞中之每一者的金屬線116。金屬矽化物線 340、金屬矽化物線350以及金屬矽化物線360與位元線 370、位元線380以及位元線390分別連接至n-l行、n行、 n+l行中之MRAM記憶胞中之每一者的金屬矽化物線1〇2, 以及擴散之BI區域104'。在本實施例中，位於m列且位 於η-1行中的MRAM記憶胞（m，η-1)被程式化。 如圖3Α中所示，分別將電壓差（V〗-V2)以及（Vi，-V2，） 施加至金屬矽化物線350以及金屬矽化物線340，金屬石夕 化物線350以及金屬石夕化物線340分別定位在鄰近待程式 20 r ^ 1332210 P930065 14026twf.doc/006 化之MRAM記憶胞（m，n-l)的右側以及左侧處。結果， 分別在金屬矽化物線350以及金屬矽化物線340中誘發程 式化電流Iy以及程式化電流Iy'。在一實施例中，V〗以及 V】'均為約1 V，V2以及V2’均接地，且金屬石夕化物線34〇 以及金屬石夕化物線350中之每一者的電阻為約j ΚΩ。因 此，所誘發之程式化電流Iy以及程式化電流Iy，中的每一 者為約1 mA。所誘發之程式化電流Iy以及程式化電流Iy， 的流動方向指示於圖3A中。 向MRAM §己憶胞（m，n-1)之字元線320施以電壓差 (Vs-V4) ’以在字元線320中誘發程式化電流Ιχ。所誘發 之程式化電流Ιχ的流動方向展示於圖中。在一實施例 中，V3為約-2.5 V，V4為約—2 V，且字元線32〇之電阻為 約500 Ω。因此，所誘發之程式化電流〗乂為約丨爪八。由 於％以及％為負電壓，因此將不會有電流流過mram記 憶胞（m，n_l)啸亂程錢操作。為程式化mram記憶 胞（m，n-1)，MRAM陣列300之剩餘字元線為浮置的，且 所有位元線370、位元線以及位元線别均接地。可 以任何次絲產生程式化電流Iy、料化電㈣,以及程式 化電流Ιχ。 如圖3Β中所示，在金屬石夕化物線35〇以及金屬石夕化 物線帽發之程式化電流Iy以及程式化電騎，分別 產生圓形磁場Hx以及圓形磁場JJX|，而在字元線32〇中誘 發，程式化電流Ιχ產生圓形磁場％。圓形磁場Ηχ、圓形 磁場Ηχ，以及圓形磁場Hy之方向指示於圖3八以及圖3Β
21 1332210 P930065 I 4026twf.doc/006 中。若圓形磁場Hx、圓形磁場Hx，以及圓形磁場Hy之組 合大於MRAM記憶胞之矯頑磁性（c〇ercivity) He ’則MRAM記憶胞（m，η_;ι )之MRAM元件的磁化方 向將被迫改變’亦即’MRAM記憶胞（m，n-l)被程式化。 可藉由安培定律來估算用以對MRAM記憶胞（m，仏！） 進行程式化的程式化電流ly、程式化電流Iyl以及程式化電 流lx :
其中/為程式化電流，r為自程式化電流傳導線（金屬 矽化物線或字元線）之中心至待程式化之MRAM記憶胞 的距離，且好為由程式化電流所產生之磁場。若已知每一 . 金屬矽化物線之電阻以及字元線之電阻，則可基於程式化 電流Ix、程式化電流iy以及程式化電流iy，來計算施加至 子元線以及兩條相鄰金屬矽化物線的程式化電壓。 圖4A至圖4C說明根據本發明之一實施例對mmm φ 陣列400中之具有垂直磁化方向之MRAM記憶胞進行程 式化的例示性方法。MRAM陣列400包括配置於三列 (m-1、m以及m+Ι )以及三行（η]、n以及n+1 )中的 九個MRAM記憶胞。每一 MRAM記憶胞包括MRAM元 件以及選擇性元件，其中MRAM元件相對於MRAM元件 之表面具有垂直磁化方向，且選擇性元件為單晶自對準二 極體。MRAM陣列400之字元線41〇、字元線42〇以及; 元線430分別連接至m-丨列、m列以及m+1列中之MRam 記憶胞中之每一者的金屬線116。金屬矽化物線44〇、金屬 22 ί S ^ 1332210 P930065 14026twf.doc/006 矽化物線450以及金屬矽化物線460與位元線470、位元 線480以及位元線490分別連接至n-1行、η行、n+1行中 之MRAM記憶胞中之每一者的金屬矽化物線1〇2,以及擴 散之BI區域104'。在本實施例中，位於m列且位於η_ι 行中的MRAM記憶胞（m，n-1)被程式化。
如圖4A中所示，分別將電壓差（v2-V丨）以及（V丨，-V2，） 施加至金屬矽化物線450以及金屬矽化物線440，金屬石夕 化物線450以及金屬>ε夕化物線440定位在鄰近待程式化之 MRAM記憶胞（m，n-i)的右側以及左側處。結果，分別 在金屬矽化物線450以及金屬矽化物線44〇中誘發程式化 電流Iy以及程式化電流Iy，。程式化電流Iy與程式化電流 Iy·之流動方向彼此相反。在一實施例中，Vi以及％,接地， νγ以及V 2為約1 V。
接著，將電壓差（VyV4)以及（V4，_V3·)施加至字元 線410以及字元線430 ’以誘發程式化電流Ιχ以及程式化 電流lx’。程式化電流Ix與程式化電流Ιχ，之流動方向彼此 相反。在一實施例中，％以及％，為約一2 〇 V，％以及％， 為約-2.5 V。由於向字元線彻卩及字元線伽施加負^ 壓，因此將不會有電流流過MRAM陣列楊中之mra 記憶胞而祕程式化操作。為程式化MRAM記憶胞（功 n_i ) ’ MRAM _ _中之剩餘字元線㈣以及剩餘’ 石夕化物線為浮置的，且所妹樣、蚊線_ 以及位元線490均接地。 如圖4A中所不’可以任何次序產生之程式化電流
23 1332210 P930065 14026twf.doc/006 知式化電流Iy1、程式化電流lx以及程式化電流Ix，分別產 生圓形磁場Hm、圓形磁場Hm’、圓形磁場Hw以及圓形 磁場Hw’。圓形磁場Hm、圓形磁場Hm，、圓形磁場Hw以 及圓形磁場Hw’之方向指示於圖4A至圖4C中。 圖4B展示分別圍繞金屬矽化物線45〇以及金屬矽化 物線440中之程式化電流Iy以及程式化電流Iyl的磁場Hm 以及磁場Hm’。磁場Hm以及磁場Hm，均產生垂直磁場分 篁Hzl而由磁場Hm以及磁場Hm，所產生之共平面磁場 分量彼此抵消。 圖4C展示分別圍繞字元線41〇以及字元線43〇中之 程式化電流lx以及程式化電流Ιχι的磁場Hw以及磁場 Hw。磁場Hw以及磁場Hw’均有助於產生垂直磁場分量 Hz2,而由磁場1!〜以及磁場^^’所產生之共平面磁場分量 ，此抵消。因此，對於MRAM記憶胞（m，仏丨），垂直磁 % Hz = Hzl +Hz2。若垂直磁場Hz大於MRAM記憶胞 (m，n-1)之矯頑磁性Hc，則MRAM記憶胞（m，〜丨）之 MRAM元件的磁化方向將被迫改變’亦即，MRAM記憶 胞（m，n-1 )被程式化。 因此，可藉由安培定律來估算程式化電流以、程式化 電流iy，、程式化電流Ix以及程式化電流Ιχ，： Η=去㈣ 其中/為程式化電流’ r為自程式化電流傳導線（金屬 石夕化物線或字7L線）之巾頌程々MRAM記憶胞 的距離，Μ為由程式化電流·生之磁場。
24 1332210 P930065 14026twf.doc/006
本發明之一特徵在於，在所發明之MRAM記憶胞之 製造過程中所使用的罩幕數目與製造習知MRAM記憶 胞、快閃記憶體記憶胞、雙向統一記憶體（ovonic unified memory，ΟϋΜ )記憶胞以及FeRAM記憶胞所使用的罩幕 數目相比是極低的。本發明之另一特徵在於，所揭露之製 造過程在MRAM記憶胞之MRAM元件的頂部上僅具有一 金屬線’而金屬石夕化物線嵌入於與MRAM記憶胞之相對 側相鄰之處。本發明之第三特徵在於，歸因於單晶自對準 二極體’所發明之MRAM記憶胞可經製造以具有較小尺 寸。在一實施例中，所發明之MRAM元件的大小為約4F2。 結果’自程式化電流傳導線（字元線或金屬矽化物線）之 中心至MRAM記憶胞的距離（亦即，較小。根據安培 定律，較小之〃將對具有恆定矯頑磁性之MRAM記憶胞造 成較小之程式化電流。因此，所發明之MRAM記憶胞可 避免較大之電流密度問題。在一實施例中，本發明之程式 化電流密度等於或小於5.4xl06 A/cm2。 由於製造所發明之MRAM記憶胞所需要的罩幕數目 以及金屬層數目與所發明之MRAM記憶胞的尺寸與用於 製造罩幕程式化唯讀記憶體（mask pr0grammecj rea(j oniy memory，mask>R〇M)相容，因此所發明之MRAM記憶胞 的製造過程簡單且低廉。此外，主要由襯塾介電材料層1〇6 之厚度來決定選擇性元件（亦即，單晶自對準二極體）的 大小’此導致較大之處理窗口（process window)。 已出於說明以及描述之目的而提出對本發明之特定實
::S 25 1332210 P930065 14〇26twf.d〇c/〇〇6 鈀例的前述描述。前述描述不欲為詳盡的或將本發明限於 „為所揭露之形式。顯而易見’根據以上教示可能‘行 許夕修改以及改變。實施例經選擇以及描述以闡釋本發^ 之原^以及應用，藉以使得熟習此技藝者能夠根據所預期 之特定目的在本發明之各種實施例以及修改中使用本發 明。本發明之範疇意欲為附於此處之申請專利範圍以 均等物所定義。 '、 【圖式簡單說明】 •圖1A至圖1N說明根據本發明之一實施例之用於製造 磁性隨機存取記憶體（MRAM)記憶胞連同周邊元件的例 示性方法。 圖2說明根據本發明之一實施例之用於在MRAM陣 列中讀取MRAM記憶胞關雜綠。 圖3A至圖3B說明根據本發明之一實施例之對 MRAM陣列中具有共平面磁化方向之MRAM記憶胞進行 程式化的例示性方法。 圖4A至圖4C說明根據本發明之一實施例之對 MRAM陣列中之具有垂直磁化方向之MRAM記憶胞進行 程式化的例示性方法。 【主要元件符號說明】 100 : p型矽基底 101 .隔離層 10P :隔離線 102 :金屬矽化物層
C S 26 1332210 P930065 14026twf.doc/006 102’ ：金屬矽化物線 103 :溝渠 104 :底部植入區域 104':擴散之BI區域 105 :共形黏著層 105’ ：黏著層
106 :共形介電層 106':介電層 106":介電間隔 107 :層間介電層 107’ ： ILD 層 108 :接觸孔 109 :開口接觸窗 110 :接觸植入區域 110’ ：擴散之CI區域 111 :接觸窗
112 :複合MRAM材料層 112' : MRAM 元件 113 :金屬間介電層 113' : IMD 層 114 :通路接觸孔 115 :通路接觸窗 116 :橫向金屬線 200 : MRAM 陣列
27 1332210 P930065 14026twf.doc/006
210 :字元線 220 :字元線 230 :字元線 240 :金屬矽化物線 250 :金屬矽化物線 260 :金屬矽化物線 270 :位元線 280 :位元線 290 :位元線 300 : MRAM 陣列 310 :字元線 320 :字元線 330 :字元線 340 :金屬矽化物線 350 :金屬矽化物線 360 :金屬矽化物線 370 :位元線 380 :位元線 390 :位元線 400 : MRAM 陣列 410 :字元線 420 :字元線 430 :字元線 440 :金屬矽化物線 28 1332210 P930065 14026twf.doc/006
450 :金屬矽化物線 460 :金屬矽化物線 470 :位元線 480 :位元線 490 :位元線 Hm :圓形磁場 Hm':圓形磁場 Hw :圓形磁場 Hw':圓形磁場 Hx :圓形磁場 Hx':圓形磁場 Hy :圓形磁場 ΗζΓ :垂直磁場分量 Ηζ2 :垂直磁場分量 Ιχ •程式化電流 Ιχ':程式化電流 Iy :程式化電流 Iy':程式化電流 m :列 m+Ι :歹丨J m-Ι :列 η :行 η+1 :行 η-1 :行
29 1332210 P930065 14026twf.doc/006
Vi :電壓 Vi，：電壓 V2 :電壓 V/ :電壓 V3 :電壓 V3':電壓 V4 :電壓 v4':電壓

Claims (1)

  1. P930065 14026twf.doc/006 十、申請專利範園： 1. 一種用於在基底上製造磁性隨機存取記憶體元 方法，包含： 藉由將第一雜質摻雜劑經由定義於基底内之溝渠植 入所述基底來形成底部植入區域； 在所述溝渠之内表面上形成共形介電層； 在所述共形介電層上形成層間介電層； 對所述底部植入區域上方之所述層間介電層進行圖 案化； 蝕刻穿過所述層間介電層直至達到所述底部植入區 域為止’以形成接觸孔； 藉由將第二雜質摻雜劑經由所述接觸孔植入所述底 =植入區域中來形成接觸植入區域，以使所述接觸植入 區域為所述底部植入區域所包圍，除了所述接觸植入區 域之與所述基底之表面對準的側邊以外，其中所述第二 雜質摻雜劑具有與所述第一雜質摻雜劑相反之極性，I 所述接觸植入區域以及所述底部植入區域形成單晶自 準二極體； 填充所述接觸孔’以形成接觸窗；以及 在接觸窗上形成所述磁性隨機存取記憶體元件。 2. 如申請專利範圍第1項所述之用於在基底上製造磁 性隨機存取記憶體元件的方法，更包含： 提供基底； 在所述基底上形成金屬石夕化物層； 1332210 P930065 14026twf.doc/006 稭田圖 恭汉飿刻所述金屬矽化物層直至暴 方之基底為止而形成所述溝渠； f形成所述金射化物層之前，於所述基底 隔離層；以及 在對所述金射化物層進行_之後，㈣ 離層。
    =巾料·㈣2項料之肋在基紅製造磁 性隨機存取記憶體元件的方法，更包含： 、在所述共形介電層形成之前，於所述金屬魏物層 以及所述溝渠上形成共雜著層，以使所赌渠之 以及底部被覆蓋；以及 /在侧穿過所述和介f層以及所述共形介電層之 後，蝕刻穿過所述共形黏著層。 曰 請專職㈣1項所狀㈣在基底上製造磁 性k機存取記憶體元件的方法，更包含： 在所述磁性隨機存取記憶體元件以及所述層間介電 層上形成金屬間介電層； 圖案化以及_所述金制介t層直至達到所述磁 性隨機存取記憶體元件為止，以形成通路接觸孔； 填充所述通路接觸孔以形成通路接觸窗； 在所述通路接觸窗以及所述金屬間介電層上形成金 屬層；以及 圖案化以及蝕刻所述金屬層以形成充當字元線之金 屬線。
    32 1332210 P930065 14026twf.doc/006 5·如申請專利範圍第2項所述之用於在基底上製造磁 性隨機存取記憶體元件的方法，其中所述金屬矽化物層由 矽化鎢形成，其厚度為500 Α至2000 Α。 6.如申請專利範圍第1項所述之用於在基底上製造磁 性隨機存取記憶體元件的方法，其中所述共形介電層由氮 化石夕形成’其厚度在1〇〇 A至1〇〇〇人之範圍内。 7·如申請專利範圍第1項所述之用於在基底上製造磁
    性隨機存取記憶體元件的方法，其+所述接觸孔之形成更 包含： 概到？ 早隹所述底部植入區域内的 述基底。 ㈣巾料郷㈣1摘述之祕在基底上製造磁 二機=己憶體元件的方法’其中所述磁性隨機存取記 U體7〇件藉由以下步驟形成：
    ^複合磁性隨機存取記顏材料層沈積於所述層間 ”電層以及所述接觸窗上；以及 居，及蝕刻所述複合磁性隨機存取記憶體材料 性隨機存取記憶體材料層之沈積 之周邊i段1的^及所相性隨機存取記憶體記憶胞 9.—種磁轉機麵記憶敎憶胞，包含· 矽基底； 3· 域具底令之底部植入區域，所述底部植入區
    33 1332210 P930065 14026twf.doc/006 接觸植入區域，定位於所述矽基底之位於所述底部 植入區域内的部分中，以使所述接觸植入區域為所述底 部植入區域所包圍，除了所述接觸植入區域之與所述矽 基底之表面對準的側邊以外，所述接觸植入區域具有與 所述底部植入區域之所述第一極性相反的第二極性，其 中所述底部植入區域以及所述接觸植入區域形成單晶自 對準二極體，·
    接觸窗，定義於所述接觸植入區域上； 第一間隙壁以及第二間隙壁，分別定義為鄰近所述 石夕基底上之所述接觸窗之相對侧壁； 第一金屬矽化物線以及第二金屬矽化物線，分別定 義為鄰近所述第一間隙壁以及所述第二間隙壁；以及 磁性隨機存取記憶體元件，定義於所述接觸窗上 憶 1〇·如申請專利範圍第9項所述之磁性隨機存取 體記憶胞，更包含： β
    通路接觸窗’定義於所述磁性隨機存取記憶體 上；以及 Τ 金屬線，定義於所述通路接觸窗上， 所、fi中:述金屬㈣直於所述第—金屬魏物線以及 返第—金屬石夕化物線中之每一者。 記項所狀雜隨機存取記憶體 植入區域為&域為n摻雜區域，所述接觸 域’且所述絲底為P型錄底。 .如申請專概圍第u摘叙雖隨機存取記憶 *' Cr * 34 1332210 P930065 14026twf.doc/006 =記憶胞，其t所述底部植人區域之底部部分為奸推雜區 體記9彻紅雖_存取記憶 與所丄隨方向 逋二％專所r第9項所=性= 穿隨-料有自磁性 膜堆;¾ク杯、七乂 ★ 愿磁阻隹宜、具有Savtchenko W性穿隨接面堆疊以及具有SaVtehenk。膜堆 二，磁阻堆叠所組成之群中選出的磁性隨機存取】 體記憶胞，其中所ΐ^Γ穿1隨機存取記憶 磁性自由層； 磁性釘扎層； Φ 藉由磁性釘扎層固定磁性的磁性固定層；以及 絕緣層。 體記鄉嶋取記憶 磁性自由層； 磁性釘扎層； 藉由磁性釘扎層固定磁性的磁性固定層 非磁性薄傳導層。 ，久 如申。月專利範圍第I4項所述之磁性隨機存取記憶 〆 J-r ‘'二 35 1332210 P930065 14026twf.doc/006 體記憶胞’其中具有Savtchenko膜堆疊之所述磁性穿随接 面堆疊包含： 具有薄非磁性傳導層之磁自由三重層； 磁性釘札層； 藉由磁性釘扎層固定磁性的磁性固定層；以及 絕緣層。 18.如申請專利範圍第14項所述之磁性隨機存取記 φ 憶體記憶胞，其中具有Savtchenko膜堆疊之所述巨磁阻堆 疊包含： 具有薄非磁性傳導層之磁自由三重層； 磁性釘札層； - 藉由磁性釘扎層固定磁性的磁性固定層；以及 非磁性薄傳導層。 19. 如申請專利範圍第9項所述之磁性隨機存取記憶 體記憶胞，其中所述磁性隨機存取記憶體記憶胞呈^ 4F2之大小。 /、 μ 20. 如申請專利範圍第9項所述之磁性隨機存取記憶 體記憶胞，其中所述第-間隙壁以及所述第二間隙壁由^ • 化矽形成，且所述第一間隙壁以及所述第二間隙壁中之每 - —者的厚度定義了所述單晶自對準二極體之大小t 21. —種用於在磁性隨機存取記憶體陣列中讀取磁 隨機存取記憶體記憶胞的方法，每一所述磁性隨機存 憶體記憶胞包括單晶自對準二極體’所述單晶自對準二極 體包括底部植入區域以及接觸植入區域；所述底部植入區
    36 1332210 P930065 14026twf.doc/006 之位於所述底部植入==3域述㈣底 ==Γ; ί所包圍’除了所述接觸植入區域 機存所述磁性隨 ::充=線之同一所述底部“域== 列:所述磁性隨機存取記憶體記憶胞的 母歹U用充备子7C線之同一金屬線，以及金 存取記憶體陣列之所述磁性隨機存取 1，所制於在雜隨機存取 =體陣财取磁性隨機存取記憶體記憶胞的方法包 字元= 記憶胞的所述 位述磁性隨機存取記憶體記憶胞的所述 由待讀取之所述磁性隨機存取記憶體記憶胞 所述磁性隨機存取記憶體記憶胞之所述字 述位I線所述磁性隨機存取記憶體記憶胞之所 盆中m _取贿隨機存取記憶體記憶胞的方法， Ί述在！ Vh.5v的範圍内。 如申明專利範’ 21項所述之帛於在磁性隨機存 .* rt-*-· ^ 37 1332210 P930065 14026tw£doc/006 =3斷财讀取雜隨機躲記紐記憶胞的方法， 述雜隨機絲記憶斷狀雜衫線 母一所述金屬石夕化物線保持於浮置狀態；以及 ’、f置S存取把憶體陣列之剩餘位元線保持 元述磁性隨機存取記憶體陣列之剩餘位 24. 、， 翻於對磁性隨機存取記龍陣列巾之且有妓 =磁財向之磁性隨機存取記㈣記憶胞進行程心㈣ Γ所述雜_存取記憶敎憶胞包括具有底部 °°域以及接觸植人區域的單晶自對準二極體，所 性隨機存取記龍_巾之具有好面磁化方向之 磁性IW機存取記紐記憶胞進行程式化的方法包含： 對於所㈣性㈣存取記舰_提供所述磁性 機存取記憶體記憶胞； 在待程式化之所述磁性隨機存取記憶體記憶胞的 一金屬矽化物線以及第二金屬矽化物線上產生第一程式 化電流以及第二程式化電流；以及 „在待程式化之所述磁性隨機存取記憶體記憶胞之字 元線上產生第二程式化電流，以使所述第—程式化電流 j所述第二程式化電流具有同_流動方向，且由所述第 一程式化電流以及所述第二程式化電流與所述第三程式 化，流所產生之磁場大於待程式化之所述磁性隨機存& 圯憶體記憶胞之磁性隨機存取記憶體元件之自由層的矯 1332210 P930065 14026twf.doc/〇〇6 頑磁性 25.如申請專利範圍第％項所述之用於對磁性隨機存 取。己隐體陣列中之具有共平面磁化方向之磁性隨機存取記 憶體記憶胞進行程式化的方法，其中藉由向待程式化之所 述磁性，機存取記㈣記憶狀所述苐—金射化物線以 及所述第二金屬魏物線的兩端施加第—正電麼以及第二 ^電壓^產生所述第—程式化電流以及所述第二程式化電 流，且錯由向所述磁性隨機存取記憶體記憶胞之所述字元 線的兩端施加第—負電壓以及第二負電壓來產生所述第： 程式化電流。 26’如申》月專利範圍帛25項所述之用於 取記賴_巾之具有好面魏方向之雖隨機 ==程式化的方法，其中所述第-正電二 所述第二正電壓分別為1V以及約〇 V，且所述第 壓以及所述第二負電壓分別為-2V以及約—2.5V。員電 27. 如申請專·㈣24項所狀祕 =憶體陣列中之具有共平面磁化方向 = =胞Π程式化的方法，其中可藉由安培定以 :二電流以及所述第二程式化電流與所述第 -知式化電^ ’且所述第—程式化電流以及所述第 三料化電紅每—€雜料於或切 28. -種用於對磁性隨機存取記憶體陣列中之 直磁化方向之磁性隨機存取記憶體記憶胞進行程式;^ 39 1332210 P930065 14026twf.doc/006 法，所述磁性隨機存取記憶體陣列之所述磁性隨機存取記 憶體記憶胞的每-行共用定位於所述磁性隨 記憶胞之每-行之相對側上的第一金屬石夕化物線以及= 金屬石夕化物線，所述用於對磁性隨機存取記憶體陣列中之 具有垂直磁化方向之磁性隨機存取記憶體記憶胞進行 化的方法包含： 飞 分別在待程式化之所述磁性隨機存取記鐘記憶胞 的所述第-金屬魏物線以及所述第二金切化物線上 產生第-程式化電流以及第二程式化電流，所述第一程 式化電流以及所述第二程式化電流具有相反流動 以及 在定位於與待程式化之所述磁性隨機 憶叙字元線之相對側相鄰之處的—對相鄰字元=產己 生第二程式化電流以及第四程式化電流，所述第三程式 化電流與所述第四程式化電流具有相反流動方向，並t ，所，第-程式化電流以及所述第二程式化電流與; 斤述 弟二程式化電加及所述第四程式化電流所產生之磁場 f於待程式化之所述磁性隨機存取記憶體記憶胞之磁性 隨機存取記憶體元件之自由層的矯頑磁性。 29.如申請專利範圍第28項所述之用於對磁性隨機存 取。己體陣列中之具有垂直磁化方向之磁性隨機存取記情 體記，胞進行程式化的綠，其巾藉由向触式化之觸 磁性隨機存取記憶體記憶胞之所述第一金屬石夕化物線以及 所述第二金屬矽化物線的兩端施加第一正電壓以及第二正
    40
TW096119276A 2006-05-30 2007-05-30 Magnetic random access memory using single crystal self-aligned diode and manufacturing and operating method thereof TWI332210B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/420,930 US7728384B2 (en) 2006-05-30 2006-05-30 Magnetic random access memory using single crystal self-aligned diode

Publications (2)

Publication Number Publication Date
TW200802367A TW200802367A (en) 2008-01-01
TWI332210B true TWI332210B (en) 2010-10-21

Family

ID=38789911

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096119276A TWI332210B (en) 2006-05-30 2007-05-30 Magnetic random access memory using single crystal self-aligned diode and manufacturing and operating method thereof

Country Status (3)

Country Link
US (1) US7728384B2 (zh)
CN (1) CN100485905C (zh)
TW (1) TWI332210B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US7456029B2 (en) * 2006-06-28 2008-11-25 Magic Technologies, Inc. Planar flux concentrator for MRAM devices
US7935435B2 (en) 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US8455965B2 (en) 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US8854859B2 (en) 2010-08-20 2014-10-07 Shine C. Chung Programmably reversible resistive device cells using CMOS logic processes
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8508973B2 (en) * 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9159581B2 (en) 2012-11-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a semiconductor device using a bottom antireflective coating (BARC) layer
KR102154026B1 (ko) * 2013-08-29 2020-09-09 삼성전자주식회사 자기 메모리 장치의 동작 방법
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
CN105470385A (zh) * 2015-10-30 2016-04-06 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
CN106098093B (zh) * 2016-06-13 2019-06-04 中电海康集团有限公司 一种对多态磁性存储器进行磁场辅助再编程的操作方法
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10522466B1 (en) 2018-10-05 2019-12-31 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
US11107979B2 (en) * 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN113594086B (zh) 2020-04-30 2023-09-26 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US6114719A (en) 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US6242770B1 (en) * 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP4818519B2 (ja) 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
KR20030034500A (ko) 2001-10-23 2003-05-09 주식회사 하이닉스반도체 마그네틱 램
US6795334B2 (en) 2001-12-21 2004-09-21 Kabushiki Kaisha Toshiba Magnetic random access memory
JP3879518B2 (ja) * 2002-01-21 2007-02-14 ソニー株式会社 磁気記憶装置およびその製造方法
KR100506932B1 (ko) * 2002-12-10 2005-08-09 삼성전자주식회사 기준 셀들을 갖는 자기 램 소자 및 그 구조체
US7200032B2 (en) * 2004-08-20 2007-04-03 Infineon Technologies Ag MRAM with vertical storage element and field sensor
US7172954B2 (en) * 2005-05-05 2007-02-06 Infineon Technologies Ag Implantation process in semiconductor fabrication
DE102005046777B4 (de) * 2005-09-29 2013-10-17 Altis Semiconductor Halbleiterspeicher-Einrichtung

Also Published As

Publication number Publication date
CN100485905C (zh) 2009-05-06
TW200802367A (en) 2008-01-01
US7728384B2 (en) 2010-06-01
CN101083227A (zh) 2007-12-05
US20070279978A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
TWI332210B (en) Magnetic random access memory using single crystal self-aligned diode and manufacturing and operating method thereof
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US9231192B2 (en) Semiconductor memory device and method for manufacturing the same
US9076720B2 (en) Magnetic random access memory and a method of fabricating the same
CN107068855B (zh) 用于磁阻存储器的间隔层
US6548849B1 (en) Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US8410529B2 (en) Magnetic random access memory and method of fabricating the same
US20160064654A1 (en) Semiconductor device and a manufacturing method thereof
TWI260766B (en) MRAM arrays with reduced bit line resistance and method to make the same
US8803266B2 (en) Storage nodes, magnetic memory devices, and methods of manufacturing the same
TW200306671A (en) Layout for thermally selected cross point MRAM cell
TW201143180A (en) Fabricating a magnetic tunnel junction storage element
US10134981B1 (en) Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices
US20190081102A1 (en) Semiconductor memory devices
US9837468B2 (en) Magnetoresistive random access memory device and method of manufacturing the same
EP4364542A1 (en) On-chip integration of a high-efficiency and a high-retention inverted wide-base double magnetic tunnel junction device
WO2022248224A1 (en) Spin-orbit torque (sot) magnetoresistive random-access memory (mram) with low resistivity spin hall effect (she) write line
US11778921B2 (en) Double magnetic tunnel junction device
US10580965B2 (en) Magnetic memory device
US11569438B2 (en) Magnetoresistive random-access memory device
US20230217836A1 (en) Memory metal hardmask structure
EP3958261B1 (en) Method for forming an mtj device
KR101854185B1 (ko) 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법