TWI331740B - Circuit structure for dual resolution design, a display and an electronic device using the same - Google Patents

Circuit structure for dual resolution design, a display and an electronic device using the same Download PDF

Info

Publication number
TWI331740B
TWI331740B TW95113139A TW95113139A TWI331740B TW I331740 B TWI331740 B TW I331740B TW 95113139 A TW95113139 A TW 95113139A TW 95113139 A TW95113139 A TW 95113139A TW I331740 B TWI331740 B TW I331740B
Authority
TW
Taiwan
Prior art keywords
resolution
signal
mode
double
sweep
Prior art date
Application number
TW95113139A
Other languages
English (en)
Other versions
TW200636652A (en
Inventor
Szu Hsien Lee
Original Assignee
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chimei Innolux Corp filed Critical Chimei Innolux Corp
Publication of TW200636652A publication Critical patent/TW200636652A/zh
Application granted granted Critical
Publication of TWI331740B publication Critical patent/TWI331740B/zh

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

1331740 , " 16349twf.doc/0〇6 九、發明說明··‘ 【發明所屬之技術領域】 ^發明是有關於-種支援正常(加_】)解析度顯 式/、半解析度顯示模式之雙解析度 2'' 、 顯示面板與電子裝置。 木構’及應用其之 【先前技術】 ,曰,器剛已成為普遍之平板顯示褒
種騎度模式,正常騎麵示模式盘 +解析度4讀n而言,lcd 顯示模式下。在草此愔 π止吊解析度 解柝产靡田π t清 為節省耗電或處於低 解析f應用下,LCD也可顯示於低解析度顯示模式下。 产頻亍H圖1b/麵以㈣析度顯賴式與半解析 ,式下,對於單位圖素_㈣之定義。請參考 解析度顯示模式T,—個單位圖素包括-個 素。-個完整圖素具有R,G與β三個子圖辛。請 =在半解析絲示模式下,—鮮_素包括四 圖1a與lb中,符號R,G與Β分別代表 固、Μ子圖素,而,,R1,,,,,R2,,與,,R3,,則分別代表第一 圖素’第二圖素列與第三圖素列。藉由定義如圖la斑 1b之不同單位圖素,可得到雙解析度功能。 ,種垂直掃描信號料定義在不同解析度模式下之 不同單位目素。圖2a與2b分別顯示1¾種垂J[掃描信號。 在圖2a中’為定義出勒於正常解析度模式之單位圖素, 在-個脈衝内’―個垂直掃描信號掃描—個圖素列。在圖 1331740 « ( » ) 16349twf.doc/006 , 崎疋義出適用於半解析度模式之單位圖素 脈衝内,—個垂直掃描信號掃描兩個圖素列。 + J,度為64G(列)(通道)之LCD面板為例,在 ,’需要用到640個垂直掃描信號以掃描640圖素 在桂2解析度模式下,會顯示出640*480的解析度。 在+解析度模式下,會顯示出320*240的解析度。 電路能有—種低成本與高顯示性能之雙解析度 及應用其之顯示面板與電子裝置。 【發明内容】 構,^^^目的之—在於提供-種雙解析度電路架 構之成板與電子裝置,該雙解析度電路架 構之t本低,電路面積小又具高顯示性能。 路,能他目的,本發明提供一種雙解析度電 析度電路包财置巾之雙解析度顯賴式。該雙解 路級。該移雙Γ析度開關,以及邏輯電 號,產生複數—起始脈衝與至少四時脈信 模式控制信號所^/ 4。該雙解析度_由-解析度 態掃描信號以及由該私位暫存錢所產生之該些中 信號,以產生複數=析度開關所切換之該些中態掃推 本發==面:進=析度顯示模式: 產生器,產生2 ;路T解析度電路包括:-時脈 弟一、弟三與第四時脈信號;一移位 6 1331740 16349twf.doc/006 曰存盗級,接收-起始脈衝與該第— 時脈信號,產生複數中態掃 4二與第四 收-正掃信號,一反掃作㈣;:二-正知/反掃開關’接 面招之下搞七拓戶 ° 該起始脈衝,以控制該顯干 制信號所控制,以切換該些中態 式控 及一邏輯電路級,接收由該移位暫存;以 本發明又提供一種具有一顯 析又·.,、員不极式。 示面板包括一雙解析度電路*"之電子裝置。該顯 解柄㈣-二 枝援在賴*面板中之雔 產生第一、第二、第三與第四時脈;;括二時1 產生器, 接收一起始脈衝與該第一、第二、々/u_,,位暫存态級, 產生複數中態掃描信號;_ 2與㈣時脈信號, 號,-反掃信號____關’接收一正掃信 或反播.雔㈣衝’以控制賴示面板之正掃 a反知,-雙解析度開關,由 _《正扣 :級===_=== 以及由該雙解析度開關二些中態掃描信號 生複數掃描信號,來進行雙解析“干=描信號’以產 為讓本發明之上述鱼1 .,,員:杈式。 易懂,下文特舉較佳實施例,並配 致和優點能更明顯 明如下》 艾配合所附圖式,作詳細說 【實施方式】 7 16349twf.d〇c/006 图雔s’頁示根據本發明一實施例之雙解析度電路之方塊 ^雙解析度電路所產生之輸出信號GATE1〜GATE4可 :、在不同解析度顯不模式下之掃描信號,如圖或加 1不之掃描信號。參考圖3,該雙解析度電路包括: 生器31。,移位暫存器級,正掃/反掃開關35〇 ’ 又~析度開關370與邏輯電路級390。 〇時脈產生器310根據控制信號CTL,兩個原始時脈信 號CKV1/CKV2與兩個解析度模式控制信號N〇RMAL與 HALF而產生四個時脈信號CKV1,CKV2,CKV3與 KV4 °日守脈彳§號CKV2是時脈信號CKvi之反相信號。 時脈產生It 31G之操作與其錢波_乃是顯示於圖如 與4b中。 移位暫存器級330接收起始脈衝與由時脈產生器31〇 所產生的四個時脈信號CKV1 ’ CKV2,CKV3與CKV4。 移位暫存器級330至少包括四個串疊的移位暫存器 SR311,SR313,SR315 與 SR317。時脈信號 CKV1 與 CKV7 輸入至移位暫存器SR311與SR317。CKV3與CKV4輸入 至移位暫存器SR313與SR315。移位暫存器級330產生中 態掃描信號 SR_OUT—1,SR—OUT一2,SR—OUT_3 與 SR_OUT一4’其透過正掃/反掃開關35〇與雙解析度開關370 而被邏輯電路級390所處理以產生掃描信號 GATE1〜GATE4。如果在正掃(normal scan)模式下,由移位 暫存器級330所接收之起始脈衝是信號STVUI;如果在反 掃(reverse scan)模式下’由移位暫存器級33()所接收之起 1331740 16349twf.doc/006 始脈衝是信號STVBI。 移位暫存器級330之操作及其波形圖乃顯示 。 /
正掃/反掃開關350根據正掃/反掃控制信號cs°v與 XCSV而控制要進行正掃或是反掃。正掃/反掃開關⑽^ 少包括八個傳輸閘TM351〜TM358。在正掃模式下,對圖 素列之掃描方向比如為,由頂端至底部。在反掃模下: 對圖素列之掃描方向則為相反,比如為,由底部=’ 信號XCSV是信f虎CSV的反相信號。當需要正掃時,信 號CSV是邏輯高,亦即信號xcsv是邏輯低。另—方面: 當需要反掃時’信號CSV是邏輯低,亦即信號xcsv是 邏輯高。正掃/反掃開關350之詳細操作可參考圖8a 8d = 了解。 〜 雙解析度開關370根據解析度模式控制信號 NORMAL與HALF而控制要進行正常解析度模式或半解^ 析度模式。雙解析度開關370至少包括四個傳輸閘 tm371 ’ TM373,TM375,葡77。在正常解析度模式與 半解析度模式下,雙解析度開關37〇會將適當 信號”υτ—哪-晴—4傳導至邏輯電 生取終掃描信號GATE1〜GATE4。雙解析度開關37〇之詳 細操作可參考圖6,圖7與圖8a〜8d而了解。當需要正常 ,析度模式蛉’信號NORMAL是邏輯高,亦即信號 ^邏輯低。當需要半解析度模式時,信號n〇rmal是邏 輯低,亦即信號half是邏輯高。 邏輯電路級390至少包括四個NAND閑 9 丄 wi/40 • » • » 16349twf.doc/006 顯示出4級的移位暫存器,但本發明並不受 °矛多位暫存器包括兩個時脈反相 =移位暫存HS咖包括時脈反相器311a/3lie,= 目斋311b。移位暫存器SR313包括時脈反相mh/313c, 仍反if 3Γ。移位暫存器_5包括時脈反相器 哭二反相器3说。移位暫存器SR317包括時脈 哭直=17二’與反相器3l7b。如所知般,時脈反相 兩個㈣態:栓鎖態與傳輸態。處於栓鎖態時,時 =相J之輸出會被栓鎖,亦即移位暫存器之輸出也會被 枚鎖。處在傳輸態時,則移位暫存器之輸出即為其輸入。 移位暫存器與時脈反相器之_在此不特別限定。 如圖3與圖5所示,時脈信號CKV1〜CKV4用於控制 和位暫存$之狀態。tb如’時脈信號CKV1與CKV2用於 ,制移位暫存器SR311。如果在正掃模式下,由移位暫存 益級330所接收之起始脈衝是信號swui;如果在反掃模 式下’由移位暫存器級33〇所接收之起始脈衝是信號 BI。此外,取決於正掃或反掃模式,起始脈衝會輸入 至移位暫存器級330中之第-個或最後一個移位暫存器。 圖5,只顯不出在正掃模式下,起始脈衝會輸 入至第-級移位暫存器SR3U,#成其輸入信號;而^一 ^移位暫存器之輸出信號則當成下-級暫存器之輸入信 %丄比如,在正掃模式下,第一級移位暫存器SR311之輸 。幻5號SR一〇UT_l當成下一級移位暫存器队313之輪入信 號另方面,在反掃模式下,起始脈衝STV(STVBI)會
II 1331740 r · • j 16349twf.doc/006 輸入至最後—級移位暫存器肥⑴當成其輸人信號;下 級私位暫存$之輸出信制當成前—級暫存器之輸入信 號’不過為了簡化起見,圖5並未顯示出反掃之情形。比 如,在反掃模式下’最後—級移位暫翻則7之輸出信 號SR_OUT_4當成其别一級移位暫存$跋仍之輸入作 號。正掃/反掃關350可將適當的起始脈衝與中態掃描信 號傳導至適當的移位暫存器。正掃/反掃開關35()之詳細傳 導操作將參考圖8a〜8d而描述。 圖6顯示在正常解析度模式下之掃描信號 GATE1〜GATE4之波形圖。在正常解析度模式下,為了產 生如圖2a所示之掃描信號以丁別〜以丁以, 0八1£1~0入1£4可表示如下: GATE1=NAND (SR_OUT_l, SR_〇ut_2, ENBV) GATE2=NAND (SR_OUT_2, SR__〇UT_3, ENBV) GATE3=NAND (SR一OUT—3, SR一〇UT_4, ENBV) GATE4=NAND (SR_OUT_4, SR—〇UT_5, ENBV) 雖然未顯示於附圖中’信號SR—OUT—5代表的是由移 位暫存器級330中之第五級移位暫存器(未示出)之輸出信 號。在圖3中雖然只顯示出移位暫存器級33〇之四級移位 暫存器與四個掃描信號GATE1〜GATE4,但本發明並不受 限於此。比如,在LCD面板具有640個圖素列下,需要 640個掃描信號GATE1〜GATE64〇,且移位暫存器級33〇 也需要640個移位暫存器。 圖7顯示在半解析度模式下之掃描信號波形圖。在半 12 1331740 « ^ . i 6349twf.doc/006 解析度模式下’為了產生如圖2b所示之掃描信號 GATE1 〜GATE4,GATE1 〜GATE4 可表示如下: ^ GATE1=NAND (SR—OUT—l,SR—OUT 3, ENBV) GATE2=NAND (SR一OUT—2, SR—OUT—3, ENBV) GATE3=NAND (SR一OUT—3, SR—OUT—5, ENBV) GATE4=NAND (SR_OUT_4, SR_〇UT_5, ENBV)
如圖3所示,移位暫存器級33〇之輸出信號 SR一OUT_l〜SR一OUT—4 f旁通正掃/反掃開g 35〇而到達 雙解析度開關370 ’所以正掃/反掃開關35〇並未顯示於圖 6與圖7中。 圖8a〜8d顯不在正掃/反掃模式及正常/半解析度模式 下之信號路徑。 ' 圖8a顯示在正掃與正常解析度模式下之信號路徑。 在此情況下,正掃/反掃開關35〇之傳輸閘tm352、 ΤΜ353、ΤΜ356與ΤΜ357合導i甬 《擁站』ώ / θ蛉通,及雙解析度開關370 之傳輸閘ΤΜ37!與ΤΜ375也會導通,但其他的傳輸閑則 不導通。麟stvui料人至位移暫抑SR3u,而脈衝 STVBO則由位移暫存器SR3n所產生。脈衝灯观會饋 入至NAND閘NAND4. ’當成輸入信號之一。 圖Sb顯示在正掃與半解析度模式下之信號路徑。 此情況下’正掃/反掃開關烟之傳輸閘τΜ352、頂353 ΤΜ356與ΤΜ357會導诵,另德切〜— g令逋,及雙解析度開關37〇 TM373與TM377也合導捐,加甘 曰¥通,但其他的傳輸閘則不導通 脈衝STVUI會饋入至位移暫存哭 守
H许為SR31卜而脈衝STVE 13 1331740 * * . 16349twf.doc/006
則由位移暫存器SR3H所產生。脈衝SWB NAND閘NAND4 ’當成輸入信號之__ Λ ^ 圖8c顯示在反掃與正常解析度模式下之信號路和。 在此情況下,正掃/反掃開關35〇之傳輸間τΜ3^、 TM354、TM355與TM358會導通,及雙解析 之傳輸閘T誦與TM375也會導通,但其他 不導通。脈衝STVBI會饋入至位移暫存器則7 上
STVUO則由位移暫存器8尺311所產生。 柯 圖如顯示在反掃與半解析度模式下之信號路徑。在 此情況下’正掃/反掃開關35〇之傳輸閘侧5卜勘Μ、 擺55與™358會導通,及雙解析度削_之傳輸閉 麵與簡也會導通,但其他的傳輸問則不= 脈衝STVBI會饋入至位移暫存器_7,而脈衝stvu〇 則由位移暫存器SR311所產生。 利用此實補’可達絲支援正㈣析度顯示模式與 +解析度顯示模式之雙解析度電路架構。此雙解析度電路 架構不但是低成本且又有高性能。 圖9顯示根據本發明另—實施例之電子裝置。在圖9 中、電子裂置900至少包括顯示面板92〇,此顯示面板92〇 至if 正常解析度顯示模式與半騎度顯示模式 之^析度電路940。雙解析度電路_可能相似或相同 於θ 3之雙解析度電路3⑻。此電子裝置可能為 ,但不受 固人數位助理(PDA),行動電話等。信號STVU〇(Start u s Up 〇ut)與# 號 sTVB〇(start Pulse Bottom Out)可用 1331740 * -. I6349twf.doc/006 於電路功能測試。, 雖然本發明已以較佳實施例揭露如上,麩立 定^,任何熟習此技藝者’在不腕離本發明之精: 和範圍内,當可作些許之更動與潤飾,因此本 範圍當視後附之申請專利範圍所界定者為準。之保瘦 【圖式簡單說明】 之單lb騎在正料析賴式財解析度模式下 圖2a與2b顯示應用於正常解析度模式與半 式下之兩種垂直掃描信號。 斤又杈 圖。圖3顯示根據本發明一實施例之雙解析度電路之方塊 圖如顯示用於圖3之雙解析度電路之時脈 圖之時脈產生器所產生之時脈信‘ 及其:::『之雙解析度電路之位移暫存器,以 正常解析度模式下之掃描信號波形圖。 1在半騎龍式下之掃描錢波 下之顯林场/反職叙伟析度模式 圖9顯不根據本發明另一實施例之 【主要元件符魏明】 計裝置。 雙解析度電路 310 :時脈產生器 15 1331740 * · * . 16349twf.doc/0〇6 330 :移位暫存器級 350 :正掃/反掃開關 370 :雙解析度開關 390 :邏輯電路級 SR311 ’ SR313,SR315,SR317 :移位暫存器 TM351 〜TM358,TM371,TM373,TM375,TM377,TM401, TM403,TM405,TM407 :傳輸閘 NAND1 〜NAND4 : NAND 閘 311a ’ 311c , 313a , 313c , 315a , 315c , 317a , 317c :時 脈反相器 311b,313b,315b,317b :反相器 900 :電子裝置 920 =顯示面板 940 :雙解析度電路 16

Claims (1)

  1. 丄J J_L /外U 16349twf.doc/006 十、申請專利範圍·· ι· 一種雙解析度電路, 度顯示模式,該雙解析度電=:顯示裝置中之雙解析 一移位暫存哭、級技 號,產生複數中態。掃描信起始脈衝與至少四時脈信 一雙解析度開關,由_^ 以切換該些中態掃^ &析度模式控制信號所控制, -邏輯二C徑;以及 中態掃描信號以及由位暫存器級所產生之該些 描信號,生度/所城之該些中態掃 括:申―第】項所述之雙解析度電路,更包 —時脈產生器,接收第— :析度模式控制信號,並根據第控於該 第-、第二、ΐ號,該時脈產生器輪出該 3.如申請專利、^ 7仏號至該移位暫存器級。 該雙解析度;===之雙解析度電路,其中 析度顯示模式,處㈣正常斤度顯示模式與-半解 脈信號相關於該第」時脈信式時,該第三時 第二時脈信號。 〜μ4四時脈信號相關於該 處於專利範圍第3項所述之雙解析度〜 二時二㈣式時’該第三時派信f;:關二中 就而该弟四時脈信號相關於該第-時第 17 1331740 '« . 16349twf.doc/006 _ 5·如申請專利範圍第1項所述之雙解析度電路,其中 該=移暫存器級包括串疊之複數移位暫存器,該些移位暫 存裔之操作狀態受控於該些時脈信號;以及 〇〇在一正掃模式下’該些移位暫存器之第一級移位暫存 器接收該起始脈衝,以及該些移位暫存器之輸出信號當成 5亥些中態掃描信號,以輸入至該邏輯電路級;以及 时在一反掃模式下,該些移位暫存器之最後一級移位暫 存器接收該起始脈衝,以及該些移位暫存器之輸出信號當 成該些中態掃描信號,以輸入至該邏輯電路級。 儿田
    6.如申請專利範圍第5項所述之雙解析度電路,更包 上一正掃/反掃開關,接收一正掃控制信號,一反掃控制 信號與該起鎌衝,紅掃/反朗騎從該㈣疊移^ 存器之一所輸出之信號傳導至另一移位暫存器。且 _ 7.如申請專利範圍第6項所述之雙解析度電路,1 該正掃控制信號為該反掃控制信號之一反相信號;以^ 在-正掃模式下,前_級移位暫存器之該 入至下一級移位暫存器以當成其輸入;或 。儿貝 在-逆掃模式下,下-級移位暫存器之該輪 入至前一級移位暫存器以當成其輸入。 D…貝 8.如申請專利範圍第6項所述之雙解析度電路,盆 該正掃/反掃開關包括第一串疊傳輪閘群盥第_ :二中 閘群;以及 U〜串$傳輸 在一正掃模式下,該第一串疊傳輸閘群為導通而該第 18 16349twf.doc/006 一串$傳輸閘群則不導通;或 第二第-串4傳輪,為不導通一 該二==第1項所述之雙解析度電路’其中 在-正二絲,括弟二傳輸間群與第四傳輪閘.以及 而該第四傳輪㈣不導該弟二傳輸問群狀通 在一半解析度顯示模式 而該第四傳輸閘群則導i 弟二傳輸閘群為不導通 該邏輯H專=範圍第1項所述之雙解析度電路,其中 暫存器所輸出二卜致能信號與該移位 該些掃描信號。—中心知描域進行邏辑運算,以產生 解析度模式信i。…正常解析度模式信號與一半 該顯^申f專利f㈣1項所述之雙解析度電路,其中 裒置疋一液晶顯示(LCD)面板。 r 13·一種顯示面板,包括: :雙解析度電路’支援在鋪 叫式,該雙解析度電路包括:⑯中之又解析度顯 %脈產生态,產生至少四個時脈信號; ^ . 和位暫存益級,接收一起始脈衝盘± Μ’產生複數中態掃描錢; U四個時脈 19 1331740 1 * 4 16349twf.d〇c/006 掃控制信號關’接收—轉控㈣號,一反 掃;Ί起始麵’以㈣_示面板之正掃或反 雙解析度開關’由—解析度模式所松 制’以切換;些中態掃描信號之信號::就所控 =描信號1赵絲掃描信號了 权式。 心I· μ 1輯電路級’接收由該移位暫存器級所產斗夕 〜祕描錢以及由該雙解析度_所_之該些中 來進行雙解析度顯示 括:14.-種具有—顯示面板之電子農置,該顯示面板包 示模:雙=二在該顯示面心之雙解析度顯 :時脈產生器,產生至少四個時脈信號; 錢,產起始脈衝舆該四個時脈 制,信信號所控 邏輯電路級,接收由該移位暫存器 fc: /古站· I、; 72 L上丄仙“析. _ ’王土 < 號,來進行雙解析度顯示 以及由該雙解析度開關所切換之該此中 撝t唬,以產生複數掃描信“ · —中 模式。 20
TW95113139A 2005-04-15 2006-04-13 Circuit structure for dual resolution design, a display and an electronic device using the same TWI331740B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US67196505P 2005-04-15 2005-04-15

Publications (2)

Publication Number Publication Date
TW200636652A TW200636652A (en) 2006-10-16
TWI331740B true TWI331740B (en) 2010-10-11

Family

ID=37077777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW95113139A TWI331740B (en) 2005-04-15 2006-04-13 Circuit structure for dual resolution design, a display and an electronic device using the same

Country Status (2)

Country Link
CN (1) CN100538813C (zh)
TW (1) TWI331740B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10798354B2 (en) 2018-03-20 2020-10-06 Delta Electronics, Inc. Projection display apparatus and method for controlling the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610185B (zh) * 2011-01-25 2015-12-02 群康科技(深圳)有限公司 支持双解析度显示的显示装置与其驱动方法
CN104952425B (zh) 2015-07-21 2017-10-13 京东方科技集团股份有限公司 显示基板、显示装置以及显示基板分辨率调节方法
CN104966506B (zh) * 2015-08-06 2017-06-06 京东方科技集团股份有限公司 一种移位寄存器、显示面板的驱动方法及相关装置
CN106157873B (zh) * 2016-08-31 2019-02-26 昆山工研院新型平板显示技术中心有限公司 一种栅极驱动装置、驱动方法及显示面板
CN107591129B (zh) * 2017-09-04 2019-08-30 深圳市华星光电半导体显示技术有限公司 用于发光二极管显示的扫描驱动电路及显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10798354B2 (en) 2018-03-20 2020-10-06 Delta Electronics, Inc. Projection display apparatus and method for controlling the same

Also Published As

Publication number Publication date
CN100538813C (zh) 2009-09-09
TW200636652A (en) 2006-10-16
CN1848236A (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
TWI331740B (en) Circuit structure for dual resolution design, a display and an electronic device using the same
US6384816B1 (en) Image display apparatus
US20180122492A1 (en) Pulse output circuit, shift register and display device
TW200839707A (en) Flat display
JP2958687B2 (ja) 液晶表示装置の駆動回路
US7605793B2 (en) Systems for display images including two gate drivers disposed on opposite sides of a pixel array
TW200830247A (en) Gate driver
US9147357B2 (en) Display device and electronic apparatus
WO2017185822A1 (zh) 移位寄存器、栅极驱动电路、阵列基板
TW201005714A (en) Display module and driving method thereof
TWI336987B (en) Power circuit, display device, and mobile terminal
US20040052327A1 (en) Bi-directional shift-register circuit
JP2006317929A (ja) デュアル解像度構成用の回路構造
TW200820192A (en) Liquid crystal display, driving circuit and driving method thereof
JP2003115194A (ja) シフトレジスタ
TWI402808B (zh) 液晶顯示器驅動電路
CN109166544B (zh) 栅极驱动电路及驱动方法、阵列基板、显示装置
JP2001042286A (ja) 液晶表示素子の駆動方法及び液晶表示装置
JP3506222B2 (ja) 論理回路及び画像表示装置
US7123235B2 (en) Method and device for generating sampling signal
TW200834504A (en) Shift register and liquid crystal display device
US20100259513A1 (en) Capacity load drive device and liquid crystal display device using the same
TWI277030B (en) Charge sharing method and apparatus for display panel
JP2857976B2 (ja) 強誘電相を示す液晶表示装置及び液晶表示素子の駆動方法
JPH08179734A (ja) 液晶表示装置及び液晶表示素子用駆動回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees