CN100538813C - 双分辨率电路架构,及应用其的显示面板及电子装置 - Google Patents

Abstract

本发明提供一种支持正常分辨率显示模式与半分辨率显示模式的双分辨率电路架构。在此双分辨率电路架构中，响应于起始脉冲，串迭的移位寄存器是由数个时钟信号所控制，以产生中态扫描信号。正扫/反扫开关，用于控制正扫模式与反扫模式，将从某一移位寄存器所输出的该些中态扫描信号反馈至另一移位寄存器。双分辨率开关将该些中态扫描信号的信号路径切换至逻辑门。逻辑门对该些中态扫描信号与致能信号进行逻辑运算以得到用于双分辨率显示模式的最终扫描信号。

Description

双分辨率电路架构，及应用其的显示面板及电子装置

技术领域

本发明是有关于一种支持正常(normal)分辨率显示模式与半分辨率显示模式的双分辨率电路架构，及应用其的显示面板与电子装置。

背景技术

液晶显示器(LCD)已成为普遍的平板显示装置。在LCD中，至少有两种分辨率模式，正常分辨率显示模式与半分辨率显示模式。一般而言，LCD都显示于正常分辨率显示模式下。在某些情况下，比如，为节省耗电或处于低分辨率应用下，LCD也可显示于低分辨率显示模式下。

图1a与图1b分别显示正常分辨率显示模式与半分辨率显示模式下，对于单位像素(unit pixel)的定义。请参考图1a，在正常分辨率显示模式下，一个单位像素包括一个完整像素。一个完整像素具有R，G与B三个子像素。请参考图1a，在半分辨率显示模式下，一个单位像素包括四个完整像素。在图1a与1b中，符号R，G与B分别代表R，G与B子像素，而“R1”，“R2”与“R3”则分别代表第一像素列，第二像素列与第三像素列。通过定义如图1a与1b的不同单位像素，可得到双分辨率功能。

两种垂直扫描信号用于定义在不同分辨率模式下的不同单位像素。图2a与2b分别显示两种垂直扫描信号。在图2a中，为定义出适用于正常分辨率模式的单位像素，在一个脉冲内，一个垂直扫描信号扫描一个像素列。在图2b中，为定义出适用于半分辨率模式的单位像素，在一个脉冲内，一个垂直扫描信号扫描两个像素列。

以分辨率为640(列)*480(通道)的LCD面板为例，在此面板中，需要用到640个垂直扫描信号以扫描640像素列。在正常分辨率模式下，会显示出640*480的分辨率。在半分辨率模式下，会显示出320*240的分辨率。

故而，较好能有一种低成本与高显示性能的双分辨率电路架构，及应用其的显示面板与电子装置。

发明内容

本发明的目的之一在于提供一种双分辨率电路架构，及应用其的显示面板与电子装置，该双分辨率电路架构的成本低，电路面积小又具高显示性能。

为达上述及其它目的，本发明提供一种双分辨率电路，能支持在显示装置中的双分辨率显示模式。该双分辨率电路包括移位寄存器级、双分辨率开关、以及逻辑电路级。该移位寄存器级接收起始脉冲与至少四时钟信号，产生多个中态扫描信号。该双分辨率开关由分辨率模式控制信号所控制，以切换该些中态扫描信号的信号路径。该逻辑电路级接收由该移位寄存器级所产生的该些中态扫描信号以及由该双分辨率开关所切换的该些中态扫描信号，以产生多个扫描信号，来进行双分辨率显示模式。

本发明也提供一种显示面板，具有能支持双分辨率显示模式的双分辨率电路。该双分辨率电路包括：时钟产生器，产生第一、第二、第三与第四时钟信号；移位寄存器级，接收起始脉冲与该第一、第二、第三与第四时钟信号，产生多个中态扫描信号；正扫/反扫开关，接收正扫信号、反扫信号与该起始脉冲，以控制该显示面板的正扫或反扫；双分辨率开关，由分辨率模式控制信号所控制，以切换该些中态扫描信号的信号路径；以及逻辑电路级，接收由该移位寄存器级所产生的该些中态扫描信号以及由该双分辨率开关所切换的该些中态扫描信号，以产生多个扫描信号，来进行双分辨率显示模式。

本发明又提供一种具有显示面板的电子装置。该显示面板包括双分辨率电路，以支持在该显示面板中的双分辨率显示模式。该双分辨率电路包括：时钟产生器，产生第一、第二、第三与第四时钟信号；移位寄存器级，接收起始脉冲与该第一、第二、第三与第四时钟信号，产生多个中态扫描信号；正扫/反扫开关，接收正扫信号、反扫信号与该起始脉冲，以控制该显示面板的正扫或反扫；双分辨率开关，由分辨率模式控制信号所控制，以切换该些中态扫描信号的信号路径；以及逻辑电路级，接收由该移位寄存器级所产生的该些中态扫描信号以及由该双分辨率开关所切换的该些中态扫描信号，以产生多个扫描信号，来进行双分辨率显示模式。

为让本发明的上述与其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1a与1b显示在正常分辨率模式与半分辨率模式下的单位像素。

图2a与2b显示应用于正常分辨率模式与半分辨率模式下的两种垂直扫描信号。

图3显示根据本发明一实施例的双分辨率电路的方块图。

图4a显示用于图3的双分辨率电路的时钟产生器，图4b显示由图4a的时钟产生器所产生的时钟信号波形图。

图5显示用于图3的双分辨率电路的移位寄存器，以及其输出信号波形图。

图6显示在正常分辨率模式下的扫描信号波形图。

图7显示在半分辨率模式下的扫描信号波形图。

图8a～8d显示在正扫/反扫模式及正常/半分辨率模式下的信号路径。

图9显示根据本发明另一实施例的电子装置。

[主要元件标号说明]

300：双分辨率电路

310：时钟产生器

330：移位寄存器级

350：正扫/反扫开关

370：双分辨率开关

390：逻辑电路级

SR311，SR313，SR315，SR317：移位寄存器

TM351～TM358，TM371，TM373，TM375，TM377，TM401，TM403，TM405，TM407：传输门

NAND1～NAND4：NAND门

311a，311c，313a，313c，315a，315c，317a，317c：时钟反相器

311b，313b，315b，317b：反相器

900：电子装置

920：显示面板

940：双分辨率电路

具体实施方式

图3显示根据本发明一实施例的双分辨率电路的方块图。此双分辨率电路所产生的输出信号GATE1～GATE4可当成在不同分辨率显示模式下的扫描信号，如图2a或2b所示的扫描信号。参考图3，该双分辨率电路300包括：时钟产生器310，移位寄存器级330，正扫/反扫开关350，双分辨率开关370与逻辑电路级390。

时钟产生器310根据控制信号CTL，两个原始时钟信号CKV1/CKV2与两个分辨率模式控制信号NORMAL与HALF，而产生四个时钟信号CKV1，CKV2，CKV3与CKV4。时钟信号CKV2是时钟信号CKV1的反相信号。时钟产生器310的操作与其信号波形图乃是显示于图4a与4b中。

移位寄存器级330接收起始脉冲与由时钟产生器310所产生的四个时钟信号CKV1，CKV2，CKV3与CKV4。移位寄存器级330至少包括四个串迭的移位寄存器SR311，SR313，SR315与SR317。时钟信号CKV1与CKV2输入至移位寄存器SR311与SR317。CKV3与CKV4输入至移位寄存器SR313与SR315。移位寄存器级330产生中态扫描信号SR_OUT_1、SR_OUT_2、SR_OUT_3与SR_OUT_4，其通过正扫/反扫开关350与双分辨率开关370而被逻辑电路级390所处理以产生扫描信号GATE1～GATE4。如果在正扫(normal scan)模式下，由移位寄存器级330所接收的起始脉冲是信号STVUI；如果在反扫(reversescan)模式下，由移位寄存器级330所接收的起始脉冲是信号STVBI。

移位寄存器级330的操作及其波形图乃显示于图5。

正扫/反扫开关350根据正扫/反扫控制信号CSV与XCSV而控制要进行正扫或是反扫。正扫/反扫开关350至少包括八个传输门TM351～TM358。在正扫模式下，对像素列的扫描方向比如为，由顶端至底部。在反扫模式下，对像素列的扫描方向则为相反，比如为，由底部至顶端。信号XCSV是信号CSV的反相信号。当需要正扫时，信号CSV是逻辑高，亦即信号XCSV是逻辑低。另一方面，当需要反扫时，信号CSV是逻辑低，亦即信号XCSV是逻辑高。正扫/反扫开关350的详细操作可参考图8a～8d而了解。

双分辨率开关370根据分辨率模式控制信号NORMAL与HALF而控制要进行正常分辨率模式或半分辨率模式。双分辨率开关370至少包括四个传输门TM371、TM373、TM375、TM377。在正常分辨率模式与半分辨率模式下，双分辨率开关370会将适当的中态扫描信号SR_OUT_1～SR_OUT_4传导至逻辑电路级390，以产生最终扫描信号GATE1～GATE4。双分辨率开关370的详细操作可参考图6，图7与图8a～8d而了解。当需要正常分辨率模式时，信号NORMAL是逻辑高，亦即信号HALF是逻辑低。当需要半分辨率模式时，信号NORMAL是逻辑低，亦即信号HALF是逻辑高。

逻辑电路级390至少包括四个NAND门NAND1～NAND4。逻辑电路级390对致能信号ENBV与由正扫/反扫开关350的输出信号进行逻辑运算，以产生最终扫描信号GATE1～GATE4。在此实施例中，于正常分辨率模式下，乃通过NAND逻辑运算，以避免最终扫描信号GATE1～GATE4会彼此重迭。

图4a显示用于图3的双分辨率电路的时钟产生器310，图4b显示由图4a的时钟产生器所产生的时钟信号波形图。如图4a所示，时钟产生器310包括四个传输门TM401、TM403、TM405与TM407。传输门的导通/不导通是由信号NORMAL与HALF所控制。当信号NORMAL是逻辑高且信号HALF是逻辑低时，亦即处于正常分辨率模式下时，传输门TM403与TM407是导通，而传输门TM401与TM405不导通。所以，处于正常分辨率模式下时，CKV3＝CKV1及CKV4＝CKV2。相似地，当信号NORMAL是逻辑低且信号HALF是逻辑高时，亦即处于半分辨率模式下时，传输门TM403与TM407是不导通，而传输门TM401与TM405则导通。所以，处于半分辨率模式下时，CKV4＝CKV1及CKV3＝CKV2。在不同分辨率模式下的信号CKV1～CKV4的波形显示于图4b中。信号CKV1～CKV4用于控制在移位寄存器级330的移位寄存器的操作状态。

图5显示用于图3的双分辨率电路的移位寄存器330，以及其输出信号波形图。移位寄存器级330至少包括四级串迭的移位寄存器SR311～SR317。为简化图式，在图3与图5中只显示出4级的移位寄存器，但本发明并不受限于此。各移位寄存器包括两个时钟反相器与一个反相器。移位寄存器SR311包括时钟反相器311a/311c、与反相器311b。移位寄存器SR313包括时钟反相器313a/313c、与反相器313b。移位寄存器SR315包括时钟反相器315a/315c、与反相器315b。移位寄存器SR317包括时钟反相器317a/317c、与反相器317b。如所知般，时钟反相器具有两个操作态：锁存态与传输态。处于锁存态时，时钟反相器的输出会被锁存，亦即移位寄存器的输出也会被锁存。处在传输态时，则移位寄存器的输出即为其输入。移位寄存器与时钟反相器的架构在此不特别限定。

如图3与图5所示，时钟信号CKV1～CKV4用于控制移位寄存器的状态。比如，时钟信号CKV1与CKV2用于控制移位寄存器SR311。如果在正扫模式下，由移位寄存器级330所接收的起始脉冲是信号STVUI；如果在反扫模式下，由移位寄存器级330所接收的起始脉冲是信号STVBI。此外，取决于正扫或反扫模式，起始脉冲会输入至移位寄存器级330中的第一个或最后一个移位寄存器。图5只显示出在正扫模式下，起始脉冲STV(STVUI)会输入至第一级移位寄存器SR311，当成其输入信号；而前一级移位寄存器的输出信号则当成下一级寄存器的输入信号。比如，在正扫模式下，第一级移位寄存器SR311的输出信号SR_OUT_1当成下一级移位寄存器SR313的输入信号。另一方面，在反扫模式下，起始脉冲STV(STVBI)会输入至最后一级移位寄存器SR317，当成其输入信号；下一级移位寄存器的输出信号则当成前一级寄存器的输入信号，不过为了简化起见，图5并未显示出反扫的情形。比如，在反扫模式下，最后一级移位寄存器SR317的输出信号SR_OUT_4当成其前一级移位寄存器SR315的输入信号。正扫/反扫开关350可将适当的起始脉冲与中态扫描信号传导至适当的移位寄存器。正扫/反扫开关350的详细传导操作将参考图8a～8d而描述。

图6显示在正常分辨率模式下的扫描信号GATE1～GATE4的波形图。在正常分辨率模式下，为了产生如图2a所示的扫描信号GATE1～GATE4，GATE1～GATE4可表示如下：

GATE1＝NAND(SR_OUT_1，SR_OUT_2，ENBV)

GATE2＝NAND(SR_OUT_2，SR_OUT_3，ENBV)

GATE3＝NAND(SR_OUT_3，SR_OUT_4，ENBV)

GATE4＝NAND(SR_OUT_4，SR_OUT_5，ENBV)

虽然未显示于附图中，信号SR_OUT_5代表的是由移位寄存器级330中的第五级移位寄存器(未示出)的输出信号。在图3中虽然只显示出移位寄存器级330的四级移位寄存器与四个扫描信号GATE1～GATE4，但本发明并不受限于此。比如，在LCD面板具有640个像素列下，需要640个扫描信号GATE1～GATE640，且移位寄存器级330也需要640个移位寄存器。

图7显示在半分辨率模式下的扫描信号波形图。在半分辨率模式下，为了产生如图2b所示的扫描信号GATE1～GATE4，GATE1～GATE4可表示如下：

GATE1＝NAND(SR_OUT_1，SR_OUT_3，ENBV)

GATE2＝NAND(SR_OUT_2，SR_OUT_3，ENBV)

GATE3＝NAND(SR_OUT_3，SR_OUT_5，ENBV)

GATE4＝NAND(SR_OUT_4，SR_OUT_5，ENBV)

如图3所示，移位寄存器级330的输出信号SR_OUT_1～SR_OUT_4会旁通正扫/反扫开关350而到达双分辨率开关370，所以正扫/反扫开关350并未显示于图6与图7中。

图8a～8d显示在正扫/反扫模式及正常/半分辨率模式下的信号路径。

图8a显示在正扫与正常分辨率模式下的信号路径。在此情况下，正扫/反扫开关350的传输门TM352、TM353、TM356与TM357会导通，及双分辨率开关370的传输门TM371与TM375也会导通，但其它的传输门则不导通。脉冲STVUI会馈入至移位寄存器SR311，而脉冲STVBO则由移位寄存器SR317所产生。脉冲STVBI会馈入至NAND门NAND4，当成输入信号之一。

图8b显示在正扫与半分辨率模式下的信号路径。在此情况下，正扫/反扫开关350的传输门TM352、TM353、TM356与TM357会导通，及双分辨率开关370的传输门TM373与TM377也会导通，但其它的传输门则不导通。脉冲STVUI会馈入至移位寄存器SR311，而脉冲STVBO则由移位寄存器SR317所产生。脉冲STVBI会馈入至NAND门NAND4，当成输入信号之一。

图8c显示在反扫与正常分辨率模式下的信号路径。在此情况下，正扫/反扫开关350的传输门TM351、TM354、TM355与TM358会导通，及双分辨率开关370的传输门TM371与TM375也会导通，但其它的传输门则不导通。脉冲STVBI会馈入至移位寄存器SR317，而脉冲STVUO则由移位寄存器SR311所产生。

图8d显示在反扫与半分辨率模式下的信号路径。在此情况下，正扫/反扫开关350的传输门TM351、TM354、TM355与TM358会导通，及双分辨率开关370的传输门TM373与TM377也会导通，但其它的传输门则不导通。脉冲STVBI会馈入至移位寄存器SR317，而脉冲STVUO则由移位寄存器SR311所产生。

利用此实施例，可达成能支持正常分辨率显示模式与半分辨率显示模式的双分辨率电路架构。此双分辨率电路架构不但是低成本且又有高性能。

图9显示根据本发明另一实施例的电子装置。在图9中，电子装置900至少包括显示面板920，此显示面板920至少包括能支持正常分辨率显示模式与半分辨率显示模式的双分辨率电路940。双分辨率电路940可能相似或相同于图3的双分辨率电路300。此电子装置可能为，但不受限于，个人数字助理(PDA)、移动电话等。信号STVUO(Start Pulse Up Out)与信号STVBO(Start Pulse Bottom Out)可用于电路功能测试。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (14)

1.一种双分辨率电路，支持在显示装置中的双分辨率显示模式，该双分辨率电路包括：

移位寄存器级，至少包括四个串迭的移位寄存器，接收起始脉冲与至少四时钟信号，产生多个中态扫描信号；

双分辨率开关，至少包括四个传输门，由分辨率模式控制信号所控制，以切换该些中态扫描信号的信号路径；以及

逻辑电路级，至少包括四个NAND门，接收由该移位寄存器级所产生的该些中态扫描信号以及由该双分辨率开关所切换的该些中态扫描信号，以产生多个扫描信号，来进行双分辨率显示模式。

2.根据权利要求1所述的双分辨率电路，还包括：

时钟产生器，接收第一与第二时钟信号，受控于该分辨率模式控制信号，并根据第一与第二时钟信号而产生第一、第二、第三与第四时钟信号，该时钟产生器输出该第一、第二、第三与第四时钟信号至该移位寄存器级。

3.根据权利要求2所述的双分辨率电路，其中该双分辨率显示模式包括正常分辨率显示模式与半分辨率显示模式，处于该正常分辨率显示模式时，该第三时钟信号等于该第一时钟信号而该第四时钟信号等于该第二时钟信号。

4.根据权利要求3所述的双分辨率电路，其中处于该半分辨率显示模式时，该第三时钟信号等于该第二时钟信号而该第四时钟信号等于该第一时钟信号。

5.根据权利要求1所述的双分辨率电路，其中，该些移位寄存器的操作状态受控于该些时钟信号；以及

在正扫模式下，该些移位寄存器的第一级移位寄存器接收该起始脉冲，以及该些移位寄存器的输出信号当成该些中态扫描信号，以输入至该逻辑电路级；以及

在反扫模式下，该些移位寄存器的最后一级移位寄存器接收该起始脉冲，以及该些移位寄存器的输出信号当成该些中态扫描信号，以输入至该逻辑电路级。

6.根据权利要求5所述的双分辨率电路，还包括：

正扫/反扫开关，接收正扫控制信号、反扫控制信号与该起始脉冲，该正扫/反扫开关将从该些串迭移位寄存器之一所输出的信号传导至另一移位寄存器。

7.根据权利要求6所述的双分辨率电路，其中该正扫控制信号为该反扫控制信号的反相信号；以及

在正扫模式下，前一级移位寄存器的该输出信号馈入至下一级移位寄存器以当成其输入；或

在反扫模式下，下一级移位寄存器的该输出信号馈入至前一级移位寄存器以当成其输入。

8.根据权利要求6所述的双分辨率电路，其中该正扫/反扫开关包括第一串迭传输门群与第二串迭传输门群；以及

在正扫模式下，该第一串迭传输门群为导通而该第二串迭传输门群则不导通；或

在反扫模式下，该第一串迭传输门群为不导通而该第二串迭传输门群则导通。

9.根据权利要求1所述的双分辨率电路，其中该双分辨率开关包括第三传输门群与第四传输门群；以及

在正常分辨率显示模式下，该第三传输门群为导通而该第四传输门群则不导通；或

在半分辨率显示模式下，该第三传输门群为不导通而该第四传输门群则导通。

10.根据权利要求1所述的双分辨率电路，其中该逻辑电路级包括至少四个NAND门，对致能信号与该移位寄存器所输出的该些中态扫描信号进行逻辑运算，以产生该些扫描信号。

11.根据权利要求1所述的双分辨率电路，其中该分辨率模式控制信号包括正常分辨率模式信号与半分辨率模式信号。

12.根据权利要求1所述的双分辨率电路，其中该显示装置是液晶显示面板。

13.一种显示面板，包括：

双分辨率电路，支持在该显示面板中的双分辨率显示模式，该双分辨率电路包括：

时钟产生器，产生至少四个时钟信号；

移位寄存器级，至少包括四个串迭的移位寄存器，接收起始脉冲与该四个时钟信号，产生多个中态扫描信号；

正扫/反扫开关，至少包括八个传输门，接收正扫控制信号、反扫控制信号与该起始脉冲，以控制该显示面板的正扫或反扫；

双分辨率开关，至少包括四个传输门，由分辨率模式控制信号所控制，以切换该些中态扫描信号的信号路径；以及

逻辑电路级，至少包括四个NAND门，接收由该移位寄存器级所产生的该些中态扫描信号以及由该双分辨率开关所切换的该些中态扫描信号，以产生多个扫描信号，来进行双分辨率显示模式。

14.一种具有显示面板的电子装置，该显示面板包括：

双分辨率电路，支持在该显示面板中的双分辨率显示模式，该双分辨率电路包括：

时钟产生器，产生至少四个时钟信号；

移位寄存器级，至少包括四个串迭的移位寄存器，接收起始脉冲与该四个时钟信号，产生多个中态扫描信号；

正扫/反扫开关，至少包括八个传输门，接收正扫控制信号、反扫控制信号与该起始脉冲，以控制该显示面板的正扫或反扫；

双分辨率开关，至少包括四个传输门，由分辨率模式控制信号所控制，以切换该些中态扫描信号的信号路径；以及

逻辑电路级，至少包括四个NAND门，接收由该移位寄存器级所产生的该些中态扫描信号以及由该双分辨率开关所切换的该些中态扫描信号，以产生多个扫描信号，来进行双分辨率显示模式。

Images