TWI328875B - Method of forming a semiconductor device - Google Patents

Description

九、發明說明： <相關申請案> 本案要請求20〇4年9月28日申請之No. 60/613871美國 專利暫時申請案的權益。 C發明所屬之技術領域3 發明領域 本發明係有關於積體電路及其製造方法。 發明背景 電子元件的市場不斷地要求以更低的成本來達到較高 的性能。為能滿足這些需求，包含多種電子元件構成的組 件乃必須被更有效率地製成且更要求設計規格。 有一種電子元件係為金屬氧化物矽電晶體元件。該等 氧化物矽電晶體元件會被大量製設在單一基材上，嬖如— 矽基材。當以高電壓來操作該等元件時會有一個問題，即 連續地操作可能會在該電晶體的接面，例如汲極/閘極接 面造成許多的電子/電洞對。該等電子/電洞對若形成夠 大的電荷濃度，則可能會減低該等電晶體的臨界值或導 致變成寄生橫向雙極電晶體形成於該基材内。 在設計及製造電子元件時之二相對因素係為較高的性 能與較低的成本。通常該二因素會呈直接反比，因為製成 更精確的祕和更多的結構乃需要更多的處理和罩體此 自會增加該等it件的成本。相反地，減少製程和罩體將會 造成性能問題’或不能達成性能規範巾的操作，因為有些 1328875 結構可能必須由該電子元件中被略除。 【發明内容3 發明概要 本發明係為一種半導體結構，包含：一基材含有一第 5 —表面；一第一絕緣材料設在該第一表面的至少一部份 上，該第一絕緣材料含有多數開孔可形成通至第一表面的 通路；一第一導電材料設在第一絕緣材料上，且被設成令 該等開孔中沒有第一導電材料；一第二絕緣材料設在第一 導電材料及部份的第一絕緣材料上，且被設成令該等開孔 10 中沒有該第二絕緣材料；及一第二導電材料設在第二絕緣 材料上及該等開孔内，而使某些設在第二絕緣材料上的第 二導電材料會與該基材電接觸。 圖式簡單說明 本發明的特徵將可為專業人士由以下所附圖式所示之 15 各實施例的詳細說明來清楚地瞭解，其中： 第1圖示出一實施例之流體喷射元件的截面圖。 第2圖示出另一實施例之流體喷射元件的截面圖。 第3圖示出第1圖中之流體喷射元件的部份放大截面 圖。 20 第4圖示出一用來選擇性控制流體喷射的電路示意圖。 第5圖示出一用來製造一流體喷射元件的方法實施例 流程圖。 第6圖示出另一用來製造一流體喷射元件的方法實施 例流程圖。 6 1328875 第7圖示出又另一用來製造一流體噴射元件的方法實 施例流程圖。 第8圖為一實施例之流體喷射元件的頂視圖。 第9圖示出一實施例的流體噴射總成。 5 C實施方式】 ' 較佳實施例之詳細說明 請參閱第1圖，所示為一實施例之流體喷射元件的截面 % 圖。一半導體元件5會被製設在基材1〇上及/或其中，該基 材最好係為矽，雖專業人士所習知的其它基材亦可使用。 10 該基材10會被使用傳統的半導體處理技術來處理，而形成 一或多個具有不同雜質濃度的區域12和14，例如主動區 . 等’其可形成電晶體或二極體。於此實施例中，在該半導 體元件5包含金屬氧化物半導體場效應電晶體（MOSFETs) 主動區之處會含有設在基材1〇内的汲極區和源極區。 15 一閘極氧化物層15會被設在該基材10之一表面上。一 ® 例如為多晶矽的半導體層20會覆設在該閘極氧化物層15 上°在某些區域中，一鈍化層25例如磷矽酸鹽玻璃會被設 在半導體層20上。在其它區域中，一導電層30會被設在半 導體層20上。但其它只設有一導電層的結構亦可使用。 20 如咕Λ 在第1圖所示的實施例中，該導電層30包含一阻抗性材 料例如一纽/鋁材料，其具有一導電性材料例如鋁設在其 上。應請瞭解該導電層3〇亦可設在鈍化層25上。又，用來 形成該阻抗材料及/或導電材料的材料係可視用途和規格 而改變。 7 一鈍化層40會覆設在導電層30上而來絕緣並保護該導 電層30。該鈍化層40可由碳化矽或氮化矽的單層或多層或 -、組合層來製成。又，其它的材料或其組合亦可用作該鈍 化層40。 多數的開孔45會被製設在該閘極氧化物層15、半導體 層2〇 '鈍化層25、導電層30、及鈍化層4〇中，以容許導電 層5〇(其亦被設在鈍化層40上）來接觸該表面，或若該表面被 部份地去除，則會接觸基材1 〇的其它部份。在一實施例中， 導電層50會接觸一被設在該基材1〇内的電晶體元件的主體 區域。在該等實施例中，該主體區域可為一 P掺雜區，但其 它的摻雜劑亦可使用。 在一實施例中，該等開孔45和製設於其内的接觸物會 被製成能儘量地靠近形成於該基材内的主動區或元件，而 不會影響該等元件或主動區的操作。其嫁實的定位係可視 基材的種類與主動區的摻雜濃度而定。此外，該等接觸物 的數目係取決於設在該基材内之主動區或元件的數目。在 一實施例中，會對該基材内的每一元件皆設有一接觸物。 在某些實施例中’該等接觸物的數目則可為形成於該基材 内之元件功率，主動區的摻雜濃度，及基材材料等的函數。 直接接觸於一MOSFET主體的創意可被用來避免在汲 極/閘極介面增加電洞對’此將能減少該MOSFET被切換 成導通的可能性’因為在其閘極只會有很小的洩漏電流。 在某些實施例中’直接接觸物可被製設在一或多個形 成於該基材10内的電晶體之間。在該等實施例中，接觸物 操作’則—主體接觸將可被形成於每一電路150中或某些電 路150中。 。月參閱第5圖，其係為依一實施例來製造流體喷射元件 的机程圖。一基材’例如基材10，係可在一NMOS製程中

被摻雜p摻雜劑，如方塊1〇〇。但是，該基材亦可在一PMOS 製耘中來摻雜η雜質。嗣一閘極氧化物材料會被覆設在該基 材表面上，見方塊2〇5。在該閘極氧化物材料提供後，有一 半導體材料例如多晶矽會被覆設在閘極氧化物材料上，如 方塊210。—絕緣材料例如磷矽酸鹽玻璃會被覆設在該半導 體材料上’見方塊215。 在提供該絕緣材料後，一或多數通孔會被設在該絕緣 材料中，見方塊220。例如，該—或多數通孔可設在需要與 一電晶體域形雜觸之處。該等通孔可被⑽至方塊215 中提供的半導黯料表面上。在料通孔形錢一第一 導電層會概在該絕緣材料上，並填人該等通孔内，見方 塊220。該料孔嗣會被超_，而不僅使在該等通孔内的 導電材料被除去，且在通孔底下的半導體材料亦會被除 去’見方塊230。於本實施例中，所製成的閑極氧化物仍會 被保留在料通孔内。在—實施财，該超_製程係為 一反應離子姓刻程序。 在該等導電材料和半導體材料被除去之後，一純化材 料會被製設在該導電材料上，見方塊攻。在某些實施例中 該鈍化材料衫會被填人該等通孔内。在其它實施例中， 該鈍化材料可被填人該等通孔内然後再除掉。保留在通孔 1328875 内的閘極氧化物嗣會被除掉，而令該等通孔開放於該基 材，見方塊240。嗣一第二導電材料會被製成，其會接觸該 等通孔内的基材，見方塊245。其它製成一半導體元件所需 的各料層嗣亦會被提供，見方塊25〇。 5 凊參閱第6圖’其係示出另一實施例之製造流體噴射元 件的流程圖。一基材例如10可被以MMOS製法來摻雜p雜 質，如方塊260。然而，該基材亦得以pm〇S製法來摻雜n 雜質’如前於第5圖中所述。 一或多個接觸區會被設在該基材上，見方塊265。該等 10接觸區可例如藉沈積一半導體材料於一閘極氧化物上（其 係被設在該基材之一表面上）而來形成。一場氧化物嗣會被 鄰設於該等接觸區。見方塊270。或者，場氧化物亦可被製 成令開孔保留在欲製設接觸物之處。 一絕緣材料例如磷矽酸鹽玻璃會被覆設在該等接觸區 15及場氧化物上，見方塊275。嗣一或多個通孔會被製成貫穿 該絕緣材料’見方塊280。該等通孔會被製設在該等接觸區 上方。以此方式，該等通孔即會對應於要與基材接觸之區 域處’或要製成電晶體閘極接觸物的區域處。 在該等通孔形成之後，一導電材料會被覆設在該絕緣 2〇材料上並填入該等通孔内，見方塊285。在該等通孔及其它 所需區域内的導電材料將會被蝕掉，如方塊290。在一實施 例中’钱刻該等通孔内的導電材料亦會蝕掉至少部份的接 觸區。該至少部份接觸區的蝕刻亦可例如藉使用反應離子 钱刻法的超蝕刻來達成。在某些實施例中，一第二蝕刻程 12 丄328875 序亦可在第-侧製程之後來使用，以除去任何殘留的接 觸物材料。 —在㈣該導電材料之後，一第二絕緣材料會被設在第 :導電材料上，如方塊295。於一實施例中，該第二絕緣材 5料會被設成不會填入該等通孔内。在其它實施例中，該第 二絕緣材料則可隨著被覆設在第—導電材料上而被填入該 等通孔内。被填入該等通孔内的第二絕緣材料嗣可被使用 習知的方法來除掉。 在第二絕緣材料被製成後，有一第二導電材料會被覆 10設在第二絕緣材料上並填入該等通孔内，見方塊300。第二 導電材料會被設入通孔内，而使在通孔内的一部份第二導 電材料會與該基材接觸，且一電接觸於該部份第二導電材 料的接觸物會被覆設在第二絕緣材料上。另一純化材料嗣 可被覆設在該第二導電材料和該元件的其它部份上，如方 15 塊305 。 第5圖中所示的實施例亦可改變來略除方塊255，而僅 使用一場氧化物。在此實施例中，該方塊26〇將會附帶提供 場氧化物來覆蓋該基材上要製成該等結構物的全部區域。 又，方塊280將會附帶超蝕刻第一導電材料，而使該等通孔 20底下的場氧化物被蝕掉以便接觸該基材。或者，亦可利用 一分開的製程步驟及在方塊180中使用的標準蝕刻程序而 在提供第一導電材料之前先除去該氧化物。 請參閱第7圖，所示為又另一實施例的流體噴射元件之 製法流程圖。在第7圖的實施例中，方塊320〜340係大致相 13 同於第5圖中所示的方塊200〜215及225。但是，不同於第5 圖在提供第一導電層之前先於第一絕緣材料中製成通孔， 其通孔會在一步驟即方塊345中藉蝕刻貫穿第一導電層與 第一絕緣層而來製成。在製成該等通孔之後，方塊330〜340 會相同於第5圖所示的方塊235〜245。 由第4〜6圖中可看出，其步驟方塊的數目並不會增 加，事實上其方塊數目係完全相同。又，因在某些實施例 中可能使用一超蝕製程’故用來製成一具有主體接觸物之 結構的實際步驟亦完全相同於那些不具有主體接觸物者。 且，除了蝕刻該導電層之外’並不需要使用其它添加的製 程來形成開孔’故相較於需要更多程序來製成對基材之接 觸物的狀況’其發生對準失誤或擴散至基材内的可能性將 會減少。 在第4及6圖所述方法的某些實施例中，超蝕刻可使部 份的基材隨著該等導電層、半導體層和閘極氧化物層一起 被除去。此方法亦可被使用在下述狀況中，例如一接觸物 需被製成透過該元件之一區域來接觸一基材的主體，而該 區域已被摻雜成一電晶體的源極區等。該第二導電層嗣可 被設成接觸該基材的主體區而該處基材已經被蝕掉。 第8圖示出一實施例之印頭4〇〇的立體放大圖。在本實 施例的印頭500具有多數的特徵細構，包括一邊緣階部5〇5 可供邊流軸送至電㈣（或流體喷發器⑽處。該印頭亦 可具有一凹槽515部份地設入該基材表面中。一槽道（或通 道)520可饋送流體至電阻器谓，及/或—系列可饋送流體 1328875 至電阻器510的孔洞525亦被示出設在該印頭上。在一實施 例中，其可具有第1圖中之印頭500所示的至少兩種特徵細 構。例如，只有饋孔525和槽道520會被製設在該印頭500 中，而沒有該邊緣階部505及/或凹槽515。在另一實施例 5 中，該邊緣階部505和槽道520會被製設在該印頭520中，而 沒有該凹槽515及/或饋孔525等。該等特徵細構的不同組 合，以及其它特徵，或完全不同的特徵等亦可被提供。 第9圖示出一可利用於一列印裝置中之印匣600的示意 圖。該印匣包含一印頭602及一匣體604會撐持該印頭。雖 10 單一印頭602被使用於該印匣600中，惟其它實施例亦可在 一匣上使用多數的的印頭。 該印匣600係被製成具有一内含的流體或墨汁供應器 裝在該匣體604内《其它的印匣結構亦可取代或附加地被設 成能由一外部供應源接收流體。其它可行的構造係可為專 15 業人士所得知。 於此所述的半導體元件結構可應用於廣泛範圍的半導 體元件技術，且可由多種半導體材料來製成。因此，雖前 述之若干半導體元件實施例係實施在<5夕基材中，但前述及 示於圖中之方法和結構亦可使用於砷化鎵、鍺、及其它半 20 導體材料中。因此，於此所述及示於圖中的方法和結構並 不受限於被製設在梦半導體材料中的元件，而亦應包括製 設在一或多種可用半導體材料中的元件，以及專業人士可 用的技術。 又，雖所述實施例已被示出包含特定的P&n型區，惟 15 1328875 應可清楚地瞭解所述之技術同樣可應用於該各區域的導電 性被倒反的半導體元件中，例如來提供雙倍的所示元件。 此外雖於此所示的實施例係以二㈣ 使各區域具有深度和寬度，惟應可清楚瞭解該等區域僅為 5 -讀之單-胞元的部份顯示，其實際上包含有多數排列 成一三維結構的該等胞元。因此，當製設在-實際元件上 時’該等區域將會具有三個維向，包括長度、寬度和深度。 應请瞭解該等圖式並不一定依比例繪製。又，在該等 圖式中，重摻雜區域(典型雜質濃度為至少1><1〇19數目/cmsup3) 10 a被以+號來(如n+或p+)來表示，而輕摻雜區域(典型濃 度為不大於5xl〇i6數目/cm3)則會以？號（如來表 示。 主動區域構件，例如一 MOSFET之源極和沒極的隔離 傳統係使用二阻罩層（即一島層與一閘極層）來達成。該島層 15會被用來在一基材上的厚場氧化物層中形成一開孔。而該 閘極層會被用來構成電晶體的閘極，並在該厚場氧化物的 島孔内形成該電晶體之自行對準且分開的主動區域（即源 極和没極）。 雖本發明的概念已被描述於結構特徵和方法步驟中， 20但請瞭解所附申請專利範圍並不受限於上述的特定細構特 徵或步驟。因該等特定的細構和步驟只是被以實施發明概 念的較佳形式來詳加說明。 【圖式簡單說明】 第1圖示出一實施例之流體噴射元件的戴面圖。 16

Claims (1)

1. U κ曰修替換頁i 第95143720號申請案申請專利範圍修正本 - 、申請專利範圍： 一種製造半導體元件的方法，包含下列步驟： 形成包括具有至少一未摻雜區域之第一表面之一 基材； 在該基材的該第一表面上製成一第一絕緣材料； 在該第一絕緣材料中製成至少一開孔，該開孔會形 成通至該基材的通路； 在該第一絕緣材料上製成一第一傳導材料； 截刻該第一傳導材料，而使形成通至該基材之通路 的該開孔中實質上沒有該第一傳導材料和該第一絕緣 材料， 在第一傳導材料上製成一第二絕緣材料；及 在該第二絕緣材料上製成一第二傳導材料，其中該 第二傳導材料會被製設在該開孔内並接觸該基材上之 該未摻雜區域。 如申請專利範圍第1項之方法，其更包含在製成第一絕 緣材料之前先製成一第三絕緣材料與一多晶矽材料於 該基材上而在該第一絕緣材料底下，且其中製成該至少 一開孔包括製成穿過該多晶矽材料至該第三絕緣材料 的開孔。 如申請專利範圍第2項之方法，其中蝕刻該第一傳導材 料係包括蝕刻該第三絕緣材料。 如申請專利範圍第2項之方法，其更包含蝕刻該第一傳 導材料，包括在蝕刻該第一傳導材料之後亦蝕刻該第三 19 1328875

   10 15 20 絕緣材料。 5. 如申請專利範圍第1項之方法，其更包含製成一第三絕 緣材料與一多晶矽材料於該基材上而在該第一絕緣材 料底下，其中製成該開孔包括將該開孔製成使通路形成 於第三絕緣材料與第一絕緣材料的頂面之間。 6. 如申請專利範圍第1項之方法，其中製成該第二傳導材 料乃包括製成一阻抗部份與設在該阻抗部份上之一傳 導部份。 7. 如申請專利範圍第1項之方法，其更包含在製成該第一 絕緣層之前先在該基材上製成一場氧化物。 8. 如申請專利範圍第1項之方法，其中蝕刻該第一傳導材 料包括以反應離子蝕刻該第一傳導材料。 9. 如申請專利範圍第1項之方法，其中該基材含有多數的 電晶體設於其内，而其中在該第一絕緣材料中製成至少 一開孔包括在二該等電晶體之間製成至少一開孔。 10. 如申請專利範圍第1項之方法，其中該基材包含一具有 第一摻雜濃度之第一區域，及位於該第一區域底下之一 第二區域，該第二區域具有一不同的第二摻雜濃度，其 中蝕刻該第一傳導材料係包含蝕刻該第一區域而使該 通路被製成通至該第二區域。 11. 如申請專利範圍第1項之方法，其中蝕刻該傳導材料乃 包括蝕刻該第一傳導材料而使該通路被製成通至該基 材位於第一表面底下之一區域。 12. —種製造半導體元件的方法，包含下列步驟： 20 在-基材表面上製成多數的接觸區，至少一接觸 &為一未摻雜區域； 在。玄等接觸區上製成一第一絕緣材料； ^1少_開孔貫穿該第_絕緣材料及該等接觸 1少―接觸區的一部份； 至小第-絕緣材料上形成—第一傳導材料，而使該 碣孔中實質上沒有該第—傳導材料； 在該第-傳導材料上形成—第二絕緣衬料；及 10 在該第二絕緣材料上形成_第二傳導持料，立中該 =傳導材料會填入該開孔内且與—未 區域形成電接觸。 《未摻雜 13. =申請專利範圍第12項之方法，其中製成 15 :使St該第一傳導材料之後再製成該至少-:孔， 導材料中^㈣形成於該第~絕緣材料和該第一傳 14. ^^利範圍第Η項之方法，其中形成該第二傳導材 匕括製成-阻抗部份與設在該随抗部份上之三 傳導部份。 20 #9Λ·日解雜頁丨 15. 如申請專利範圍第12項之方法，其中製成該等接觸區包 括在該基材上製成-第三絕緣材料及一多晶石夕材料。 16·如申請專利觀第15項之方法，其中製成該絕緣材料及 該多晶石夕材料包括製成該絕緣材料和多晶石夕材料於兮 基材之實質地全部表面上。 μ Π·如申請專利範圍第12項之方法，其令該基材包含有多數 21 =體形成於其中，而其中在該第一絕 開孔^ —開孔包括在二該等電晶體之間製成該至少一 18=利範圍第12項之方法’其中製成該等接觸區包 要^該至少—開孔的區域中製成1三絕緣材 一、夕晶石夕材料，並在鄰接該第三絕緣材料和該多晶 矽材料的區域中製成場氧化物。 Λ日曰 19. 如申請專利範圍第12項之方法，其中該基材包含具有一 10 摻雜濃度之-第—區域，及位在該第—區域底下之 -第二區域，該第二區域具有一不同的第二摻雜濃度， 其中製成至少_開孔包括自該第—區域移除材料，使得 形成-由減緣材料_面通達至該第二區域之通路。 20. —種製造半導體元件的方法，包含下列步驟： 15 形成包括具有至少-未摻雜區域之第 一表面之一 基材； 在該基材的該第一表面上製成-第-絕緣材料； 在該第一絕緣材料上製成一第一傳導材料； 娃刻該第-傳導材料來形成至少一·，其會構成 通至遠基材之-姐’㈣通路實質上沒有該第一傳導 材料和該第一絕緣材料； 在該第一傳導材科上製成一第二絕緣材料；及 在該第二絕緣材料上製成-第二傳導材料；其中該 第二傳導材料會設細開孔内及和該基材上之該未摻 雜區域接觸。 22 1328875 月美替換頁I 21.如申請專利範圍第20項之方法，其更包含在製成該第一 絕緣材料之前先製成一第三絕緣材料及一多晶矽材料 於該基材上，而其中ϋ刻該第一傳導材料包括独刻該多晶 矽材料。 5 22.如申請專利範圍第20項之方法，其中製成第二傳導材料 包括製成一阻抗部份與設在該阻抗部份上之一第三傳 導部份。 23.如申請專利範圍第20項之方法，其更包含在製成該第一 絕緣層之前先在該基材上製成一場氧化物。 10 24.如申請專利範圍第20項之方法，其中蝕刻該第一傳導材 料包括反應離子蝕刻該第一傳導材料。 25. 如申請專利範圍第20項之方法，其中該基材包含有多數 的電晶體形成於其中，而其中在第一絕緣材料中製成該 至少一開孔包括在二該等電晶體之間製成該至少一開 15 孔。 26. 如申請專利範圍第20項之方法，其更包含在第二傳導材 料上製成一或多數的孔層。 27. 如申請專利範圍第20項之方法，其中該基材包含具有一 第一摻雜濃度之一第一區域及位在該第一區域底下之 20 一第二區域，該第二區域具有一不同的第二摻雜濃度， 其中蝕刻第一傳導材料包括蝕刻該第一區域使得形成 通至該第二區域的通路。 28. 如申請專利範圍第20項之方法，其中蝕刻該傳導材料包 括蝕刻該第一傳導材料而使形成該通路通至該基材的 23 1328875 第一表面底下之一區域。

   24 1328875