CN101031426B - 集成电路和制造方法 - Google Patents

集成电路和制造方法 Download PDF

Info

Publication number
CN101031426B
CN101031426B CN200580032834XA CN200580032834A CN101031426B CN 101031426 B CN101031426 B CN 101031426B CN 200580032834X A CN200580032834X A CN 200580032834XA CN 200580032834 A CN200580032834 A CN 200580032834A CN 101031426 B CN101031426 B CN 101031426B
Authority
CN
China
Prior art keywords
insulating materials
conductive material
substrate
opening
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580032834XA
Other languages
English (en)
Other versions
CN101031426A (zh
Inventor
S·多德
S·J·王
D·W·汤姆
F·R·布赖恩特
T·E·麦马洪
R·T·米勒
G·T·欣德曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN101031426A publication Critical patent/CN101031426A/zh
Application granted granted Critical
Publication of CN101031426B publication Critical patent/CN101031426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14088—Structure of heating means
    • B41J2/14112—Resistive element
    • B41J2/14129—Layer structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1628—Manufacturing processes etching dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B41J2/1603—Production of bubble jet print heads of the front shooter type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/13—Heads having an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种半导体结构(5)、流体喷射器件，及其制造方法，以便由导电层(30)形成与衬底(10)的接触。

Description

集成电路和制造方法
相关申请的交叉引用
本申请要求于2004年9月28日提交的美国临时申请No.60/613,871的权益。
背景技术
电子器件市场不断要求以更低的成本提供更高的性能。为了满足这些要求，人们希望更为有效地制造包括各种电子器件的部件，并使其满足更为苛刻的设计规范。
金属氧化物硅晶体管器件是一种电子器件。在诸如硅衬底的单个衬底上形成大量的此类氧化物硅晶体管器件。以高电压操作此类器件的问题在于，连续操作可能导致在晶体管的结处，例如漏极-栅极结处形成大量电子-空穴对。如果电子-空穴对达到充分高的电荷浓度，就有可能降低晶体管的阈值电压或导致衬底内形成的寄生横向双极晶体管的转变(turning)。
电子器件的设计和制造中的两个相互抵触的因素为改善的性能和降低的成本。这两个因素经常是直接对立的，因为更为精确的几何形状和额外结构的形成需要额外的处理和掩模，从而增加了器件的成本。另一方面，减少处理和掩模可能导致性能问题，或者导致无法在性能规范内提供操作，因为可能不得不将结构从电子器件中省略。
发明内容
根据本发明的一个方面，提供一种半导体结构，包括：
包括第一表面的衬底；
设置于所述第一表面的至少一部分上的第一绝缘材料，所述第一绝缘材料包括形成至所述第一表面的通路的多个开口；
设置于所述第一绝缘材料上的第一导电材料，所述第一导电材料被设置为使得所述多个开口基本不含所述第一导电材料；
设置于所述第一导电材料以及所述第一绝缘材料的部分上的第二绝缘材料，所述第二绝缘材料被设置为使得所述多个开口基本不含所述第二绝缘材料；以及
第二导电材料，其设置于第二绝缘材料上以及多个开口之内使得设置于所述第二绝缘材料上的所述第二导电材料的一些与所述衬底电接触。
在所述的半导体结构中，还可以包括位于所述第一绝缘材料之下的栅极氧化物和多晶硅材料，而所述多个开口基本不含所述多晶硅材料和所述栅极氧化物。
在所述的半导体结构中，还可以包括位于所述第一绝缘材料之下的场氧化物，并且其中所述多个开口不含所述场氧化物。
在所述的半导体结构中，所述第二导电材料可以包括钽。
在所述的半导体结构中，所述第二导电材料可以包括电阻部分和设置于所述电阻部分上的导电部分。
在所述的半导体结构中，还可以包括形成于所述衬底内的多个掺杂区，并且其中邻近所述多个掺杂区之一形成所述多个开口的每一个
在所述的半导体结构中，所述多个掺杂区可以形成晶体管。
在所述的半导体结构中，还可以包括位于所述衬底的所述第一表面和第二表面之间的流体输送狭槽。
在所述的半导体结构中，所述第二绝缘材料可以包括磷硅酸盐玻璃。
在所述的半导体结构中，所述第一导电材料可以包括电阻部分和设置于所述电阻部分上的导电部分。
在所述的半导体结构中，所述多个开口可以形成至在所述衬底的所述第一表面之下的区域的通路，而不是形成至所述第一表面的通路。
根据本发明的另一个方面，提供一种形成半导体器件的方法，包括：
在衬底的第一表面之上形成第一绝缘材料；
在所述第一绝缘材料内形成至少一个开口，所述开口形成至所述衬底的通路；
在所述第一绝缘材料之上形成第一导电材料；
蚀刻所述第一导电材料，使得形成至所述衬底的通路的所述开口基本不含所述第一导电材料和所述第一绝缘材料；
在所述第一导电材料之上形成第二绝缘材料；以及
在所述第二绝缘材料之上形成第二导电材料，其中所述第二导电材料形成于所述开口内，并且与所述衬底接触。
在所述的方法中，还可以包括在形成所述第一绝缘材料之前，在所述衬底上以及在所述第一绝缘材料之下形成第三绝缘材料和多晶硅材料，并且其中形成所述至少一个开口包括形成穿过所述多晶硅材料直到所述第三绝缘材料的开口。
在所述的方法中，蚀刻所述第一导电材料可以包括蚀刻所述第三绝缘材料。
在所述的方法中，，还可以包括蚀刻所述第一导电材料包括在蚀刻所述第一导电材料之后蚀刻所述第三绝缘材料。
在所述的方法中，还可以包括在所述衬底上以及在所述第一绝缘材料之下形成第三绝缘材料和多晶硅材料，其中形成所述开口包括形成所述开口使得所述通路位于所述第三绝缘材料和所述第一绝缘材料的顶表面之间。
在所述的方法中，形成第二导电材料可以包括形成电阻部分和设置于所述电阻部分上的导电部分。
在所述的方法中，还可以包括在形成所述第一绝缘材料之前在所述衬底上形成场氧化物。
在所述的方法中，蚀刻所述第一导电材料可以包括对所述第一导电材料进行反应离子蚀刻。
在所述的方法中，所述衬底可以包括形成于其中的多个晶体管，并且其中在所述第一绝缘材料内形成所述至少一个开口包括在所述多个晶体管的两个之间形成所述至少一个开口。
在所述的方法中，所述衬底可以包括具有第一掺杂浓度的区域和位于所述区域下面的另一区域，所述另一区域具有不同于第一掺杂浓度的第二掺杂浓度，其中蚀刻所述第一导电材料使得所述开口形成至所述衬底的通路包括蚀刻所述区域使得所述通路被形成为至所述另一区域。
在所述的方法中，蚀刻所述第一导电材料可以包括蚀刻所述第一导电材料，使得所述通路被形成为至位于所述第一表面下面的所述衬底的区域。
根据本发明的另一个方面，提供一种形成半导体器件的方法，包括：
在衬底的表面之上形成多个接触区；
在所述多个接触区之上形成第一绝缘材料；
形成穿过所述第一绝缘材料和所述多个接触区的至少一个接触区的一部分的至少一个开口；
在所述第一绝缘材料之上形成第一导电材料，使得所述至少一个开口基本不含所述第一导电材料；
在所述第一导电材料之上形成第二绝缘材料；以及
在所述第二绝缘材料之上形成第二导电材料，其中所述第二导电材料形成于所述开口内，并与所述衬底形成电接触。
在所述的方法中，形成所述至少一个开口可以包括在形成所述第一导电材料之后形成所述至少一个开口，使得所述至少一个开口形成于所述第一绝缘材料和所述第一导电材料内。
在所述的方法中，形成所述第二导电材料可以包括形成电阻部分和设置于所述电阻部分上的第三导电材料。
在所述的方法中，形成所述接触区可以包括在所述衬底上形成第三绝缘材料和多晶硅材料。
在所述的方法中，形成所述第三绝缘材料和所述多晶硅材料可以包括基本在所述衬底的整个表面上形成所述第三绝缘材料和所述多晶硅材料。
在所述的方法中，所述衬底可以包括形成于其中的多个晶体管，并且其中在所述第一绝缘材料内形成所述至少一个开口包括在所述多个晶体管的两个之间形成所述至少一个开口。
在所述的方法中，形成所述接触区可以包括在将要形成所述至少一个开口的区域中形成第三绝缘材料和多晶硅材料，以及在邻近所述第三绝缘材料和所述多晶硅材料的区域中形成场氧化物。
在所述的方法中，所述衬底可以包括具有第一掺杂浓度的区域和位于所述区域下面的另一区域，所述另一区域具有不同于第一掺杂浓度的第二掺杂浓度，其中形成所述至少一个开口包括去除区域使得形成从所述第一绝缘材料的顶表面至所述另一区域的通路。
根据本发明的另一个方面，提供一种形成半导体器件的方法，包括：
在衬底的第一表面之上形成第一绝缘材料；
在所述第一绝缘材料之上形成第一导电材料；
蚀刻所述第一导电材料以形成至少一个开口，所述至少一个开口形成至所述衬底的通路，其基本不含所述第一导电材料和所述第一绝缘材料；
在所述第一导电材料之上形成第二绝缘材料；以及
在所述第二绝缘材料之上形成第二导电材料，其中所述第二导电材料形成于所述开口和所述衬底的接触区内。
在所述的方法中，还可以包括在形成所述第一绝缘材料之前在所述衬底上形成第三绝缘材料和多晶硅材料，并且其中蚀刻所述第一导电材料包括蚀刻所述多晶硅材料。
在所述的方法中，形成第二导电材料可以包括形成电阻部分和设置于所述电阻部分上的第三导电材料。
在所述的方法中，还可以包括在形成所述第一绝缘材料之前在所述衬底上形成场氧化物。
在所述的方法中，蚀刻所述第一导电材料可以包括对所述第一导电材料进行反应离子蚀刻。
在所述的方法中，所述衬底可以包括形成于其中的多个晶体管，并且其中在所述第一绝缘材料内形成所述至少一个开口包括在所述多个晶体管的两个之间形成所述至少一个开口。
在所述的方法中，还可以包括在所述第二导电材料之上形成一个或多个孔口层。
在所述的方法中，所述衬底可以包括具有第一掺杂浓度的区域和位于所述区域下面的另一区域，所述另一区域具有不同于第一掺杂浓度的第二掺杂浓度，其中蚀刻所述第一导电材料使得所述开口形成至所述衬底的通路包括蚀刻所述区域使得所述通路被形成为至所述另一区域。
在所述的方法中，蚀刻所述第一导电材料可以包括蚀刻所述第一导电材料使得所述通路被形成为至位于所述第一表面下面的所述衬底的区域。
根据本发明的另一个方面，提供一种流体喷射器件，包括：
包括第一表面的衬底；
设置于所述第一表面的至少一部分上的第一绝缘材料，所述第一绝缘材料包括被形成为至所述第一表面的多个开口；
设置于所述第一绝缘材料上的第一导电材料，所述第一导电材料被设置为使得所述多个开口基本不含所述第一导电材料；
设置于所述第一导电材料以及所述第一绝缘材料的部分上的第二绝缘材料，所述第二绝缘材料被设置为使得所述多个开口基本不含所述第二绝缘材料；
第二导电材料，其设置于第二绝缘材料上以及多个开口之内使得设置于所述第二绝缘材料上的所述第二导电材料的一些与所述衬底电接触；
形成于所述衬底的所述表面上的孔口层的材料内的多个腔室；以及
多个孔口，所述多个孔口被形成为允许从所述腔室向外通过所述多个孔口的流体的通道。
在所述的流体喷射器件中，所述第一绝缘材料可以包括栅极氧化物，并且所述流体喷射器件的结构还可以包括设置于所述栅极氧化物材料上的多晶硅材料，所述多晶硅材料被设置为使得所述多个开口基本不含所述多晶硅材料。
在所述的流体喷射器件中，所述第一绝缘材料可以包括场氧化物，并且形成所述多个开口的每个开口的所述第一绝缘材料的部分包括栅极氧化物。
在所述的流体喷射器件中，所述第二导电材料可以包括钽。
在所述的流体喷射器件中，所述第二导电材料可以包括电阻部分和设置于所述电阻部分上的导电部分。
在所述的流体喷射器件中，还可以包括形成于所述衬底内的多个掺杂区，并且其中邻近所述多个掺杂区形成所述多个开口的每一个。
在所述的流体喷射器件中，还可以包括流体性地与所述多个腔室耦接的流体输送狭槽，位于所述衬底的所述第一表面和第二表面之间。
在所述的流体喷射器件中，所述第二绝缘材料可以包括磷硅酸盐玻璃。
在所述的流体喷射器件中，所述第一导电材料可以包括电阻部分和设置于所述电阻部分上的导电部分。
在所述的流体喷射器件中，所述多个开口可以形成至所述衬底的所述第一表面之下的区域的通路。
根据本发明的另一个方面，提供一种流体喷射器件，包括：
包括第一表面的衬底；
叠置于所述第一表面的至少一部分之上的第一绝缘材料，所述第一绝缘材料被设置为包括在多个部分之间的多个开口，以允许与所述衬底接触；
叠置于所述第一绝缘材料的至少一部分之上的第一导电材料，所述第一导电材料被安置使得所述多个开口基本不含所述第一导电材料；
叠置于所述第一导电材料的至少一部分以及所述第一绝缘材料的部分之上的第二绝缘材料，所述第二绝缘材料被安置使得所述多个开口基本不含所述第二绝缘材料；
第二导电材料，其叠置于所述第二绝缘材料的至少一部分之上，并且设置于所述多个开口之内使得设置于所述第二绝缘材料上的所述第二导电材料的一些与所述衬底电接触；以及
多个电阻器元件，其被配置为响应于电流对流体加热，所述多个电阻器被耦接至所述第一导电材料，以便通过所述第一导电材料传导所述电流。
在上述的半导体结构中，还可以包括位于所述第一绝缘材料之下的栅极氧化物和多晶硅材料，所述多个开口基本不含所述多晶硅材料和所述栅极氧化物。
在上述的半导体结构中，还可以包括位于所述第一绝缘材料之下的场氧化物，并且其中所述多个开口不含所述场氧化物。
在上述的半导体结构中，所述第二导电材料可以包括钽。
在上述的半导体结构中，所述第二导电材料可以包括电阻部分和设置于所述电阻部分上的导电部分。
在上述的半导体结构中，还可以包括形成于所述衬底内的多个掺杂区，并且其中邻近所述多个掺杂区之一形成所述多个开口的每一个。
在上述的半导体结构中，所述多个掺杂区可以形成晶体管。
在上述的半导体结构中，还可以包括均设置于所述多个电阻器中的一个电阻器之上的多个流体腔室和孔口，孔口被安置以允许流体从所述流体腔室通过所述孔口喷射。
在上述的半导体结构中，所述第二绝缘材料可以包括磷硅酸盐玻璃。
在上述的半导体结构中，所述第一导电材料可以包括电阻部分和叠置于所述电阻部分之上的导电部分。
在上述的半导体结构中，所述多个开口可以形成至所述衬底的第一表面之下的区域的通路。
附图说明
通过下文中对本发明的示范性实施例的详细说明，本领域技术人员将更易于理解本发明的特征，在附图中示出了所述示范性实施例，其中：
图1示出了根据一个实施例的流体喷射器件的截面图。
图2示出了根据另一实施例的流体喷射器件的截面图。
图3示出了根据一个实施例的图1的流体喷射器件的一部分的分解截面图。
图4示出了根据一个实施例的用于有选择地控制流体喷射的电路的示意图。
图5示出了根据一个实施例的用于形成流体喷射器件的工艺的流程图。
图6示出了根据另一实施例的用于形成流体喷射器件的工艺的流程图。
图7示出了根据另一实施例的用于形成流体喷射器件的工艺的流程图。
图8示出了根据一个实施例的流体喷射器件的顶视图。
图9示出了根据一个实施例的流体喷射组件。
具体实施方式
参考图1，示出了根据一个实施例的流体喷射器件的截面图。在衬底10上和/或在衬底10内形成半导体器件5，衬底10优选为硅，然而可以使用本领域技术人员已知的其他衬底。采用常规半导体处理技术处理衬底10，以形成具有不同杂质浓度的一个或多个区域12和14，例如，形成晶体管或二极管的有源区。在这一实施例中，在半导体器件5包括金属氧化物半导体场效应晶体管(MOSFET)的情况下，有源区可以包括形成于衬底10内的漏极和源极区。
在衬底10的表面上设置栅极氧化物层15。在栅极氧化物层15上设置例如由多晶硅形成的半导体层20。在一些区域中，在半导体层20之上设置诸如磷硅酸盐玻璃的钝化层25。在其他区域内，在半导体层20上设置导电层30。但是，也可以采用仅具有导电层的其他结构。
在图1所示的实施例中，导电层30包括诸如钽-铝材料的电阻材料，其具有设置于其上的诸如铝的导电材料。还应当注意，导电层30也设置于钝化层25之上。此外，用于形成电阻材料和/或导电材料的材料可以变化并且取决于应用和技术规格。
在导电层30之上形成钝化层40，以便使导电层30绝缘并保护导电层30。钝化层40可以由一个或多个碳化硅和氮化硅、或这些中的每一个的多层或其组合形成。此外，也可以将其他材料或其组合用于钝化层40。
在栅极氧化物层15、半导体层20、钝化层25、导电层30和钝化层40内形成多个开口45，以允许也设置于钝化层40之上的导电层50接触衬底10的表面，或者在所述表面被部分去除的情况下，接触衬底10的其他部分。在一个实施例中，导电层50接触形成于衬底10内的晶体管器件的体区域。在这些实施例中，体区域可以是p掺杂区域，但是，可以采用其他掺杂。
在一个实施例中，在不影响器件或有源区的操作的情况下，开口45和在其中形成的所得到的接触被形成得尽可能靠近形成于衬底内的有源区或器件。确切的位置设定可以取决于衬底类型和有源区的掺杂浓度。此外，接触的数量取决于形成于衬底内的有源区或器件的数量。在一个实施例中，对于形成于衬底内的每一器件可以存在一个接触。在特定实施例中，接触的数量可以是形成于衬底内的器件的功率、有源区的掺杂浓度、和衬底材料的函数。
与MOSFET的本体建立直接接触可用于防止漏极/栅极界面处的空穴对的增加，其又能够降低MOSFET由于在其栅极处提供的小泄漏电流而导通的可能性。
在特定实施例中，可以在形成于衬底10内的一个或多个晶体管之间形成直接接触。在这些实施例中，可以邻近一个或多个晶体管的源极区形成接触。在这些实施例中，与源极区和本体的接触可以同时或者不同时形成。在半导体器件5为流体喷射器件的实施例中，该直接接触可以在操作喷射元件的逻辑晶体管和驱动晶体管之间。
由设置于钝化层40上的空化(cavitation)层85保护电阻器60和钝化层40不受由于例如流体从孔口80喷射之后流体腔室75内的气泡破裂导致的损伤。在特定实施例中，空化层85包括从由钽、钨和钼构成的组中选出的金属。
提供被示为阻挡层72和喷嘴层74的孔口层70，以建立腔室75和可以通过其喷射流体的孔口80。通常，在施加孔口层70之前在衬底10上设置其他层。孔口层70可以是聚合物、环氧树脂材料、金属等的单层或多层。几种用于建立孔口层70的方法、材料和结构是已知的，并且可以与图1的结构一起使用。
参考图2，示出了根据另一实施例的流体喷射器件的截面图。图2中的流体喷射器件与图1基本类似。但是，在衬底10的表面的一些部分上设置了场氧化物90。邻近接触区域95提供场氧化物90，通过其导电层50将接触衬底10。与栅极氧化物15相比，场氧化物90通常提供更大的扩散阻挡。
尽管图1和图2提供了对流体喷射器件的实施例的说明，但是，也可以采用具有类似布局和设计的其他半导体器件和结构。例如，此类结构将具有孔口层70和空化层85，以及在结构和/或材料方面与钝化层40不同的钝化结构。
参考图3，示出了根据一个实施例的图1的流体喷射器件的一部分的分解截面图。开口45从钝化层40的顶表面延伸至衬底10的表面。包括电阻层115和设置于电阻层115之上的导电层120的导电层50与衬底10的表面接触。可以看出，叠置于钝化层25、导电层30和钝化层40之上的导电层50的一些部分与和衬底10的表面物理接触的导电层50的那些部分电接触。因而能够建立坚固的衬底接触，其相对于形成于衬底10内的器件的寄生转变(parasitic turn)提供益处。
图3所示的实施例的另外的设计特征在于，在从截面的角度观看时，电阻层105、导电层110和钝化层40形成了阶梯式图案。这允许更简单的制造。其他实施例可以采用不同的布局。
参考图4，示出了根据一个实施例的用于有选择地控制流体喷射的电路150的示意图。将喷射元件100耦接至接收功率105和晶体管110的漏极。将晶体管110的源极连接至地115。将晶体管110的栅极连接至晶体管122的源极和晶体管125的漏极。将晶体管125的源极连接至地115。晶体管125的栅极被耦接用于接收第一控制信号130。晶体管122的栅极被耦接用于接收第二控制信号135，而其栅极被耦接用于接收地址信号140。
在特定实施例中，可以在晶体管110的源极区和晶体管122或125中的任一个的源极区之间形成与体区域的接触。在一些实施例中，在采用图4所示的电路150操作每一喷射元件的情况下，可以在每一电路150或电路150的一些内形成体接触。
参考图5，示出了根据一个实施例的用于形成流体喷射器件的工艺的流程图。可以采用NMOS工艺的p掺杂剂掺杂衬底，例如衬底10，块100。但是，也可以采用PMOS工艺的n掺杂剂掺杂所述衬底。之后，在衬底表面之上设置栅极氧化物材料，块205。在提供栅极氧化物材料之后，在栅极氧化物材料之上提供诸如多晶硅的半导体材料，块210。在半导体材料之上提供诸如磷硅酸盐玻璃的绝缘材料，块215。
在提供绝缘材料之后，在绝缘材料内形成一个或多个通孔，块220。例如，所述一个或多个通孔可以形成于可以预期形成与晶体管的本体的接触的区域内。可以将这些通孔蚀刻至在块215内提供的半导体材料的表面。在形成所述一个或多个通孔之后，在绝缘材料之上以及所述一个或多个通孔内提供第一导电层，块220。之后，对所述一个或多个通孔进行过蚀刻，从而将所述一个或多个通孔内的导电材料，以及位于所述一个或多个通孔之下的半导体材料都去除掉，块230。在这一实施例中，所形成的栅极氧化物仍然保留于这些通孔内。在一个实施例中，所述过蚀刻工艺可以是反应离子蚀刻工艺。
在去除导电材料和半导体材料之后，在导电材料上提供钝化材料，块235。在一些实施例中，不在所述一个或多个通孔内提供所述钝化材料。在其他实施例中，在所述通孔内施加钝化材料，之后去除该钝化材料。之后，蚀刻掉保留在所述通孔内的栅极氧化物，从而所述通孔通向衬底，块240。之后，在通孔内提供接触衬底的第二导电材料，块245。之后，提供形成半导体器件所需的另外的层，块250。
参考图6，示出了根据另一实施例的用于形成流体喷射器件的工艺的流程图。可以采用NMOS工艺的p掺杂剂掺杂衬底，例如衬底10，块260。但是，也可以采用PMOS工艺的n掺杂剂掺杂该衬底，如相对于图5所描述的。
在衬底上形成一个或多个接触区，块265。可以通过例如在设置于衬底表面上的栅极氧化物上设置半导体材料来形成所述一个或多个接触区。之后，邻近所述接触设置场氧化物，块270。或者，可以提供场氧化物，使得开口保留在可以形成接触的地方。
在所述接触和场氧化物之上提供诸如磷硅酸盐玻璃的绝缘材料，块275。之后，穿过所述绝缘材料形成一个或多个通孔，块280。将所述通孔形成为叠置于所述接触区的一个或多个之上。以这样的方式，所述通孔可以对应于将要与衬底发生接触的区域或者对应于将要形成晶体管栅极接触的区域。
在形成通孔之后，提供叠置于所述绝缘材料之上并位于所述通孔内的导电材料，块285。按照需要蚀刻掉通孔内以及其他区域内的导电材料，块290。在一个实施例中，对通孔内的导电材料的蚀刻还蚀刻了至少一部分所述接触。可以例如通过利用反应离子蚀刻工艺的过蚀刻完成对所述接触的至少一部分的蚀刻。在一些实施例中，可以在第一蚀刻工艺之后采用第二蚀刻工艺，以去除任何剩余的接触材料。
在对导电材料进行蚀刻之后，在第一导电材料上提供第二绝缘材料，块295。在一个实施例中，提供第二绝缘材料使得其不填充或进入通孔内。在其他实施例中，可以与在第一导电材料上提供第二绝缘材料一起在通孔内提供第二绝缘材料。之后可以利用已知工艺去除提供到通孔内的第二绝缘材料。
在提供第二绝缘材料之后，提供叠置于第二绝缘材料之上并进入通孔之内的第二导电材料，块300。向通孔内提供第二导电材料，使得设置于通孔内的第二导电材料的部分接触衬底，并提供与叠置于第二绝缘材料之上的第二导电材料的部分的电接触。之后，可以在第二导电材料以及器件的其他部分之上提供另外的钝化材料，块305。
可以通过省略块255并且仅采用场氧化物来改变图5所示的实施例。在这一实施例中，块260将在将要形成结构的衬底的整个区域上提供场氧化物。此外，块280可以对第一导电材料过蚀刻，从而蚀刻掉位于通孔之下的场氧化物，以实现与衬底的接触。或者，可以采用在提供第一导电材料之前去除氧化物的单独的过程块，并且在块180处采用标准蚀刻工艺。
参考图7，示出了根据另一实施例的用于形成流体喷射器件的工艺的流程图。在图7的实施例中，块320-340与参考图5描述的块200-215和225基本相同。但是，代替如图5中在提供第一导电层之前在第一绝缘材料内形成通孔，在一个过程块即块345中借助蚀刻通过第一导电层和第一绝缘层来形成通孔。在形成这些通孔之后，块330-340与参考图5描述的块235-245基本相同。
正如从图4-6可以看出的，不必增加处理块的数量，实际上块的数量基本相同。此外，由于可以采用过蚀刻工艺，因而在一些实施例中，用于形成具有体接触的结构的实际工艺与没有这样的那些相同。此外，由于没有采用另外的处理来形成开口，即除了蚀刻导电层之外，因此与如果采用另外的处理来形成与衬底的接触将产生的结果相比，发生未对准或向衬底内的扩散的可能性更低。
在参考图4和图6描述的方法的一些实施例中，可以进行过蚀刻以便将衬底的部分连同导电层、半导体层和栅极氧化物层一起去除。例如，可以在通过器件的被掺杂作为晶体管的源极区的区域形成与衬底的本体的接触的情况下采用这一方案。之后，可以提供第二导电层，使得其接触衬底的体区域，在此已经蚀刻掉衬底。
图8以透视图示出了打印头400的一个实施例的放大图。这一实施例中的打印头500具有多个特征，包括用于对电阻器(或流体喷射器)510的边缘流体给送的边缘台阶505。所述打印头还可以具有部分地形成于衬底表面之内的沟槽515。在该打印头上还示出了用于向电阻器510给送流体的狭槽(或沟道)520，和/或一系列用于向电阻器510给送流体的孔525。在一个实施例中，可以存在至少两个关于图1中的打印头500所描述的特征。例如，在打印头500内仅形成给送孔525和狭槽520，而不存在边缘台阶505和/或沟槽515。在另一个实施例中，在打印头520内形成边缘台阶505和狭槽520，而不存在沟槽515和/或给送孔525。也可以提供这些特征与其他特征的不同组合，或者完全不同的特征。
图9示出了可以在示范性打印装置中采用的示范性打印盒600的图示。所述打印盒由打印头602和支撑所述打印头的盒体604构成。尽管在这一打印盒600上采用了单个打印头602，但是其他实施例可以在单个盒上采用多个打印头。
将打印盒600配置为在盒体604内具有自给的流体或墨水供给。可以替换地或另外地将其他打印盒构造配置为接收来自外部供给的流体。本领域技术人员还将意识到其他示范性构造。
这里描述的半导体器件构造适用于宽范围的半导体器件技术，并且可以采用多种半导体材料制造。因此，尽管上述说明描述了在硅衬底内实施的半导体器件的几个实施例，但是也可以在砷化镓、锗和其他半导体材料内采用这里描述的以及图中所示的方法和结构。因此，这里描述的以及图中所示的方法和结构并非意在局限于那些用硅半导体材料制造的器件，而是将包括那些采用一种或多种可用的半导体材料以及本领域技术人员可用的技术制造的器件。
此外，尽管已经表明图示的实施例包括特定的p型区和n型区，但是应当明确理解，这里的教导同样适用于该多个区域的导电性被反转例如以提供所示器件的对偶(dual)的半导体器件。
此外，尽管以具有深度和宽度的多个区域的二维图示出了这里所述的实施例，但是应当明确理解，这些区域只是对器件的单个单元的一部分的图示，所述器件可以包括以三维结构设置的多个此类单元。因此，在实际器件上制造时，这些区域可以具有包括长度、宽度和深度的三维。
应当注意，附图并没有真正按比例绘制。此外，在图中，用加号(例如n+或p+)表示重掺杂区(一般是至少1×1019杂质/cm3的杂质浓度)，以及用减号(例如p-或n-)表示轻掺杂区(一般是不超过大约5×1016杂质/cm3的浓度)。
常规地通过采用两个掩模层，岛状层和栅极层，来完成MOSFET(金属氧化物半导体场效应晶体管)的有源区部件例如源极和漏极的隔离。该岛状层用于在衬底上的厚场氧化物层(grouse)内形成开口。该栅极层用于建立晶体管的栅极并在厚场氧化物的岛状开口内形成晶体管的自对准且分开的有源区(源极和漏极)。
尽管已经在语言上对本发明的原理做出了具体到结构特征和方法步骤的描述，但是应当理解，所附权利要求不限于所述的具体特征或步骤。更确切地说，这些具体特征和步骤被公开作为实施本发明的概念的优选形式。

Claims (60)

1.一种半导体结构，包括：
包括第一表面的衬底；
设置于所述第一表面的至少一部分上的第一绝缘材料，所述第一绝缘材料包括形成至所述第一表面的通路的多个开口；
设置于所述第一绝缘材料上的第一导电材料，所述第一导电材料被设置为使得所述多个开口基本不含所述第一导电材料；
设置于所述第一导电材料以及所述第一绝缘材料的部分上的第二绝缘材料，所述第二绝缘材料被设置为使得所述多个开口基本不含所述第二绝缘材料；以及
第二导电材料，其设置于第二绝缘材料上以及多个开口之内使得设置于所述第二绝缘材料上的所述第二导电材料的一些与所述衬底电接触。
2.根据权利要求1所述的半导体结构，还包括位于所述第一绝缘材料之下的栅极氧化物和多晶硅材料，而所述多个开口基本不含所述多晶硅材料和所述栅极氧化物。
3.根据权利要求1所述的半导体结构，还包括位于所述第一绝缘材料之下的场氧化物，并且其中所述多个开口不含所述场氧化物。
4.根据权利要求1所述的半导体结构，其中所述第二导电材料包括钽。
5.根据权利要求1所述的半导体结构，其中所述第二导电材料包括电阻部分和设置于所述电阻部分上的导电部分。
6.根据权利要求1所述的半导体结构，还包括形成于所述衬底内的多个掺杂区，并且其中邻近所述多个掺杂区之一形成所述多个开口的每一个。
7.根据权利要求6所述的半导体结构，其中所述多个掺杂区形成晶体管。
8.根据权利要求1所述的半导体结构，还包括位于所述衬底的所述第一表面和第二表面之间的流体输送狭槽。
9.根据权利要求1所述的半导体结构，其中所述第二绝缘材料包括磷硅酸盐玻璃。
10.根据权利要求1所述的半导体结构，其中所述第一导电材料包括电阻部分和设置于所述电阻部分上的导电部分。
11.根据权利要求1所述的半导体结构，其中所述多个开口形成至在所述衬底的所述第一表面之下的区域的通路，而不是形成至所述第一表面的通路。
12.一种形成半导体器件的方法，包括：
在衬底的第一表面之上形成第一绝缘材料；
在所述第一绝缘材料内形成至少一个开口，所述开口形成至所述衬底的通路；
在所述第一绝缘材料之上形成第一导电材料；
蚀刻所述第一导电材料，使得形成至所述衬底的通路的所述开口基本不含所述第一导电材料和所述第一绝缘材料；
在所述第一导电材料之上形成第二绝缘材料；以及
在所述第二绝缘材料之上形成第二导电材料，其中所述第二导电材料形成于所述开口内，并且与所述衬底接触。
13.根据权利要求12所述的方法，还包括在形成所述第一绝缘材料之前，在所述衬底上以及在所述第一绝缘材料之下形成第三绝缘材料和多晶硅材料，并且其中形成所述至少一个开口包括形成穿过所述多晶硅材料直到所述第三绝缘材料的开口。
14.根据权利要求13所述的方法，其中蚀刻所述第一导电材料包括蚀刻所述第三绝缘材料。
15.根据权利要求13所述的方法，还包括蚀刻所述第一导电材料
包括在蚀刻所述第一导电材料之后蚀刻所述第三绝缘材料。
16.根据权利要求12所述的方法，还包括在所述衬底上以及在所述第一绝缘材料之下形成第三绝缘材料和多晶硅材料，其中形成所述开口包括形成所述开口使得所述通路位于所述第三绝缘材料和所述第一绝缘材料的顶表面之间。
17.根据权利要求12所述的方法，其中形成第二导电材料包括形成电阻部分和设置于所述电阻部分上的导电部分。
18.根据权利要求12所述的方法，还包括在形成所述第一绝缘材料之前在所述衬底上形成场氧化物。
19.根据权利要求12所述的方法，其中蚀刻所述第一导电材料包括对所述第一导电材料进行反应离子蚀刻。
20.根据权利要求12所述的方法，其中所述衬底包括形成于其中的多个晶体管，并且其中在所述第一绝缘材料内形成所述至少一个开口包括在所述多个晶体管的两个之间形成所述至少一个开口。
21.根据权利要求12所述的方法，其中所述衬底包括具有第一掺杂浓度的区域和位于所述区域下面的另一区域，所述另一区域具有不同于第一掺杂浓度的第二掺杂浓度，其中蚀刻所述第一导电材料使得所述开口形成至所述衬底的通路包括蚀刻所述区域使得所述通路被形成为至所述另一区域。
22.根据权利要求12所述的方法，其中蚀刻所述第一导电材料包括蚀刻所述第一导电材料，使得所述通路被形成为至位于所述第一表面下面的所述衬底的区域。
23.一种形成半导体器件的方法，包括：
在衬底的表面之上形成多个接触区；
在所述多个接触区之上形成第一绝缘材料；
形成穿过所述第一绝缘材料和所述多个接触区的至少一个接触区的一部分的至少一个开口；
在所述第一绝缘材料之上形成第一导电材料，使得所述至少一个开口基本不含所述第一导电材料；
在所述第一导电材料之上形成第二绝缘材料；以及
在所述第二绝缘材料之上形成第二导电材料，其中所述第二导电材料形成于所述开口内，并与所述衬底形成电接触。
24.根据权利要求23所述的方法，其中形成所述至少一个开口包括在形成所述第一导电材料之后形成所述至少一个开口，使得所述至少一个开口形成于所述第一绝缘材料和所述第一导电材料内。
25.根据权利要求23所述的方法，其中形成所述第二导电材料包括形成电阻部分和设置于所述电阻部分上的第三导电材料。
26.根据权利要求23所述的方法，其中形成所述接触区包括在所述衬底上形成第三绝缘材料和多晶硅材料。
27.根据权利要求26所述的方法，其中形成所述第三绝缘材料和所述多晶硅材料包括基本在所述衬底的整个表面上形成所述第三绝缘材料和所述多晶硅材料。
28.根据权利要求23所述的方法，其中所述衬底包括形成于其中的多个晶体管，并且其中在所述第一绝缘材料内形成所述至少一个开口包括在所述多个晶体管的两个之间形成所述至少一个开口。
29.根据权利要求23所述的方法，其中形成所述接触区包括在将要形成所述至少一个开口的区域中形成第三绝缘材料和多晶硅材料，以及在邻近所述第三绝缘材料和所述多晶硅材料的区域中形成场氧化物。
30.根据权利要求23所述的方法，其中所述衬底包括具有第一掺杂浓度的区域和位于所述区域下面的另一区域，所述另一区域具有不同于第一掺杂浓度的第二掺杂浓度，其中形成所述至少一个开口包括去除区域使得形成从所述第一绝缘材料的顶表面至所述另一区域的通路。
31.一种形成半导体器件的方法，包括：
在衬底的第一表面之上形成第一绝缘材料；
在所述第一绝缘材料之上形成第一导电材料；
蚀刻所述第一导电材料以形成至少一个开口，所述至少一个开口形成至所述衬底的通路，其基本不含所述第一导电材料和所述第一绝缘材料；
在所述第一导电材料之上形成第二绝缘材料；以及
在所述第二绝缘材料之上形成第二导电材料，其中所述第二导电材料形成于所述开口和所述衬底的接触区内。
32.根据权利要求31所述的方法，还包括在形成所述第一绝缘材料之前在所述衬底上形成第三绝缘材料和多晶硅材料，并且其中蚀刻所述第一导电材料包括蚀刻所述多晶硅材料。
33.根据权利要求31所述的方法，其中形成第二导电材料包括形成电阻部分和设置于所述电阻部分上的第三导电材料。
34.根据权利要求31所述的方法，还包括在形成所述第一绝缘材料之前在所述衬底上形成场氧化物。
35.根据权利要求31所述的方法，其中蚀刻所述第一导电材料包括对所述第一导电材料进行反应离子蚀刻。
36.根据权利要求31所述的方法，其中所述衬底包括形成于其中的多个晶体管，并且其中在所述第一绝缘材料内形成所述至少一个开口包括在所述多个晶体管的两个之间形成所述至少一个开口。
37.根据权利要求31所述的方法，还包括在所述第二导电材料之上形成一个或多个孔口层。
38.根据权利要求31所述的方法，其中所述衬底包括具有第一掺杂浓度的区域和位于所述区域下面的另一区域，所述另一区域具有不同于第一掺杂浓度的第二掺杂浓度，其中蚀刻所述第一导电材料使得所述开口形成至所述衬底的通路包括蚀刻所述区域使得所述通路被形成为至所述另一区域。
39.根据权利要求31所述的方法，其中蚀刻所述第一导电材料包括蚀刻所述第一导电材料使得所述通路被形成为至位于所述第一表面下面的所述衬底的区域。
40.一种流体喷射器件，包括：
包括第一表面的衬底；
设置于所述第一表面的至少一部分上的第一绝缘材料，所述第一绝缘材料包括被形成为至所述第一表面的多个开口；
设置于所述第一绝缘材料上的第一导电材料，所述第一导电材料被设置为使得所述多个开口基本不含所述第一导电材料；
设置于所述第一导电材料以及所述第一绝缘材料的部分上的第二绝缘材料，所述第二绝缘材料被设置为使得所述多个开口基本不含所述第二绝缘材料；
第二导电材料，其设置于第二绝缘材料上以及多个开口之内使得设置于所述第二绝缘材料上的所述第二导电材料的一些与所述衬底电接触；
形成于所述衬底的所述表面上的孔口层的材料内的多个腔室；以及
多个孔口，所述多个孔口被形成为允许从所述腔室向外通过所述多个孔口的流体的通道。
41.根据权利要求40所述的流体喷射器件，其中所述第一绝缘材料包括栅极氧化物，并且所述流体喷射器件的结构还包括设置于所述栅极氧化物材料上的多晶硅材料，所述多晶硅材料被设置为使得所述多个开口基本不含所述多晶硅材料。
42.根据权利要求40所述的流体喷射器件，其中所述第一绝缘材料包括场氧化物，并且形成所述多个开口的每个开口的所述第一绝缘材料的部分包括栅极氧化物。
43.根据权利要求40所述的流体喷射器件，其中所述第二导电材料包括钽。
44.根据权利要求40所述的流体喷射器件，其中所述第二导电材料包括电阻部分和设置于所述电阻部分上的导电部分。
45.根据权利要求40所述的流体喷射器件，还包括形成于所述衬底内的多个掺杂区，并且其中邻近所述多个掺杂区形成所述多个开口的每一个。
46.根据权利要求40所述的流体喷射器件，还包括流体性地与所述多个腔室耦接的流体输送狭槽，位于所述衬底的所述第一表面和第二表面之间。
47.根据权利要求40所述的流体喷射器件，其中所述第二绝缘材料包括磷硅酸盐玻璃。
48.根据权利要求40所述的流体喷射器件，其中所述第一导电材料包括电阻部分和设置于所述电阻部分上的导电部分。
49.根据权利要求40所述的流体喷射器件，其中所述多个开口形成至所述衬底的所述第一表面之下的区域的通路。
50.一种流体喷射器件，包括：
包括第一表面的衬底；
叠置于所述第一表面的至少一部分之上的第一绝缘材料，所述第一绝缘材料被设置为包括在多个部分之间的多个开口，以允许与所述衬底接触；
叠置于所述第一绝缘材料的至少一部分之上的第一导电材料，所述第一导电材料被安置使得所述多个开口基本不含所述第一导电材料；
叠置于所述第一导电材料的至少一部分以及所述第一绝缘材料的部分之上的第二绝缘材料，所述第二绝缘材料被安置使得所述多个开口基本不含所述第二绝缘材料；
第二导电材料，其叠置于所述第二绝缘材料的至少一部分之上，并且设置于所述多个开口之内使得设置于所述第二绝缘材料上的所述第二导电材料的一些与所述衬底电接触；以及
多个电阻器元件，其被配置为响应于电流对流体加热，所述多个电阻器被耦接至所述第一导电材料，以便通过所述第一导电材料传导所述电流。
51.根据权利要求50所述的流体喷射器件，还包括位于所述第一绝缘材料之下的栅极氧化物和多晶硅材料，所述多个开口基本不含所述多晶硅材料和所述栅极氧化物。
52.根据权利要求50所述的流体喷射器件，还包括位于所述第一绝缘材料之下的场氧化物，并且其中所述多个开口不含所述场氧化物。
53.根据权利要求50所述的流体喷射器件，其中所述第二导电材料包括钽。
54.根据权利要求50所述的流体喷射器件，其中所述第二导电材料包括电阻部分和设置于所述电阻部分上的导电部分。
55.根据权利要求50所述的流体喷射器件，还包括形成于所述衬底内的多个掺杂区，并且其中邻近所述多个掺杂区之一形成所述多个开口的每一个。
56.根据权利要求55所述的流体喷射器件，其中所述多个掺杂区形成晶体管。
57.根据权利要求50所述的流体喷射器件，还包括均设置于所述多个电阻器中的一个电阻器之上的多个流体腔室和孔口，孔口被安置以允许流体从所述流体腔室通过所述孔口喷射。
58.根据权利要求50所述的流体喷射器件，其中所述第二绝缘材料包括磷硅酸盐玻璃。
59.根据权利要求50所述的流体喷射器件，其中所述第一导电材料包括电阻部分和叠置于所述电阻部分之上的导电部分。
60.根据权利要求50所述的流体喷射器件，其中所述多个开口形成至所述衬底的第一表面之下的区域的通路。
CN200580032834XA 2004-09-28 2005-09-21 集成电路和制造方法 Active CN101031426B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US61387104P 2004-09-28 2004-09-28
US60/613,871 2004-09-28
US10/977,091 US7150516B2 (en) 2004-09-28 2004-10-29 Integrated circuit and method for manufacturing
US10/977,091 2004-10-29
PCT/US2005/034030 WO2006036751A2 (en) 2004-09-28 2005-09-21 Integrated circuit and method for manufacturing

Publications (2)

Publication Number Publication Date
CN101031426A CN101031426A (zh) 2007-09-05
CN101031426B true CN101031426B (zh) 2011-07-06

Family

ID=35962146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580032834XA Active CN101031426B (zh) 2004-09-28 2005-09-21 集成电路和制造方法

Country Status (15)

Country Link
US (2) US7150516B2 (zh)
EP (1) EP1805022B1 (zh)
KR (1) KR101133791B1 (zh)
CN (1) CN101031426B (zh)
AU (1) AU2005289781B2 (zh)
BR (1) BRPI0515713B1 (zh)
CA (1) CA2581938C (zh)
ES (1) ES2723713T3 (zh)
HU (1) HUE044227T2 (zh)
IL (1) IL181708A (zh)
MX (1) MX2007003615A (zh)
PL (1) PL1805022T3 (zh)
RU (1) RU2378122C2 (zh)
TW (2) TWI328875B (zh)
WO (1) WO2006036751A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296767A1 (en) * 2006-06-27 2007-12-27 Anderson Frank E Micro-Fluid Ejection Devices with a Polymeric Layer Having an Embedded Conductive Material
CN101960565B (zh) * 2008-02-28 2012-09-05 惠普开发有限公司 半导体基板接触通孔
MD353Z (ro) * 2010-02-24 2011-10-31 Институт Электронной Инженерии И Промышленных Технологий Ventil supraconductor de spin
US20140073106A1 (en) 2012-09-12 2014-03-13 International Business Machines Corporation Lateral bipolar transistor and cmos hybrid technology
US9704944B2 (en) * 2013-02-28 2017-07-11 Texas Instruments Deutschland Gmbh Three precision resistors of different sheet resistance at same level
RU2714619C1 (ru) 2016-10-19 2020-02-18 Сикпа Холдинг Са Способ образования печатающей головки для термографической струйной печати, печатающая головка для термографической струйной печати и полупроводниковая пластина
JP7186540B2 (ja) * 2018-08-06 2022-12-09 キヤノン株式会社 液体吐出ヘッド用基板、液体吐出ヘッド、および、液体吐出装置
US11581399B2 (en) * 2020-06-30 2023-02-14 Texas Instruments Incorporated Gate implant for reduced resistance temperature coefficient variability

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122812A (en) * 1991-01-03 1992-06-16 Hewlett-Packard Company Thermal inkjet printhead having driver circuitry thereon and method for making the same
US5870121A (en) * 1996-11-08 1999-02-09 Chartered Semiconductor Manufacturing, Ltd. Ti/titanium nitride and ti/tungsten nitride thin film resistors for thermal ink jet technology
CN1116985C (zh) * 1998-06-30 2003-08-06 财团法人工业技术研究院 喷墨印头晶片的制造方法
EP1378362A1 (en) * 2001-04-13 2004-01-07 Sony Corporation Liquid injection head, liquid injection device, and method of manufacturing liquid injection head
CN1509235A (zh) * 2001-03-19 2004-06-30 惠普公司 打印头集成电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719477A (en) * 1986-01-17 1988-01-12 Hewlett-Packard Company Integrated thermal ink jet printhead and method of manufacture
US4732801A (en) * 1986-04-30 1988-03-22 International Business Machines Corporation Graded oxide/nitride via structure and method of fabrication therefor
US5314841A (en) * 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
US5635968A (en) 1994-04-29 1997-06-03 Hewlett-Packard Company Thermal inkjet printer printhead with offset heater resistors
US5587604A (en) 1994-09-22 1996-12-24 International Business Machines Corporation Contacted body silicon-on-insulator field effect transistor
US5985766A (en) 1997-02-27 1999-11-16 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening
US6286939B1 (en) * 1997-09-26 2001-09-11 Hewlett-Packard Company Method of treating a metal surface to increase polymer adhesion
US6372639B1 (en) 1999-08-31 2002-04-16 Micron Technology, Inc. Method for constructing interconnects for sub-micron semiconductor devices and the resulting semiconductor devices
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US7067416B2 (en) 2001-08-29 2006-06-27 Micron Technology, Inc. Method of forming a conductive contact
US6555915B1 (en) 2001-10-22 2003-04-29 Motorola, Inc. Integrated circuit having interconnect to a substrate and method therefor
US6740536B2 (en) * 2001-10-26 2004-05-25 Hewlett-Packard Develpment Corporation, L.P. Devices and methods for integrated circuit manufacturing
KR100438709B1 (ko) 2001-12-18 2004-07-05 삼성전자주식회사 잉크 젯 프린트 헤드
US20030136999A1 (en) 2002-01-18 2003-07-24 Hodges Robert L. Semiconductor device with deposited oxide
US6559047B1 (en) 2002-01-24 2003-05-06 National Semiconductor Corporation Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US20040012449A1 (en) 2002-07-16 2004-01-22 Illegems Paul F. Ring oscillator with frequency stabilization
US6885083B2 (en) 2002-10-31 2005-04-26 Hewlett-Packard Development Company, L.P. Drop generator die processing
TW571441B (en) * 2002-12-31 2004-01-11 Ind Tech Res Inst Metal oxide semiconductor field effect transistor used in high-density device and manufacturing method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122812A (en) * 1991-01-03 1992-06-16 Hewlett-Packard Company Thermal inkjet printhead having driver circuitry thereon and method for making the same
US5870121A (en) * 1996-11-08 1999-02-09 Chartered Semiconductor Manufacturing, Ltd. Ti/titanium nitride and ti/tungsten nitride thin film resistors for thermal ink jet technology
CN1116985C (zh) * 1998-06-30 2003-08-06 财团法人工业技术研究院 喷墨印头晶片的制造方法
CN1509235A (zh) * 2001-03-19 2004-06-30 惠普公司 打印头集成电路
EP1378362A1 (en) * 2001-04-13 2004-01-07 Sony Corporation Liquid injection head, liquid injection device, and method of manufacturing liquid injection head

Also Published As

Publication number Publication date
MX2007003615A (es) 2007-06-13
WO2006036751A3 (en) 2006-06-22
EP1805022A2 (en) 2007-07-11
KR20070059184A (ko) 2007-06-11
US7150516B2 (en) 2006-12-19
IL181708A (en) 2011-02-28
AU2005289781B2 (en) 2010-09-16
CA2581938C (en) 2014-02-11
TW200729499A (en) 2007-08-01
RU2378122C2 (ru) 2010-01-10
BRPI0515713B1 (pt) 2018-02-14
EP1805022B1 (en) 2019-03-20
US20070026548A1 (en) 2007-02-01
RU2007116108A (ru) 2008-11-10
AU2005289781A1 (en) 2006-04-06
IL181708A0 (en) 2007-07-04
US20060071281A1 (en) 2006-04-06
CN101031426A (zh) 2007-09-05
US7543917B2 (en) 2009-06-09
TWI283924B (en) 2007-07-11
WO2006036751A2 (en) 2006-04-06
HUE044227T2 (hu) 2019-10-28
CA2581938A1 (en) 2006-04-06
TWI328875B (en) 2010-08-11
KR101133791B1 (ko) 2012-04-05
PL1805022T3 (pl) 2019-09-30
BRPI0515713A (pt) 2008-07-29
ES2723713T3 (es) 2019-08-30
TW200618289A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
CN101031426B (zh) 集成电路和制造方法
US7763941B2 (en) Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp
US5075250A (en) Method of fabricating a monolithic integrated circuit chip for a thermal ink jet printhead
US6825543B2 (en) Semiconductor device, method for manufacturing the same, and liquid jet apparatus
KR20140095706A (ko) 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로
US6102528A (en) Drive transistor for an ink jet printhead
US6666545B2 (en) Driver transistor structure of inkjet print head chip and the method for making the same
CN101098788A (zh) 喷墨打印头
CN100341701C (zh) 打印头集成电路
US6740536B2 (en) Devices and methods for integrated circuit manufacturing
KR101016528B1 (ko) 액체 토출 헤드 및 액체 토출 장치
US5969392A (en) Thermal ink jet printheads with power MOS driver devices having enhanced transconductance
US7488611B2 (en) Devices and methods for integrated circuit manufacturing
KR20030018799A (ko) 잉크젯 프린터 해드 형성 방법
JP2002307683A (ja) 半導体装置
KR19990074733A (ko) 마스크 롬 및 그 제조방법
KR20030002526A (ko) 노즐용 마이크로 머신 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant