TWI326126B - High volt transistor with low threshold and such a high volt transistor comprehensive element - Google Patents

High volt transistor with low threshold and such a high volt transistor comprehensive element Download PDF

Info

Publication number
TWI326126B
TWI326126B TW95142001A TW95142001A TWI326126B TW I326126 B TWI326126 B TW I326126B TW 95142001 A TW95142001 A TW 95142001A TW 95142001 A TW95142001 A TW 95142001A TW I326126 B TWI326126 B TW I326126B
Authority
TW
Taiwan
Prior art keywords
region
well
transistor
high voltage
deep
Prior art date
Application number
TW95142001A
Other languages
English (en)
Other versions
TW200746419A (en
Inventor
Martin Knaipp
Georg Roehrer
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Publication of TW200746419A publication Critical patent/TW200746419A/zh
Application granted granted Critical
Publication of TWI326126B publication Critical patent/TWI326126B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

1326126 c » 九、發明說明： * 【發明所屬之技術領域】 - 本發明涉及一種高壓電晶體。各種不同的電子裝置例如 電腦’電信終端機和消費性電子設備，這些電子裝置中需 '要各種不同的電子組件，特別是半導體組件，其可支配特 殊的功能。此外，電子裝置通常具有多種功能且各別的功 能通常很複雜。因此，需要多個可用在這些裝置中的半導 體組件’其具有多種功能且較目前所使用的組件複雜很多。 ® 半導體組件的特性主要是由製備該組件的製程來決 定。由於半導體組件通常較複雜，則其製程亦變化較多。 現在’爲了以一般製程來製造不同型式之電子組件，特別 是半導體組件’則需要提高該製程的步驟的數目。然而， 這樣所造成的缺點是：隨著製程中各步驟的數目的增加， 製造成本和錯誤率同樣亦會提高。因此，有利的方式是硏 發該製程中的各步驟，這些步驟可多樣化地使用且因此在 情況需要時亦可同時用在不同組件之製程中。 ® 半導體組件中需要多種具有不同特性（特別是不同的操 作電壓）的電晶體。因此，相對於可允許之最大的閘極電壓 而言具有較低的臨界-電壓（VTH)之電晶體是較佳者。因 ' 此，在以信號線來達成的各種應用中，可獲得一種小的組 - 件値和一種總値較小的電晶體驅動器配置。 具有不同的最大閘極電壓之最佳化電晶體通常需要不 同的閘極-氧化物厚度。然而，隨著閘極-氧化物厚度的增 加，該臨界電壓亦增加。爲了使此臨界電壓下降，可使直 1326126 接位於閘極氧化物下方之通道區中的淨摻雜濃度下降。於 此，在習知的製造方法中進行一種所謂臨界-調整-植入。 因此，可使摻雜物質之淨濃度調整至所期望的値，其中此 淨濃度可隨著臨界-調整-植入而增加或下降。 然而，上述之植入過程需要額外的調整步驟’這會使電 晶體（且特別是高壓電晶體）之製程隨著較高的閘極-氧化物 厚度而變成更昂貴。 【先前技術】 由US 2005/0194648A1中已知一種臨界-電壓較低的半導 體組件，其所具有的不同的電晶體具有不同的閘極-氧化物 厚度。 【發明內容】 本發明的目的是提供一種臨界·電壓較低的高壓電晶 體，其製程不需昂貴之步驟，特別是不需額外的步驟，即 可整合在低壓電晶體及/或其它高壓電晶體之製造方法中。 上述目的藉由具有申請專利範圍第1項特徵的高壓 -NMOS-電晶體來達成。本發明有利的其它形式及包含該高 壓電晶體的電子組件描述在申請專利範圍其它各附屬項 中 〇 本發明提供一種高壓-NMOS-電晶體，其中在通道區的二 側分別存在著源極區和汲極區而成爲η-摻雜區，通道區配 置在閘極-電極下方。此通道區定義成該半導體基板中之一 種深的Ρ-井（well)。此外，設有一種作爲通道停止區用的摻 雜區，藉此可使經由電晶體頭部上之寄生電晶體之漏電流 1326126 受到抑制。 _ 通道停止區形成額外之平坦的p-摻雜區，其在電晶體頭 部上配置在該通道區之通常與電晶體電流方向相偏離之末 端上，因此是配置在該深的P-井（well)之末端上且到達一種 場氧化物區之下方，該場氧化物區限定了該活性區（活性視 窗藉由上述配置，則在原來的通道區中該臨界電壓可大 大地下降而不會在該電晶體頭部上感應多種流經各寄生電 晶體之漏電流。相較於習知之高壓-NMOS-電晶體而言，上 述電晶體之特徵是低的淨摻雜濃度，但此種低的淨摻雜濃 度不是像習知的電晶體一樣由補償現有的電荷載體用的額 外的植入步驟來達成而是藉由通道區中不需一種高的摻雜 來達成。因此，事後即不需藉由一種額外之摻雜劑的植入 來使通道-淨摻雜下降。這樣可使製程簡化且使該電晶體的 製程可與低壓電晶體之製程相匹配，此時同樣可使用深的 p-井（well)和平坦的p-摻雜區。在低壓-NMOS-電晶體中， 例如深的Ρ -井和一種埋置於此深的Ρ -井（well)中而形成較 平坦的井之P-摻雜區形成該低壓電晶體的通道區。因此， 本發明與目前一般所使用的槪念不同，本發明中同時形成 全部電晶體用之主體-摻雜區且因此特別是同時形成通道 區，且藉由上述額外的植入（臨界-調整-植入）來實現不同的 閘極-氧化物厚度，以使電荷載體密度可依據閘極-氧化物 厚度來調整。 高壓電晶體可以對稱方式來形成，此時該電晶體的全部 的組成都對一種鏡面形成鏡面對稱，該鏡面垂直地位於該 1326126 濟/月万曰修(更)正替換買 閘極-電極的中央。在此種情況下.，該深的P-井（well)以對 稱方式配置在源極區和汲極區之間。該平坦的p -摻雜區結 構化成條形而形成且須配置在該深的P-井之內部中，使該 P-摻雜區在電晶體頭部的二側限定著該通道區。 在一種對稱的高壓電晶體中，閘極-電極在通道區中具有 一種漸細區，此閘極-電極在此漸細區的二側的寬度又擴 大。該深的P-井可在該漸細區中切割該閘極-電極。該平坦 的P-摻雜區在該電晶體頭部上的一部份可配置在該閘極電 極之漸細區的下方。 須對平坦的 P-摻雜區選取場氧化物下方之表面淨-摻雜 物質濃度，使矽/場氧化物界面上的（淨-)摻雜物質濃度較埋 置於深的P-井中的平坦的P-摻雜區外部之深的P-井之區域 中者還高。因此，可獲得一種功能良好的通道停止區，其 可使該電晶體頭部上流經該處所形成的寄生元件中的漏電 流受到抑制。在產生平坦的P-摻雜區時一種高的植入能量 可使該平坦的P-摻雜區和深的P-井所需之植入遮罩之相對 校準達到效果，這樣可使平坦的P-摻雜區中只有一部份埋 入至該深的P-井中而使下方的通道停止區之功能受損。 有利的方式是選取上述之相對配置，使二個摻雜區中只 有一部份相重疊，以便在總面積消耗最少時達成一種最大 的通道停止效應。 在NMOS-高壓電晶體中，汲極區可形成一種平坦的n-井’其埋入至一種深的η -井21中。橫向範圍較大之深的n-井由汲極區延伸至該電晶體之閘極的一部份之下方且因此形 1326126 成一種漂移（drift)區’其與該通道.區相鄰接。 在一種對稱的高壓電晶體中’源極區的形成方式類似於 汲極區，使得可能存在的漂移區以對稱方式而配置著。 高壓-NMOS-電晶體所用的摻雜區可與高壓-PMOS-電晶 體和低壓電晶體之製程中所用的摻雜區相同的方式來形 成。以此種方式，則可製成—種電子半導體組件，其包含 至少一個高壓-PMOS-電晶體，至少一個低壓電晶體和至少 —個高壓-NMOS-電晶體，其中該製程可藉由本發明來達 成，使各別的製造步驟可與製造不同電晶體時所形成的不 同元件同時使用。各摻雜區和井所需的特殊植入對不同的 元件而言較佳是可同時用在不同的電晶體中，使不同元件 所需的各步驟可同時一起進行。 例如，可在高壓-PMOS-電晶體中形成由相同的深的p-井所構成的漂移區，其在所設置的高壓-NMOS·電晶體中形 成通道區。此外，在NMOS-型式的低壓電晶體中藉由二個 互相交錯地重疊而形成的植入區來產生該通道區，其中多 個井中之一井對應於該高壓-NMOS-電晶體之通道區之深 的P-井，且第二井對應於該高壓-NMOS-電晶體中該通道停 止區之平坦的P -摻雜區之埋置於通道區中的井。低壓電晶 體中需要摻雜度筒很多的通道區，此乃因閘極氧化物厚度 以及最大可允許的閘極電壓在與高壓電晶體比較之下已下 降。 本發明以下將依據實施例和所屬的圖式來詳述。各圖式 只是示意圖而未依比例來繪製
1326126 【實施方式】 第1圖顯示本發明之高壓- NMOS -電晶體之橫切面 該摻雜區相對於其餘結構之一種可能的範圍。此 中，汲極1 2和源極14之間在閘極-電極1 8下方配 長度L之通道區KN，其例如由摻雜的多晶矽所構成 漂移區由汲極12延伸至通道區KN，此漂移區由一 的η-井所形成，此n-井13埋置於一種深的η-井中 道區ΚΝ具有主體·摻雜區且由深的ρ-井15所形成 來表示此Ρ-井15超越該通道區或該閘極·電極18之 以16來表示一種ρ + -摻雜的主體-終端，其可選擇地 一種平坦的ρ-摻雜區17上方，此摻雜區17埋置於 Ρ-井15中。在一種未示出的不同形式中，在主體· 源極接觸區14之間仍可設置一種場氧化物區。 第一活性區形成在場氧化物區20a和20c之間。 活性視窗中，通道區藉由該閘極-電極18與該主體 體-摻雜區15之重疊來界定。 第二活性區包含在較佳是配置成環形的場氧化物 和2 0b之間，該汲極12配置在第二活性區中。基枝 有一種輕微摻雜的P-摻雜區。 第4圖顯示第一活性區AGs之區域中一種高壓. 電晶體之俯視圖，該第一活性區AGs中配置著該源 通道區由一種深的P-井DP來形成，此深的ρ-井DP 佳是在第一活性區AGs之右端上配置在右半部中。 P-井DP可較該活性區AGs還寬且在上方（請參閱第 且指出 電晶體 置一種 。一種 種平坦 。此通 。以A ,範圍。 配置在 該深的 終端和 在此種 或該主 區 2 0a ί 10具 NMOS-極區。 此處較 此深的 ;4圖） 1326126 的P-井 可與此 t DP中 伸至場 通道區 之重疊 之活性 之俯視 知的高 由二個 一個深 個寬度 種較闻 臨界電 NMOS-磷，以 摻雜度 之受體 和下方（圖中未顯示）重疊於此活性.區AGs上。此深 DP可在源極側（圖中右側）超越該活性區AGs，但亦 活性區AGs相齊平。 通道停止區形成平坦的P-井SP，埋入至深的p-尹 以及經由該活性區AGs之一區域而延伸且一部份延 氧化物區下方爲止，場氧化物區圍繞著該活性區。 KN藉由活性區內部中該深的井DP之閘極電極GE 來界定。圖的左側顯示場氧化物區中敞開的汲極側 區 A G d 〇 第5圖顯示先前技術中習知之高壓-NMOS-電晶體 圖。與本發明的高壓-NMOS-電晶體不同之處是，習 壓-NMOS-電晶體中形成該通道區之主體-摻雜區是 交錯地配置的井所形成：一個平坦的P-井SP配置在 的P-井DP之內部中。此二個井經由活性視窗之整 而延伸至場氧化物下方且幾乎相疊合著。 藉由上述的井配置，則可在基板之表面上獲得一 的摻雜物質-淨濃度，其在較厚的閘極氧化物中可使 壓提高。爲了使臨界電壓下降，則第5圖所示的高壓 電晶體中需要另一種調整植入過程，特別是需植入 使基板表面上的受體之濃度下降》 圖4的本發明中，通道區KN是由深的p-井DP之 來界定，此摻雜度使閘極氧化物下方該基板表面上 濃度下降很多且因此使臨界電壓下降。 第6圖是本發明之對稱之高壓-NMOS-電晶體之俯視圖。 吓326126
I A 此種電晶體以對稱方式構成且具有一種鏡面以作爲對稱元 ' 件，此鏡面在源極和汲極的中央垂直於電晶體的接通路徑 ， 而位於閘極-電極GE之中央。閘極·電極GE在中央具有一 種逐漸變細的區域且以此逐漸變細的區域來與場氧化物區 ' 之間敞開的活性區A G相重疊。閘極·電極在源極S和汲極 D之方向中又擴大。 通道區（圖中配置在通道停止區KS之下方）之摻雜區形 成深的P-井DP，其例如以條形的形式來形成以及在中央處 Φ 切割該閘極-電極GE且在圖中平行於y-軸（垂直方向）而對 準。同樣，一種平坦的P-摻雜區沿著此軸而配置著且形成 該通道停止區KS。該平坦的ρ·摻雜區配置在該深的p-井 DP之下方且位於二個電晶體頭部之區域中。所謂電晶體頭 部是指在側面上與通道區相鄰的區域而言。電晶體接通路 徑（請參閱以箭頭所示的電流方向）在源極S和汲極D之間 的通道方向中是與X-軸平行，且在通道區上方或下方（圖中 未顯示）分別存在著一個電晶體頭部。 ® 在上述對稱的高壓- NMOS-電晶體配置中，通道區只藉由 深的P-井DP之摻雜來決定。電晶體頭部區域中作爲通道 停止區KS用的平坦之摻雜區使寄生電晶體斷開，此時 - 該p-摻雜區使寄生電晶體所在處之摻雜度提高且因此使寄 . 生電晶體之臨界電壓上升至此臨界電壓大於最大的閘極電 壓。 本發明之高壓-NMOS-電晶體所用的摻雜區或其製造時 所用的植入亦可有利地用於其它電晶體中，這些電晶體可 -12- 在相同的基板上製作在相同的電子組件中。 第2圖顯示習知之高壓-PMOS -電晶體（具有p -導電型通 道之高壓MOS-電晶體）之橫切面。此電晶體具有一種閘極-電極118，其配置在汲極112和源極114之間，汲極和源極 藉由一種相對應的連接區來表示。在p + -摻雜的汲極-連接 區112下方配置一種平坦的p -井117，其又埋入至一種橫 向中較大且較深之到達基板SUB中之深的p -井115中且延 伸至通道區的界面上，通道區是由平坦之η -井113所形 成。在通道區ΚΡ之右邊緣上藉由一種ρ + ·區來界定該源極-終端114。現在，以較簡單的方式可使用該深的ρ-井115 以產生本發明之高壓-NMOS-電晶體之主體-摻雜區DP，該 深的Ρ-井1 15是高壓-PMOS-電晶體之漂移區。正確而言， 可使用一種平坦的Ρ-井117以產生該高壓-NMOS-電晶體之 通道停止區KS，該平坦之ρ-井1 17是該高壓-PMOS-電晶體 之汲極摻雜區。
在本發明的另一種形式中，上述之已摻雜的井亦可用來 製造低壓電晶體。第3圖顯示一種習知的低壓-NMOS-電晶 體之橫切面，其包含汲極32和源極34，汲極和源極之間 配置一種閘極-電極38，其藉由閘極-氧化物GO或藉由一 種相當之電性絕緣層而與基板相隔開。通道區或主體-摻雜 區是由一種平坦的井SP來形成，此平坦的P-井同時用 來產生高壓NMOS-電晶體之通道停止區。在低壓電晶體 中，該平坦的P-井埋入至一種平坦地延伸至整個電晶體區 域下方之該深的P-井DP中。在基板SUB和該深的P-井DP 1326126 之間仍可設置一種深的η-井DN，該深的p-井DP埋置於此 深的η-井DN中，且此深的η-井DN用來在活性的電晶體 區域和基板之間形成隔離作用。 已令人驚異地顯示出：本發明的高壓-NMOS-電晶體雖然 其主體·摻雜度較低但仍具有一種可忽略的由於寄生電晶 體所造成之漏電流，且本發明的高壓-NMOS-電晶體可以一 種例如1.2V之低的臨界電壓來製成。此高壓- NMOS·電晶體 之主體-摻雜區是互補式高壓-PMOS-電晶體製造時的流程 之組成且可另外用來製造低壓-NMOS-電晶體》 因此，本發明的高壓-NMOS-電晶體可完全以已有的方法 和步驟來製成且雖然臨界電壓已下降但仍不需額外的步 驟。此外，以上述的槪念亦可在不同的電晶體有不同的閘 極-氧化物厚度時達成一種足夠小的臨界電壓而使整個製 程不需昂貴的調整過程。因此’可特別以成本有利的方式 來製成一種電晶體族群或電子組件’其中該電晶體族群除 了本發明的高壓-NMOS-電晶體之外亦包括高壓-PMOS-電 晶體和低壓電晶體，該電子組件具有上述各種不同的電晶 體》 【圖式簡單說明】 第1圖 本發明之一種高壓-NMOS-電晶體之橫切面。 第2圖 習知之高壓-PMOS-電晶體之橫切面。 第3圖 習知之低壓-NMOS -電晶體之橫切面。 第4圖 本發明之高壓-NMOS-電晶體之俯視圖。 第5圖 習知之高壓-NMOS-電晶體之俯視圖。 -14- 1326126 第6圖 本發明之對稱之高壓-NMOS-電晶體之俯視圖。 【主要元件符號說明】
10 基板 12,112 汲極 13,113 n-井 14,114 源極 15,115 Ρ-井 16 主體-終端 17 Ρ-摻雜區 117 Ρ -井 18,118 閘極-電極 20a, 20b 場氧化物區 32 汲極 34 源極 38 閘極-電極 DN η -井 DP, SP Ρ-井 KN 通道區 AGs, A G d 活性區 AG 活性區 S 源極 D 汲極 GE 閘極-電極 GO 閘極-氧化物 1326126 SUB 基板 KS 通道停止區
-16-

Claims (1)

1326126 日修(更)正替換頁 第09 5 142001號「具有低臨界値之高學電晶體及其元件j專利案 (20 1 0年1月8日修正） 十、申請專利範圍： 1. 一種製造具有高電壓NMOS電晶體及高電壓PMOS電晶體的 半導體裝置之方法，其包括： 藉由植入摻雜物來製造一深P井（DP) ’藉此形成一高電 壓PMOS電晶體之漂移區及一高電壓NMOS之通道區；以及 藉由植入摻雜物來製造一額外淺P井（SP)’藉此形成該 高電壓PMOS電晶體之汲極摻雜區的一部分，並藉此在—側 向限制該通道區的區域中形成該高電壓NMOS電晶體之通道 截斷區。 2. 如申請專利範圍第1項之方法，其中該通道截斷區（KS)係配 置在該深P井（DP)中。 3. 如申請專利範圍第1或2項之方法，其中更包括： 形成一低電壓NMOS電晶體之通道區的一淺P井（SP)之 植入；以及 在該低電壓NMOS電晶體，將該淺P井（SP)埋入在一深 P井（DP)中。 4. 如申請專利範圍第3項之方法，其中更包括： 該低電壓NMOS電晶體之深P井（DP)亦當作該高電壓 NMOS電晶體之通道區，該被埋入之淺P井（SP)與用作該高 電壓NMOS電晶體之通道截斷區（KS)的淺P摻雜區對應。
TW95142001A 2005-11-16 2006-11-14 High volt transistor with low threshold and such a high volt transistor comprehensive element TWI326126B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510054672 DE102005054672B4 (de) 2005-11-16 2005-11-16 Hochvolt-Transistor mit niedriger Threshold-Spannung und einen solchen Hochvolt-Transistor umfassendes Bauelement

Publications (2)

Publication Number Publication Date
TW200746419A TW200746419A (en) 2007-12-16
TWI326126B true TWI326126B (en) 2010-06-11

Family

ID=37685184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW95142001A TWI326126B (en) 2005-11-16 2006-11-14 High volt transistor with low threshold and such a high volt transistor comprehensive element

Country Status (4)

Country Link
US (1) US9093527B2 (zh)
DE (1) DE102005054672B4 (zh)
TW (1) TWI326126B (zh)
WO (1) WO2007057137A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
DE102011056412B4 (de) * 2011-12-14 2013-10-31 Austriamicrosystems Ag Hochvolttransistorbauelement und Herstellungsverfahren
TWI559502B (zh) * 2014-08-19 2016-11-21 旺宏電子股份有限公司 半導體元件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176701A (ja) 1993-12-17 1995-07-14 Nec Corp 半導体装置とその製造方法
US5498554A (en) * 1994-04-08 1996-03-12 Texas Instruments Incorporated Method of making extended drain resurf lateral DMOS devices
US5723985A (en) 1995-11-21 1998-03-03 Information Storage Devices, Inc. Clocked high voltage switch
JP4686829B2 (ja) 1999-09-17 2011-05-25 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2005191202A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 半導体装置
KR100634168B1 (ko) * 2004-03-03 2006-10-16 삼성전자주식회사 낮은 문턱 전압 및 높은 절연파괴 전압의 트랜지스터를구비하는 반도체 장치
DE102004014928B4 (de) 2004-03-26 2018-07-12 Austriamicrosystems Ag Hochvolttransistor und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
US20090302383A1 (en) 2009-12-10
WO2007057137A1 (de) 2007-05-24
TW200746419A (en) 2007-12-16
US9093527B2 (en) 2015-07-28
DE102005054672B4 (de) 2014-06-12
DE102005054672A1 (de) 2007-05-31

Similar Documents

Publication Publication Date Title
US6806540B2 (en) Semiconductor device and method of manufacturing the same
US7525155B2 (en) High voltage transistor structure for semiconductor device
KR101883010B1 (ko) 반도체 소자 및 그 소자의 제조 방법
US7585710B2 (en) Methods of forming electronic devices having partially elevated source/drain structures
US9390983B1 (en) Semiconductor device and method for fabricating the same
US20050062125A1 (en) Lateral short-channel dmos, method of manufacturing the same, and semiconductor device
US7192834B2 (en) LDMOS device and method of fabrication of LDMOS device
JP2008535235A (ja) 相補形非対称高電圧デバイス及びその製造方法
JP2010021228A (ja) 半導体装置
JP2006510206A (ja) 集積回路構造体
KR20180110703A (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
US7091535B2 (en) High voltage device embedded non-volatile memory cell and fabrication method
TWI326126B (en) High volt transistor with low threshold and such a high volt transistor comprehensive element
CN105900246B (zh) 高电压双扩散mos(dmos)装置及其制造方法
DE102016015713A1 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur und Halbleitervorrichtungsstruktur
US7307320B2 (en) Differential mechanical stress-producing regions for integrated circuit field effect transistors
EP1890336A1 (en) High-voltage MOS transistor device and method of making the same
US7446000B2 (en) Method of fabricating semiconductor device having gate dielectrics with different thicknesses
KR100327583B1 (ko) 반도체소자의 인버스 ｔ형 소자분리공정
TWI325178B (en) Method for the fabrication of a high-voltage transistor
US8008664B2 (en) Component comprising a thin-film transistor and CMOS-transistors and methods for production
US8963238B2 (en) Double diffused drain metal-oxide-semiconductor devices with floating poly thereon and methods of manufacturing the same
KR20040002139A (ko) 반도체 소자의 제조 방법
US20080203497A1 (en) Semiconductor Devices Including Assymetric Source and Drain Regions Having a Same Width and Related Methods
JP2007294805A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees