TWI324443B - Transistor level shifter circuit - Google Patents
Transistor level shifter circuit Download PDFInfo
- Publication number
- TWI324443B TWI324443B TW095102596A TW95102596A TWI324443B TW I324443 B TWI324443 B TW I324443B TW 095102596 A TW095102596 A TW 095102596A TW 95102596 A TW95102596 A TW 95102596A TW I324443 B TWI324443 B TW I324443B
- Authority
- TW
- Taiwan
- Prior art keywords
- pole
- transistor
- gate
- coupled
- power source
- Prior art date
Links
- 239000013078 crystal Substances 0.000 claims description 16
- 230000000295 complement effect Effects 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 239000004744 fabric Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 210000001124 body fluid Anatomy 0.000 description 1
- 239000010839 body fluid Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
1324443 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種電晶體位準移位電路(Transistor Level Shifter Circuit),更詳細來說,係關於一種藉由同型電晶體之 薄膜式電晶體來實作之電晶體位準移位電路。 【先前技術】
由於薄膜式電晶體液晶顯不器(Thin-Film Transistor Liquid Crystal Display; TFT LCD)已經普遍應用於個人電腦顯示器、電 視、數位相機及行動電話等應用上。其中製作薄膜式電晶體陣 列時,通常會採用單一製程技術,即PMOS製程,避免使用 較為複雜的NMOS製程,以簡化製作流程,並降低生產成本。 但是在薄膜式電晶體陣列運作時,須利用一時脈訊號,來掃描 該薄膜式電晶體陣列’以依序將顯示之資料存成液晶顯示器之 像素,由於掃描用之時脈訊號所需要的電壓位準和薄膜式電晶 體所使用的電壓位準不同,因此一般邏輯位準之低壓時脈訊
號,必須先經過一週邊驅動電路,以轉換電壓位準後,才能直 接驅動該薄膜式電晶體陣列電路。 如第1A圖所示,為-習知之位準移位器之電路圖,該位 ^器餘PMOS顺成,㈣削、聽訊狀大成大振 ^^其設計屬於—階段放大的位準移位器,根據模擬及實 '•ή®/、彳…果,會有訊號上升時間和下降時間過長之問題,不適 合應用於較大的負載及高頻的操作環境。 在美國專利發明案號6,922,095所揭露之位準移位5|中, 雖採用同型電晶體之技術製作,惟其電=====皆 5 1324443 仍嫌複雜。 在美國專利發明案號6,300,796及6,600,357中,採用了互 補式金屬氧化物半導體(c〇mplementary Metal
SemicmdU_; CM0S)製程,在製程上較為複雜,因此生產 成本較尚,且不能整合在單一 PM〇s製程上,除此之 路架構及連接方式亦趨複雜。
f上所述’若以習知技術來實施電晶體位準移位電路,會 有訊號轉換時間過長及無法推動較大負載之問題,且若以 ?los if來製作電晶體位準移位電路會有生產成本較高,及 製私不旎整*合之問題。因此,如何能以較低成本之單一製程技 1L來整合_電晶體以及電晶體位準移位電路之製作广並同 之ΐ作速度與承受較高負載,6成為現今薄膜式電 日日體液日日顯不器設計上最重要之課題。 【發明内容】 本發明目的係提供一種電晶體位準移位電路,適用於一 第ί電源之間’該第—電源之電壓位準大於該第二 之/電壓位s位^該位準移位電賴以放大-第—互補對訊號 訊辦iΐ 第—互補對訊號包含一^^號與—反相時脈 電路,其中該轉換電路係用以接收該第士互 懕後’產生—第二互補對訊號,該第二互補對訊號之電 之雷心介於該第一電源之電厘位準,以及該第一電源 pi姑i準扣減該第-互補對訊號之電壓辦之差值二者之 ϋ第—放大電路係用以放大該第二互補對訊號後產生一第 白段輸出訊號,該第一階段輸出訊號之電壓位準係大體上介 6 於零至該第一電源之電壓位準間。 放大該第i段輸出聰mm,路係用以 介於該第—躲之賴鱗_第二電源之 電路本imfiT關電晶體來製作—f晶體位準移位 合訊號的電容,使該電晶體辦移位電路 電晶體陣列之卜製程中。由於本發明之 移位電路在設計上,係先以—轉換電路來將輸入的 - ί=ΐΐ對訊號轉成較高電壓之另—互補對訊號,以控制 - ί 一電路,該第—放大電路之放大輸出則用以控制 曰i一放Α電路’藉由此漸進之放大過程,可提升本發明之電 準移位電路的運作速度’並可推動較高之負载,有效解 決先前技術的諸多問題。 在參_式及_财之實财式後,該技魏域具有通 吊知識者便可瞭解本發明之其他目的,以及本發明之技術手段 及實施態樣。 【實施方式】 如第2Α圖所繪為本發明之一較佳實施例的電晶體位準移 位電路之電路圖,該電晶體位準移位電路適用於一第一電源與 一第一電源之間’該第一電源之電壓位準大於該第二電源之電 壓位準,該位準移位電路用以放大一第一互補對訊號之電壓位 準,該第一互補對訊號包含一時脈訊號與一反相時脈訊號,該 電晶體位準移位電路包含一轉換電路20、一第一放大電路30 以及一第二放大電路40 ’其中該轉換電路20係用以接收該第 一互補對訊號後產生一第二互補對訊號,該第二互補對訊號之 1324443 發明之技術原理及精神的情況下,對上述實施例進行修改及變 化。因此本發明之權利保護範圍,應如後述之申請專利範圍所 列。 【圖式簡單說明】 第1圖顯示習知之一位準移位器電路圖; 第2A圖顯示根據本發明之一較佳實施例的電晶體位 位電路之電路圖;
第2B圖顯不根據本發明之一較佳實施例的電晶體位準 位電路之輸入輸出訊號模擬波形圖; 第2C酬示根據本發明之一較佳實施例的電晶體位 位電路實際賴H量猶之輸人輸出訊舰形圖;
移4=::據本發明之另-較佳實施例的電晶體位準 移位據施細純趙位準 移位==據本發明之再—較佳實施例的電晶體位準 【主要元件符號說明】 2〇:轉換電路 30、50 :第一放大電路 40 :第二放大電路
Claims (1)
1324443 日1¾•正本: 第095102596號專利申請案 申請專利範圍替換本(無劃線版本,98年12月) 十、申請專利範圍: 1. 一種電晶體位準移位電路’適用於一第一電源盥一第二電源之 間,該第-電源之賴位準大於該f二電源之電壓位準,該位 準移位電路用以放大-第-互補對訊號之電壓位準, 觀訊軌含-雜铽與-反相峡錢,賴 位電路包含: -轉換電路’包含—第—電容及—第二電容,一 電容及該,二電容用以接收該第—互補對訊號後產生」 互撕訊號’該第二互補對訊號之電壓位準係大體上 ^ 電二準以及該第一電源之電壓位準扣減該第:Ϊ 補對訊號之電壓位準之差值二者之間; 立 ,用峨大該第二互補對訊號後產生-第 ,段輸出訊號,該第一階段輸出訊號 $ J 於零f該第一電源之電壓位準之間;以及準係大體上介 咕斗从 人这第階段輸出訊號後產生一銓 t 該輸出訊號之電屋位準係大體上 =訊 準與該第二電源之賴位準之間。 弟電源之電屋位 含:月求項1所述之電晶體辦移位電路,其中該轉換電路包 該第 第電晶體,包含一第一極、一第-搞月一 pqt 極巧於該第一電源;以及 第一極及-閘極’ 該第 ΐίί:!?:包含一第-極、-第二極及-間極, 極 15 1324443 第095102596號專利申請案 申請專利範圍替換本(無劃線版本,98年12月) 3.如請求項2所述之電晶體位準移位電路,其中該 該第二極係因應該反相時脈信號,該第二電晶 筮I曰一/ 因應該時脈信號。 體之該第二極係 號 該第二極經該第二電容接收該時脈信 放大電路 5.如請求項2所述之電晶體位準移位電路,其中該 包含: 二 一第 電晶體之2;二晶:及-閘極’該第 .'w、吻布电日日蒞第二極,兮筮二条 之該第一極耦接於該第一電源;以及 μ弟一電 一第四電晶體,包含一第一極、一第二極及一 =晶體之該閘極接收該時脈信號,該第第1 ,於該第三電晶體之該第二極,該第極 為接地。 电日日筱之該第二極係 晶 體 •放大電路 6.2求項5所述之電晶體辦移位,其中該第 一第五電晶體,包含一第一極、一 該閘_接於該第三電晶體之該第二極=第ij 日日體之該第一極輕接於該第一電源 電 丄雷:ϊ六ϊ晶體,包含一第一極、-第二極及-閘極,哕窠 極接收該反相時脈信號,該第六電晶體之^ 七 一弟七電晶體,包含一第一極、一 電晶體之刻_胁該第三以體 16 ,本,98 一) 輪出該輪該第—電源’該第七電晶體之該第二極 第八電晶體,包含—當一 a一 八電晶體之該閘極轉接 t 了二極及一閘極’讀第 體之該第二極晶體之該第二極’該第八電ί 7. ^求項5所述之電晶體位準移位電路,其中該第_放大電路 弟五電晶體,包含—筮—^ 五電晶體之該閘極叙接於極、一弟二極及一閘極,讀第 晶體找,一,接於該第U晶,j該第二極,該第五電 六電晶體之該f甲;極、一第二極及一閘極,該第 極係為接地。電日日體之該第二極,該第六電晶體之該第二 8·=求項7所述之電晶體位準移位電路,其中該第二放大電路 日日體之,第一極耦接於該第一電源; 晶體,包含一第一極、一第二極及一閘極,該第 y曰垆二C耦接於該第五電晶體之該第二極,該第八電 ί之^- 接於該第七電晶體之該第二極,該第八電晶 體之該第一極輕接於該第二電源; 九電晶體,包含—第—極、一第二極及一間極,該第 九於該第三電晶體之該第二極,該第九電 曰曰-之。弟一極耦接於該第一電源,該第九電晶體之該第二極 17 第095102596號專 申請專利範圍替換本(無篇_本,崎㈣) . 輸出該輪出訊號;以及 第十電晶體,包含一第一極、一第二一 =^該=嫩徐電晶體找第二極^第3 體之該第之該第二極,該第十電晶 9. =求項5所述之電晶體位準移位電路,其中該第-放大 電路 弟五電晶體,包含一第一極、一笛_权S p〇 , 晶體之該第一極輕接於該第-電源:以及 第五電 =;!極S:該第五電晶體之該第二極:―該第: 山雷曰ί六ί晶體,包含—第—極、—第二極及—閘極,該第 Ι'ϊ00體,閘極雛於該第三電晶體之該第二極’該第六電 晶 10. =求項9所述之電晶體位準移位,其中該第二放大 包含: 電路 μ:Ϊ七電晶體,包含一第一極、一第二極及-閘極,該第 ,曰0體之該閘極耦接於該第五電晶體之該第二極,該第七 日日體之該第一極耦接於該第一電源; -第八電晶體’包含—第—極、—第二極及—閘極, 八電晶體之該閘極接收該反相時脈信號,該第八電晶體之該 極輕接於該第七電晶體之該第二極,該第八電晶體之該二 極耦接於該第二電源; — 一第九電晶體,包含一第一極、一第二極及一閘極,該第 九電晶體之該閘極耦接於該第五電晶體之該第二極,該第九電 晶體之該第一極耦接於該第一電源,該第九電晶體之該第二極 輸出該輪出訊號;以及 18 第095102596號專利申請案 本,98 年 12 月) —第十電晶體,包含一第一極、一筮一 ΐ 5該閘極耦接於該第七電晶體之該第二極閘:第ϊ ΐ 晶體之該第二極,該第十電晶 11.=求項9所述之電晶體位準移位電路,其中該第一放大電路 -第七電晶體’包含一第一極、一第二 败該第二極,該以 號第 極係為2地^電日曰體之該第二極’該第八電晶體之該第二 一第九電晶體,包含一第一極、一第一一 12. 項11所述之電晶體位準移位電路,其中該第二放大電 笛+:ϊΐ:電晶體’包含一第一極、一第二極及一間極’該 十-體之該第二極’該第 第十』:體:二電 1324443 第095102596號專利申請案 申請專利範圍替換本(無劃線版本,98年12月) 十二電晶體之該第一極耦接於該第十一電晶體之該第二極,該 • 第十二電晶體之該第二極耦接於該第二電源; 一第十三電晶體,包含一第一極、一第二極及一閘極,該 第十三電晶體之該閘極耦接於該第五電晶體之該第二極,該第 • 十三電晶體之該第一極耦接於該第一電源,該第十三電晶體之 該第二極輸出該輸出訊號;以及 一第十四電晶體,包含一第一極、一第二極及一閘極,該 第十四電晶體之該閘極耦接於該第十一電晶體之該第二極,該 第十四電晶體之該第一極耦接於該第十三電晶體之該第二 極,該第十四電晶體之該第二極耦接於該第二電源。 20
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095102596A TWI324443B (en) | 2006-01-24 | 2006-01-24 | Transistor level shifter circuit |
US11/426,129 US7362624B2 (en) | 2006-01-24 | 2006-06-23 | Transistor level shifter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095102596A TWI324443B (en) | 2006-01-24 | 2006-01-24 | Transistor level shifter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200729723A TW200729723A (en) | 2007-08-01 |
TWI324443B true TWI324443B (en) | 2010-05-01 |
Family
ID=38285393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095102596A TWI324443B (en) | 2006-01-24 | 2006-01-24 | Transistor level shifter circuit |
Country Status (2)
Country | Link |
---|---|
US (1) | US7362624B2 (zh) |
TW (1) | TWI324443B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103944554B (zh) * | 2014-04-16 | 2017-01-04 | 华为技术有限公司 | 一种电平转换电路及数模转换器 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI313968B (en) * | 2006-07-04 | 2009-08-21 | Au Optronics Corp | Vevel shifter circuit |
TWI396163B (zh) * | 2008-01-14 | 2013-05-11 | Innolux Corp | 電壓位準移位電路與影像顯示系統 |
US7622954B2 (en) * | 2008-02-26 | 2009-11-24 | Standard Microsystems Corporation | Level shifter with memory interfacing two supply domains |
US8975942B2 (en) | 2012-03-01 | 2015-03-10 | Analog Devices, Inc. | System for a clock shifter circuit |
CN106067805B (zh) * | 2016-08-04 | 2023-04-11 | 成都博思微科技有限公司 | 一种时钟信号电平位移电路 |
CN106710563A (zh) * | 2017-03-20 | 2017-05-24 | 深圳市华星光电技术有限公司 | 一种显示面板的驱动方法、时序控制器及液晶显示器 |
TWI681628B (zh) | 2018-06-11 | 2020-01-01 | 瑞昱半導體股份有限公司 | 電壓位準移位電路 |
US20240291489A1 (en) * | 2023-02-28 | 2024-08-29 | Texas Instruments Incorporated | Level shifter |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1145574A (ja) * | 1997-07-25 | 1999-02-16 | Nec Corp | 半導体記憶装置 |
US6300796B1 (en) * | 1999-02-19 | 2001-10-09 | Zilog, Inc. | High voltage PMOS level shifter |
US6731151B1 (en) * | 1999-09-30 | 2004-05-04 | Interuniversitar Micro-Elektronica Centrum (Imec Vzw) | Method and apparatus for level shifting |
JP4707244B2 (ja) * | 2000-03-30 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置および半導体装置 |
US6600357B1 (en) * | 2001-03-27 | 2003-07-29 | Halo Lsi, Inc. | High voltage level shifter |
JP2002298582A (ja) * | 2001-03-29 | 2002-10-11 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
KR100432652B1 (ko) * | 2002-08-01 | 2004-05-22 | 삼성에스디아이 주식회사 | 레벨 시프터 및 평판 표시 장치 |
TW558873B (en) * | 2002-10-25 | 2003-10-21 | Toppoly Optoelectronics Corp | Voltage level shifter with pure p-type transistor |
JP3884439B2 (ja) * | 2004-03-02 | 2007-02-21 | 株式会社東芝 | 半導体装置 |
-
2006
- 2006-01-24 TW TW095102596A patent/TWI324443B/zh not_active IP Right Cessation
- 2006-06-23 US US11/426,129 patent/US7362624B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103944554B (zh) * | 2014-04-16 | 2017-01-04 | 华为技术有限公司 | 一种电平转换电路及数模转换器 |
Also Published As
Publication number | Publication date |
---|---|
TW200729723A (en) | 2007-08-01 |
US7362624B2 (en) | 2008-04-22 |
US20070171734A1 (en) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI324443B (en) | Transistor level shifter circuit | |
CN102419961B (zh) | 半导体器件 | |
CN101217274B (zh) | 源极跟随器 | |
JP5453513B2 (ja) | 半導体装置 | |
TWI422156B (zh) | 具低功率損耗之移位暫存器 | |
TWI277290B (en) | Electric circuit | |
CN111445833B (zh) | 移位寄存器单元及其控制方法、和栅极驱动电路 | |
US8482502B2 (en) | Common voltage generator, display device including the same, and method thereof | |
TW200302410A (en) | Electric circuit | |
JP2006058770A5 (zh) | ||
TW201033984A (en) | Display device with bi-directional voltage stabilizers | |
TWI329855B (en) | Dynamic shift register circuit | |
TW201240347A (en) | Output buffer of source driver | |
JP5723469B2 (ja) | バッファ回路 | |
CN1767064A (zh) | 具有低共模差分输入信号的读出放大器 | |
TW200421248A (en) | Shift register and driving method thereof | |
CN101013882B (zh) | 差动放大器及数模转换器 | |
Marano et al. | A new compact low-power high-speed rail-to-rail class-B buffer for LCD applications | |
TW200530995A (en) | Semiconductor circuit | |
Lu et al. | A column driver architecture with double time-division multiplexing RDACs for TFT-LCD applications | |
TW200947394A (en) | Scan driver | |
CN101320962A (zh) | 放大电路、数字模拟变换电路及显示装置 | |
TWI294610B (en) | A reference voltage circuit with a compensating circuit and a method of the same | |
JP4501084B2 (ja) | 液晶表示装置及び電源回路 | |
TWI286733B (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |