CN1767064A - 具有低共模差分输入信号的读出放大器 - Google Patents

具有低共模差分输入信号的读出放大器 Download PDF

Info

Publication number
CN1767064A
CN1767064A CNA2005100981408A CN200510098140A CN1767064A CN 1767064 A CN1767064 A CN 1767064A CN A2005100981408 A CNA2005100981408 A CN A2005100981408A CN 200510098140 A CN200510098140 A CN 200510098140A CN 1767064 A CN1767064 A CN 1767064A
Authority
CN
China
Prior art keywords
amplifier
phase inverter
coupled
sensor amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100981408A
Other languages
English (en)
Inventor
朴寅秀
金圭现
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1767064A publication Critical patent/CN1767064A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45438—Indexing scheme relating to differential amplifiers the CMCL uses digital signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种读出放大器，包括：具有差分输入器件的第一放大器和用于差分输入器件的负载反相器，该负载反相器在锁存配置中交叉耦合。该读出放大器还包括：耦合到第一放大器的第二放大器，并且所述第二放大器包括在锁存配置中交叉耦合的锁存反相器。甚至在低共模参考电压情况下，在第一和第二放大器中的双反相器锁存动作也提高响应速度。

Description

具有低共模差分输入信号的读出放大器
技术领域
本发明总的来说涉及读出放大器，尤其涉及甚至对于低共模差分输入信号具有增强的响应时间的读出放大器。
背景技术
读出放大器通常用在半导体器件中，尤其用在半导体存储器件中。读出放大器读出和放大在两个差分输入信号之间的电压差，以便产生差分输出信号。诸如移动电话之类的小型便携式电子设备被期望在最小功耗情况下以低电压工作。于是，在这种便携式电子设备内的读出放大器被期望甚至以低电压稳定快速地工作。
图1是传统的读出放大器的电路图，该读出放大器包括PMOS(P-沟道金属氧化物半导体)晶体管P1、P2、P3、P4和P5以及NMOS(N-沟道金属氧化物半导体)晶体管N1、N2、N3、N4和N5。图1的读出放大器是差分读出放大器，其具有相对参考电压VREF摆动的差分输入信号的一个IN+，参考电压VREF作为差分输入信号的另一个IN-施加。图2图示了参考电压VREF和输入信号IN+的波形。
当输入信号IN+处于逻辑高电平时，也就是说，当输入信号IN+的电平大于参考电压VREF时，NMOS晶体管N3被导通，以便开始读出放大器的读出操作。当输入信号IN+处于逻辑低电平时，也就是说，当输入信号IN+的电平小于参考电压VREF时，NMOS晶体管N3被截止，并且NMOS晶体管N4被导通，以便开始读出放大器的读出操作。
然而，在低共模中，即，当参考电压VREF为低时，NMOS晶体管N4稍稍导通，于是，当时钟信号CLK处于逻辑高电平时，在输出节点V1和V2处的差分输出信号的产生被延迟。换言之，当输入信号IN+处于逻辑低电平时，读出放大器的读出速度被降低。而且，从读出放大器输出的数据的高/低(从高到低转换)偏斜(skew)被增加。
发明内容
因此，本发明的各实施例的读出放大器用双反相器锁存动作来实现，用于甚至在低共模参考电压情况下提高响应速度。
在本发明的一个实施例中，读出放大器包括：第一放大器，其具有差分输入器件和用于差分输入器件的负载反相器。在所述第一放大器中，负载反相器在锁存配置中被交叉耦合。所述读出放大器还包括：第二放大器，其被耦合到第一放大器，并且该第二放大器包括在锁存配置中被交叉耦合的锁存反相器。
在本发明的一个实施例中，第一负载反相器的输出节点形成第一放大器的第一输出节点，而第二负载反相器的输出节点形成第一放大器的第二输出节点。所述差分输入器件包括以差分方式耦合的第一和第二NMOSFET(N-沟道金属半导体场效应晶体管)。所述第一负载反相器包括：第一负载反相器的NMOSFET的源极耦合到以差分方式耦合的第一NMOSFET的漏极的、作为反相器耦合的NMOSFET(N-沟道金属半导体场效应晶体管)和PMOSFET(P-沟道金属半导体场效应晶体管)。所述第二负载反相器包括：第二负载反相器的NMOSFET的源极耦合到以差分方式耦合的第二NMOSFET的漏极的、作为反相器耦合的NMOSFET和PMOS FET。
在本发明的另一个实施例中，锁存反相器被耦合在第一放大器的第一和第二输出节点之间。例如，所述第二放大器包括第一锁存反相器和第二锁存反相器。所述第一锁存反相器具有耦合到所述第一输出节点的输出和耦合到所述第二输出节点的输入；而所述第二锁存反相器有耦合到所述第二输出节点的输出和耦合到所述第一输出节点的输入。
在本发明的另一个实施例中，所述读出放大器还包括均衡器件，用于响应于时钟信号将所述第一和第二输出节点耦合在一起。在本发明的另一个实施例中，所述读出放大器还包括上拉器件，用于响应于时钟信号将所述第一和第二输出节点耦合到电压源。
在本发明的另一个实施例中，所述读出放大器还包括第一激励电路和第二激励电路。所述第一激励电路耦合到第一放大器，用于响应于时钟信号激励第一放大器的放大操作。所述第二激励电路耦合到第二放大器，用于响应于时钟信号激励第二放大器的放大操作。
在本发明的进一步的实施例中，共模参考电压由第一放大器的差分输入器件的一个输入。在此情况下，由第一放大器的差分输入器件的另一个输入的电压在共模参考电压左右摆动。
用此方式，第一和第二放大器两者都包括耦合在锁存配置中的反相器。利用第一和第二放大器的这样的双反相器锁存动作，用于由读出放大器产生差分输出信号的响应速度甚至对于低共模参考电压也被提高了。
附图说明
本发明的上述和其他特征以及优点在其详细的示范性实施例中参照附图描述时，会变得更加清楚，附图中：
图1是传统的读出放大器的电路图；
图2图示了用于读出放大器的参考电压和输入信号的波形；以及
图3是根据本发明的实施例的读出放大器的电路图。
在此所涉及的图是为了清楚说明而绘制的，而没有必要按比例绘制。在图1、2和3中具有相同的参考标号的元件指具有类似结构和/或功能的元件。
具体实施方式
图3是根据本发明的实施例的读出放大器的电路图。读出放大器是差分读出放大器，其具有差分输入信号的一个IN+，其相对作为差分输入信号的另一个IN-所施加的参考电压VREF摆动。参照图3，读出放大器包括：第一放大器31、第一激励电路33、第二放大器35以及第二激励电路37。
第一放大器31接收第一差分输入信号IN+和第二差分输入信号IN-，并且读出和放大在这样的差分输入信号IN+和IN-之间的电压差，以便在第一和第二输出节点V1和V2产生差分输出信号。第二差分输入信号IN-是维持恒定电平的共模参考电压VREF。第一激励电路33被耦合到第一放大器31，以便响应于时钟信号CLK(即，当时钟信号CLK被激励到逻辑高时)激励第一放大器31进行放大操作。
第二放大器35是用于增强读出放大器的读出操作的辅助读出电路。第二放大器35被耦合在第一放大器31的第一和第二输出节点V1和V2之间，以便在第一和第二输出节点V1和V2进一步放大和锁存差分输出信号。第二激励电路37被耦合到第二放大器35以便响应于时钟信号CLK(即，当时钟信号CLK被激励到逻辑高时)激励第二放大器35进行放大操作。
第一放大器31分别包括第一、第二、第三、第四、第五和第六PMOSFET(P-沟道金属氧化物半导体场效应晶体管)P31、P32、P33、P34、P35和P36。第一放大器31也分别包括第一、第二、第三、第四NMOSFET(N-沟道金属氧化物半导体场效应晶体管)N31、N32、N33、N34。
第一PMOSFET P31的源极被耦合到电源电压VDD，第一PMOSFET P31的栅极被耦合到时钟信号CLK，而第一PMOSFET P31的漏极被耦合到第一输出节点V1。第二PMOSFET P32的源极被耦合到电源电压VDD，第二PMOSFETP32的栅极被耦合到第一PMOSFET P31的栅极和第二输出节点V2，而第二PMOSFET P32的漏极被耦合到第一输出节点V1。
第三PMOSFET P33的源极被耦合到电源电压VDD，第三PMOSFET P33的栅极被耦合到时钟信号CLK，而第三PMOSFET P33的漏极被耦合到第二输出节点V2。第四PMOSFET P34的源极被耦合到电源电压VDD，第四PMOSFETP34的栅极被耦合到第二PMOSFET P32的栅极和第一输出节点V1，而第四PMOSFET P34的漏极被耦合到第二输出节点V2。
第五PMOSFET P35被耦合在第一和第二输出节点V1和V2之间，并且第五PMOSFET P35的栅极被耦合到时钟信号CLK。第六PMOSFET P36被耦合在第一NMOSFET N31的源极A和第二NMOSFET N32的源极B之间，而第六PMOSFET P36的栅极被耦合到时钟信号CLK。
第一NMOSFET N31的漏极被耦合到第一输出节点V1，而第一NMOSFETN31的栅极被耦合到第二输出节点V2。第二NMOSFET N32的漏极被耦合到第二输出节点V2，而第二NMOSFET N32的栅极被耦合到第一输出节点V1。
第三NMOSFET N33的漏极被耦合到第一NMOSFET N31的源极A，第三NMOSFET N33的栅极被耦合到第一差分输入信号IN+，而第三NMOSFET N3的源极被耦合到第一激励电路33。第四NMOSFET N34的漏极被耦合到第二NMOSFET N32的源极B，第四NMOSFET晶体管N34的栅极被耦合到第二差分输入信号IN-(即，共模参考电压VREF)，而第四NMOSFET N34的源极被耦合到第一激励电路33。
用此方法，第三和第四NMOSFET N33和N34形成用于输入差分输入信号IN+和IN-的差分输入器件。此外，其栅极被耦合在一起并且漏极被耦合在一起的第二PMOSFET P32和第一NMOSFET N31，形成用于第三NMOSFET N33的第一负载反相器(inverter)。类似地，其栅极被耦合在一起并且漏极被耦合在一起的第四PMOSFET P34和第二NMOSFET N32，形成用于第四NMOSFETN34的第二负载反相器。而且，注意这样的负载反相器被耦合在锁存配置中，其中第一负载反相器的输入耦合到第二负载反相器的输出，并且第二负载反相器的输入被耦合到第一负载反相器的输出。
第一激励电路33包括：NMOSFET 35，其漏极耦合到第一放大器31，栅极上施加时钟信号CLK，而源极上施加地电压VSS。
第二放大器35是具有第一和第二锁存反相器I1和I2的锁存型放大器。第一锁存反相器I1有耦合到第一放大器31的第一输出节点V1的输出，并且有耦合到第一放大器31的第二输出节点V2的输入。第二锁存反相器I2具有耦合到第一输出节点V1的输入，并有耦合到第二输出节点V2的输出。此外，第一和第二锁存反相器I1和I2在以下锁存配置中耦合：第一锁存反相器I1的输入耦合到第二锁存反相器I2的输出，而第一锁存反相器I1的输出耦合到第二锁存反相器I2的输入。
第二激励电路37包括：NMOSFET N36，其具有连接到第二放大器35的漏极、在其上施加时钟信号CLK的栅极和在其上施加地电压VSS的源极。
在图3的读出放大器操作期间，第一和第三PMOSFET P31和P33形成上拉器件，该上拉器件响应于CLK信号而导通以便上拉输出节点V1和V2到高电源电压VDD。此外，第五和第六PMOSFET P35和P36形成均衡器件，该均衡器件响应于CLK信号导通以便在均衡操作期间将输出节点V1和V2耦合在一起。
当第一、第三、第五和第六PMOSFET P31、P33、P35和P36响应于CLK信号截止时，在第一和第二激励电路33和37中的NMOSFET N35和N36响应于CKL信号导通，用于激励第一和第二放大器31和35的读出和放大操作。
在这种读出和放大操作期间，当输入信号IN+处于逻辑低电平，即，当输入信号IN+的电平小于参考电压VREF，并且当参考电压VREF相对低时，第四NMOSFET N34稍稍导通。在第一和第二放大器31和35中没有双重锁存动作，第二NMOS晶体管N32的源极B处的电压下降到地电压VSS的速度将会降低，因此，在输出节点V1和V2处的数据转换将被延迟。结果，读出放大器的读出速度将被减小，并且输出数据的高到低偏斜将被增加。
然而，在根据本发明的图3的读出放大器中，第一放大器31包括在锁存配置中被耦合的负载反相器(由MOSFET P32、N31、P34和N32形成)，并且第二放大器35包括在锁存配置中被耦合的锁存反相器I1和I2。即使在节点B处的电压到地电压VSS的慢转换的情况下，在第一和第二放大器31和35中的这样的双重锁存动作也可用于在输出节点V1和V2处的不同输出信号的高速转换。因此，甚至当在其他输入节点IN-处所施加的共模参考电压VREF相对低时，对于减小的输出数据的高到低偏斜，在输入节点IN+处的读出逻辑低输入数据的速度也被提高。
尽管本发明参照其示范性实施例已经被具体显示和描述，但是，本领域的技术人员要懂得，在不脱离由权利要求所定义的本发明的精神和范围的情况下，其中可以作出各种形式和细节上的修改。

Claims (20)

1.一种读出放大器，包括：
第一放大器，包括多个差分输入器件和用于差分输入器件的多个负载反相器，其中负载反相器在锁存配置中被交叉耦合；以及
第二放大器，其被耦合到第一放大器，该第二放大器包括在锁存配置中被交叉耦合的锁存反相器。
2.如权利要求1所述的读出放大器，其中第一负载反相器的输出节点形成第一放大器的第一输出节点，而其中第二负载反相器的输出节点形成第一放大器的第二输出节点。
3.如权利要求2所述的读出放大器，其中，所述差分输入器件包括以差分方式耦合的第一和第二NMOSFET(N-沟道金属半导体场效应晶体管)。
4.如权利要求3所述的读出放大器，其中，所述第一负载反相器包括：第一负载反相器的NMOSFET的源极耦合到以差分方式耦合的第一NMOSFET的漏极的、作为反相器耦合的NMOSFET(N-沟道金属半导体场效应晶体管)和PMOSFET(P-沟道金属半导体场效应晶体管)。
5.如权利要求4所述的读出放大器，其中，所述第二负载反相器包括：第二负载反相器的NMOSFET的源极耦合到以差分方式耦合的第二NMOSFET的漏极的、作为反相器耦合的NMOSFET(N-沟道金属半导体场效应晶体管)和PMOS FET(P-沟道金属半导体场效应晶体管)。
6.如权利要求2所述的读出放大器，其中锁存反相器被耦合在第一放大器的第一和第二输出节点之间。
7.如权利要求6所述的读出放大器，其中所述第二放大器包括：
第一锁存反相器，其输出耦合到所述第一输出节点，而输入耦合到所述第二输出节点；以及
第二锁存反相器，其输出耦合到所述第二输出节点，而输入耦合到所述第一输出节点。
8.如权利要求2所述的读出放大器，还包括：
均衡器件，用于响应于时钟信号将所述第一和第二输出节点耦合在一起。
9.如权利要求2所述的读出放大器，还包括：
上拉器件，用于响应于时钟信号将所述第一和第二输出节点耦合到电压源。
10.如权利要求1所述的读出放大器，还包括：
第一激励电路，其耦合到第一放大器，用于响应于时钟信号激励第一放大器的放大操作。
11.如权利要求1所述的读出放大器，还包括：
第二激励电路，其耦合到第二放大器，用于响应于时钟信号激励第二放大器的放大操作。
12.如权利要求1所述的读出放大器，其中共模参考电压由第一放大器的差分输入器件的一个输入。
13.一种用于放大差分输入信号的方法，包括：
利用在锁存配置中交叉耦合的负载反相器放大所述差分输入信号以便产生差分输出信号；以及
利用在锁存配置中交叉耦合的锁存反相器放大所述差分输出信号。
14.如权利要求13所述的方法，还包括：
响应于时钟信号激励差分输入信号的放大。
15.如权利要求13所述的方法，还包括：
响应于时钟信号激励差分输出信号的放大。
16.如权利要求13所述的方法，还包括：
作为差分输入信号的一个施加共模参考电压。
17.如权利要求13所述的方法，还包括：
在第一和第二输出节点产生差分输出信号；以及
响应于时钟信号将用于均衡的第一和第二输出节点耦合在一起。
18.如权利要求13所述的方法，还包括：
在第一和第二输出节点产生差分输出信号；以及
响应于时钟信号将第一和第二输出节点耦合到电压源用于上拉操作。
19.一种读出放大器，包括：
用于利用在锁存配置中交叉耦合的负载反相器放大差分输入信号以便产生差分输出信号的装置；以及
用于利用在锁存配置中交叉耦合的锁存反相器放大所述差分输出信号的装置。
20.如权利要求19所述的读出放大器，还包括：
用于响应于时钟信号激励差分输入信号和差分输出信号的放大的装置。
CNA2005100981408A 2004-09-09 2005-09-08 具有低共模差分输入信号的读出放大器 Pending CN1767064A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040072214A KR100618862B1 (ko) 2004-09-09 2004-09-09 낮은 공통모드 싱글 엔디드 차동 입력신호를 사용하는감지증폭기
KR72214/04 2004-09-09

Publications (1)

Publication Number Publication Date
CN1767064A true CN1767064A (zh) 2006-05-03

Family

ID=36742857

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100981408A Pending CN1767064A (zh) 2004-09-09 2005-09-08 具有低共模差分输入信号的读出放大器

Country Status (3)

Country Link
US (1) US20060049852A1 (zh)
KR (1) KR100618862B1 (zh)
CN (1) CN1767064A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081966B (zh) * 2009-11-26 2013-05-01 上海宏力半导体制造有限公司 灵敏放大器装置及其输出控制方法
CN105322942A (zh) * 2014-07-07 2016-02-10 爱思开海力士有限公司 半导体装置的接收器电路
CN109709151A (zh) * 2019-01-30 2019-05-03 南通大学 一种电介质薄膜电学性质测量系统

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714270B1 (ko) * 2005-02-17 2007-05-02 삼성전자주식회사 반도체 메모리 장치에서의 차아지 펌핑회로
KR100930406B1 (ko) 2008-01-18 2009-12-08 주식회사 하이닉스반도체 입력회로를 가지는 반도체 집적회로
US20110227639A1 (en) * 2010-03-19 2011-09-22 Qualcomm Incorporated Method and Apparatus for Suppressing Bitline Coupling Through Miller Capacitance to a Sense Amplifier Interstitial Node
US8742796B2 (en) * 2011-01-18 2014-06-03 Nvidia Corporation Low energy flip-flops
US9911470B2 (en) 2011-12-15 2018-03-06 Nvidia Corporation Fast-bypass memory circuit
US9435861B2 (en) 2012-10-29 2016-09-06 Nvidia Corporation Efficient scan latch systems and methods
US9842631B2 (en) 2012-12-14 2017-12-12 Nvidia Corporation Mitigating external influences on long signal lines
US8988123B2 (en) 2012-12-14 2015-03-24 Nvidia Corporation Small area low power data retention flop
US10141930B2 (en) 2013-06-04 2018-11-27 Nvidia Corporation Three state latch
US9525401B2 (en) 2015-03-11 2016-12-20 Nvidia Corporation Low clocking power flip-flop
US10340900B2 (en) * 2016-12-22 2019-07-02 Apple Inc. Sense amplifier flip-flop with embedded scan logic and level shifting functionality
KR102324541B1 (ko) 2017-06-09 2021-11-10 삼성전자주식회사 신호 전송 회로 및 이를 포함하는 이미지 센서

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440506A (en) * 1992-08-14 1995-08-08 Harris Corporation Semiconductor ROM device and method
JP3488612B2 (ja) * 1997-12-11 2004-01-19 株式会社東芝 センス増幅回路
US5963495A (en) * 1998-02-17 1999-10-05 International Business Machines Corporation Dynamic sense amplifier with embedded latch
US6184722B1 (en) 1998-09-02 2001-02-06 Kabushiki Kaisha Toshiba Latch-type sense amplifier for amplifying low level differential input signals
US6137319A (en) 1999-04-30 2000-10-24 Intel Corporation Reference-free single ended clocked sense amplifier circuit
US6456121B2 (en) 1999-07-12 2002-09-24 Intel Corporation Sense amplifier for integrated circuits using PMOS transistors
US6373292B1 (en) * 1999-12-10 2002-04-16 Sun Microsystems, Inc. Low voltage differential logic
US6747485B1 (en) * 2000-06-28 2004-06-08 Sun Microsystems, Inc. Sense amplifier type input receiver with improved clk to Q
US6756823B1 (en) * 2000-06-28 2004-06-29 Intel Corporation Differential sense latch scheme
US6396309B1 (en) * 2001-04-02 2002-05-28 Intel Corporation Clocked sense amplifier flip flop with keepers to prevent floating nodes
JP2002344304A (ja) 2001-05-15 2002-11-29 Fujitsu Ltd 差動アンプ回路および半導体集積回路装置
KR100394573B1 (ko) * 2001-05-31 2003-08-14 삼성전자주식회사 반도체 메모리장치의 센스앰프회로
US20050162193A1 (en) * 2004-01-27 2005-07-28 Texas Instruments Incorporated High performance sense amplifiers
US7057421B2 (en) * 2004-04-22 2006-06-06 Winbond Electronics Corp. Flipflop

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081966B (zh) * 2009-11-26 2013-05-01 上海宏力半导体制造有限公司 灵敏放大器装置及其输出控制方法
CN105322942A (zh) * 2014-07-07 2016-02-10 爱思开海力士有限公司 半导体装置的接收器电路
CN109709151A (zh) * 2019-01-30 2019-05-03 南通大学 一种电介质薄膜电学性质测量系统
CN109709151B (zh) * 2019-01-30 2021-02-09 南通大学 一种电介质薄膜电学性质测量系统

Also Published As

Publication number Publication date
KR100618862B1 (ko) 2006-08-31
US20060049852A1 (en) 2006-03-09
KR20060023386A (ko) 2006-03-14

Similar Documents

Publication Publication Date Title
CN1767064A (zh) 具有低共模差分输入信号的读出放大器
WO2017049989A1 (zh) 一种高速低功耗动态比较器
TW496036B (en) Voltage level shifter and display device
JP2005354266A (ja) 電圧比較器回路
Grasso et al. Self-biased dual-path push-pull output buffer amplifier for LCD column drivers
Marano et al. A new compact low-power high-speed rail-to-rail class-B buffer for LCD applications
JP4342548B2 (ja) プリアンプラッチコンパレータ
JP3144395B2 (ja) ディレイ回路
CN102752004B (zh) 多级接收器
US20140184276A1 (en) Gate driver
US20060214717A1 (en) Low amplitude differential output circuit and serial transmission interface using the same
US7928792B2 (en) Apparatus for outputting complementary signals using bootstrapping technology
JP4491730B2 (ja) 一定遅延零待機の差動論理レシーバおよび方法
CN111313871A (zh) 动态预放大电路和动态比较器
JP2004159329A (ja) 出力データのスキューを減少させうる出力バッファ回路
Swami et al. Implementation and Optimization of CNTFET Based Ultra-Low Energy Delay Flip Flop Designs: Design, Simulation and Performance Investigation
US7149128B2 (en) Data latch
Zhang et al. A high-slew rate rail-to-rail operational amplifier by flipped voltage followers
Ramaswami Palaniappan et al. Wide‐input dynamic range 1 MHz clock ultra‐low supply flip‐flop
US20140300386A1 (en) Voltage level shifter circuit, system, and method for high speed applications
JP5471427B2 (ja) 単相差動変換回路
US20120039134A1 (en) Data output circuit in a semiconductor memory apparatus
TW202002516A (zh) 動態正反器及電子設備
JP5363037B2 (ja) コンパレータ
CN104347102B (zh) 信号接收器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication