CN101567666B - 用以放大信号时差的时间放大器及其方法 - Google Patents

用以放大信号时差的时间放大器及其方法 Download PDF

Info

Publication number
CN101567666B
CN101567666B CN200910132137.1A CN200910132137A CN101567666B CN 101567666 B CN101567666 B CN 101567666B CN 200910132137 A CN200910132137 A CN 200910132137A CN 101567666 B CN101567666 B CN 101567666B
Authority
CN
China
Prior art keywords
signal
output
inverter
order
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910132137.1A
Other languages
English (en)
Other versions
CN101567666A (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN101567666A publication Critical patent/CN101567666A/zh
Application granted granted Critical
Publication of CN101567666B publication Critical patent/CN101567666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一种用以放大信号时差的时间放大器及其方法，其中该时间放大器包含有两子电路，每该子电路包含SR闩锁电路、第一反相器、第二反相器、第三反相器及第四反相器。该SR闩锁电路包含一对交互耦接的与非门，其中，该对与非门接收第一及第二输入信号，并产生第一及第二中间信号。该第一与该第二反相器分别接收该第一与该第二中间信号并分别产生第一与第二输出信号。该第三与该第四反相器分别耦接于该第一输出信号与该第一中间信号间以及该第二输出信号与该第二中间信号间，以分别形成第一正反馈路径及第二正反馈路径。

Description

用以放大信号时差的时间放大器及其方法
技术领域
本发明有关一种电子电路，尤指一种用于放大信号时差的电子电路。
背景技术
时间放大器(Time amplifier)为用以放大两电子信号间的时差的一种装置。请参阅「图1」，其为已知时间放大器100的示意图。时间放大器100包含有第一缓冲器110、第二缓冲器111、第一SR闩锁(latch)器120、第二SR闩锁器121、第一电容130、第二电容131、第三电容132、第四电容133、第一反相器140、第二反相器141、第三反相器142及第四反相器143。第一缓冲器110用以接收第一输入信号A及产生落后该第一输入信号A一延迟量的中间信号A1。第二缓冲器111用以接收第二输入信号B及产生落后该第二输入信号B一延迟量的中间信号B1。第一SR闩锁器120包含有第一与非门(NAND)对125、126，其中，第一与非门对125、126彼此交互耦接(cross-coupled)，并用以接收该中间信号A1及该第二输入信号B，并产生两中间信号A2、B2。第二SR闩锁器121包含有第二与非门对127、128，其中，第二与非门对127、128彼此交互耦接，并用以接收该中间信号B1及该第一输入信号A，并产生两中间信号A3、B3。第一电容130与第二电容131分别耦接于第一SR闩锁器120的输出端，以作为第一SR闩锁器120的负载。第三电容132与第四电容133分别耦接于第二SR闩锁器121的输出端，以作为第二SR闩锁器121的负载。第一反相器140与第二反相器141彼此交互耦接，并用以分别接收两中间信号A2、B2，且分别产生两输出信号A0’、B0，其中，第一反相器140与第二反相器141的输入信号分别作为对方的供应电源。第三反相器142与第四反相器143彼此交互耦接，并用以分别接收两中间信号A3、B3，且分别产生两输出信号A0、B0’，其中，第三反相器142与第四反相器143的输入信号分别作为对方的供应电源。
请参阅「图2」，其为已知时间放大器100的一时序图。这里，第一输入信号A为逻辑信号，于时间t1时由第一逻辑值(0或低电平(low))转态至第二逻辑值(1或高电平(high))，而第二输入信号B亦为逻辑信号，于时间t2时由该第一逻辑值转态至该第二逻辑值，其中，时间t1与时间t2间具有时间差ti(i.e.ti＝t2-t1)。此外，输出信号A0为逻辑信号，于时间t3时由该第一逻辑值转态至该第二逻辑值，而输出信号B0亦为逻辑信号，于时间t4时由该第一逻辑值转态至该第二逻辑值，其中，时间t3与时间t4间具有时间差to(i.e.to＝t4-t3)。于此，时间放大器100工作于一方式下，以使得时间差to大于时间差ti(i.e.to＞ti)。再者，时间差to与时间差ti的比值可被定义为时间放大器100的增益(gain)或放大因子(amplification factor)。此外，亦可选择性地使用第一电容130、第二电容131、第三电容132与第四电容133，以使得时间放大器100具有高增益值。因此，在CMOS(Complementarymetal-oxide semiconductor)集成电路中，当时间放大器100具有高增益值时，则其所需的电路面积与功率消耗通常不小，这是因为电路面积与功率消耗是由第一电容130、第二电容131、第三电容132与第四电容133所主导，且其所需的电容面积通常不小所致。换言之，提供出一种无需大尺寸电容元件的高增益时间放大器是值得被期待的。
发明内容
本发明目的之一，在于解决上述已知技术所遭遇的问题。
本发明目的之一，提供一种时间放大器，而无需使用大尺寸电容元件。
本发明目的之一，提供一种时间放大器，用以增进闩锁电路的亚稳度(meta-stability)。
本发明实施例提供了一种时间放大器(Timer Amplifier)，该时间放大器包括有输出电路与反馈电路。该输出电路包括有闩锁电路以及输出模块。而反馈电路，耦接于输出模块的输入端，用以提供正反馈至输出模块的输入端。
本发明实施例提供了一种时间放大器，包含有具有相同电路拓扑的两个电路，每该电路包含有SR闩锁电路、第一反相器、第二反相器、第三反相器及第四反相器。该SR闩锁电路包含有一对与非门，其中该对与非门彼此交互耦接，并用以接收第一输入信号及第二输入信号，还用以产生第一中间信号及第二中间信号。该第一反相器接收该第一中间信号及产生第一输出信号。该第二反相器接收该第二中间信号及产生第二输出信号。该第三反相器耦接于该第一输出信号与该第一中间信号间，以形成第一正反馈路径。该第四反相器耦接于该第二输出信号与该第二中间信号间，以形成第二正反馈路径，其中，该第一中间信号作为该第二反相器的供应电源，而该第二中间信号作为该第一反相器的供应电源。
本发明的一实施例揭露了一种时间放大器。该时间放大器有具有相同电路拓扑的两个电路，每该电路包含有SR闩锁电路、第一反相器、第二反相器、第三反相器及第四反相器。该SR闩锁电路包含有一对与非门，其中该对与非门彼此交互耦接，并用以接收第一输入信号及第二输入信号，还用以产生第一中间信号及第二中间信号。该第一反相器接收该第一中间信号及产生第一输出信号。该第二反相器接收该第二中间信号及产生第二输出信号。该第三反相器耦接于该第一输出信号与该第一中间信号间，以形成第一正反馈路径。该第四反相器耦接于该第二输出信号与该第二中间信号间，以形成第二正反馈路径，其中，该第一中间信号作为该第二反相器的供应电源，而该第二中间信号作为该第一反相器的供应电源。
本发明的一实施例揭露了一种增进SR型闩锁电路的亚稳度(meta-stability)的方法，包含有下列步骤：提供第一反相器，用以接收该SR型闩锁电路的第一输出信号及产生第一中间信号；提供第二反相器，用以接收该SR型闩锁电路的第二输出信号及产生第二中间信号；提供第三反相器，用以提供源自该第一中间信号的正反馈至该第一输出信号；以及，提供第四反相器，用以提供源自该第二中间信号的正反馈至该第二输出信号。
本发明的一实施例揭露了一种具亚稳度电路的装置。该装置包含SR闩锁电路、第一反相器、第二反相器、第三反相器以及第四反相器。该SR闩锁电路包含有一对与非门，其中该对与非门彼此交互耦接并接收第一输入信号及第二输入信号，还用以产生第一输出信号及第二输出信号。该第一反相器接收该第一输入信号及产生第一中间信号。该第二反相器接收该第二输入信号及产生第二中间信号。该第三反相器耦接于该第一中间信号与该第一输出信号间，以形成第一正反馈路径。该第四反相器耦接于该第二中间信号与该第二输出信号间，以形成第二正反馈路径，其中，该第一输出信号作为该第二反相器的供应电源，而该第二输出信号作为该第一反相器的供应电源。
附图说明
图1为已知时间放大器的示意图。
图2为图1的已知时间放大器的一时序图。
图3A为本发明的时间放大器的第一实施例的示意图。
图3B为本发明的时间放大器的第二实施例的示意图。
图3C为本发明的时间放大器的第三实施例的示意图。
[主要元件标号说明]
100、300A、300B、300C  时间放大器
110、111、310、311、312、313  缓冲器
120、121、320、321  SR闩锁器
125、126、127、128、325、326、327、328  与非门
130、131、132、133、330、331、332、333  电容
140、141、142、143、340、341、342、343、346、347、348、349、350、351、352、353、354、355、356、357  反相器
A、A1、A2、A3、A0、A’0、B、B1、B2、B3、B0、B’0、X、X1、X2、X3、X0、X’0、Y、Y1、Y2、Y3、Y0、Y’0、、、  逻辑信号
t1、t2、t3、t4  时间点
ti、to  时间差
具体实施方式
说明书中所例示本发明的多个实施例，皆为本发明的较佳实施例，其目的用于说明本发明可以许多方式来加以实施以及非用来限定本发明实施的范围。换言之，本领域技术人员当可通过此些实施例的描述而得知本发明的细节，故在此不再赘述。
请参阅「图3A 」，其为本发明时间放大器300A的一实施例的示意图。时间放大器300A包含有输出电路与反馈电路。其中，反馈电路耦接输出电路的输入端，用以提供正反馈至输出电路的输入端。
输出电路包含有闩锁电路与输出模块。而输出电路的闩锁电路包含有多个闩锁器，输出模块包含有多个输出元件。而反馈电路包含有多个反馈元件。
本实施例中，闩锁电路包含有第一SR闩锁器320、第二SR闩锁器321。而输出模块包含有第一反相器340、第二反相器341、第三反相器342、第四反相器343。而反馈电路包含有第一反馈反相器346、第二反馈反相器347、第三反馈反相器348及第四反馈反相器349。
而可于闩锁电路的输入耦接缓冲器。本实施例中，第一缓冲器310与第二缓冲器311分别耦接第一SR闩锁器320与第二SR闩锁器321。详细说明如下：
第一缓冲器310用以接收第一输入信号X及产生落后该第一输入信号X一延迟量的中间信号X1。第二缓冲器311用以接收第二输入信号Y及产生落后该第二输入信号Y一延迟量的中间信号Y1。第一SR闩锁器320包含有第一与非门对325、326，其中，第一与非门对325、326彼此交互耦接，并用以接收该中间信号X1及该第二输入信号Y，以及产生两中间信号X2、Y2。第二SR闩锁器321包含有第二与非门对327、328，其中，第二对与非门对327、328彼此交互耦接，并用以接收该中间信号Y1及该第一输入信号X，以及产生两中间信号X3、Y3。第一反相器340与第二反相器341彼此交互耦接，并用以分别接收两中间信号X2、Y2，且分别产生两输出信号X0’、Y0，其中，第一反相器340与第二反相器341的输入信号分别作为对方的供应电源。第三反相器342与第四反相器343彼此交互耦接，并用以分别接收两中间信号X3、Y3，且分别产生两输出信号X0、Y0’，其中，第三反相器342与第四反相器343的输入信号分别作为对方的供应电源。第一反馈反相器346用以接收输出信号X’0，并将输出信号X’0正反馈(positively feedback)至中间信号X2；第二反馈反相器347用以接收输出信号Y0，并将输出信号Y0正反馈至中间信号X2；第三反馈反相器348用以接收输出信号Y’0，并将输出信号Y’0正反馈至中间信号X3；而第四反馈反相器349用以接收输出信号X0，并将输出信号X0正反馈至中间信号Y3。
可通过将第一电容330与第二电容331耦接于第一SR闩锁器320的输出端，以作为第一SR闩锁器320的负载，以及将第三电容332与第四电容333耦接于第二SR闩锁器321的输出端，以作为第二SR闩锁器321的负载，来提升时间放大器300A的增益。于此实施例中，可选择性地使用第一电容330、第二电容331、第三电容332与第四电容333，也就是说，可完全不使用任何电容330、331、332、333，或是部分使用或全部使用该些电容。须注意，在使用该些电容时，并不需要用到很大的电容值。另请注意，时间放大器300A包含有具有相似(或相同)电路拓扑(topology)的上层电路(upper circuit)与下层电路(lower circuit)，其中，该上层电路包含有第一缓冲器310、第一SR闩锁器320、第一反相器340、第二反相器341、第一反馈反相器346及第二反馈反相器347，而该下层电路包含有第二缓冲器311、第二SR闩锁器321、第三反相器342、第四反相器343、第三反馈反相器348及第四反馈反相器349。于一实施例中，该上层电路与该下层电路本质上为相同的电路、或可为实质上相同的电路。
将时间放大器100与时间放大器300A作比较，可发现其主要的差别在于时间放大器300A多使用了第一反馈反相器346、第二反馈反相器347、第三反馈反相器348及第四反馈反相器349。当输入信号X、Y分别于两时间点由第一逻辑值(0或低电平)转态至第二逻辑值(1或高电平)时，则第一SR闩锁器320与第二SR闩锁器321会具有亚稳度(meta-stability)现象。在第一SR闩锁器320与第二SR闩锁器321的亚稳度(meta-stability)现象越明显，将造成SR闩锁器的输出端的逻辑转态时间会较长，因此，输出端的逻辑转态延迟(delay)会更长。所以，对于一时间差而言，其放大因子则是被增大了。将第一电容130、第二电容131、第三电容132及第四电容133并入已知时间放大器100中的第一SR闩锁器120与第二SR闩锁器121，用以增强亚稳度现象，因此，对于一时间差而言，其放大因子是被增大了。如前所述，第一电容130、第二电容131、第三电容132及第四电容133需要够大，才会具有一大数值的放大因子。由此可知，已知的时间放大器100于电路面积与功率消耗方面的表现并不理想。与已知时间放大器100不同的地方，时间放大器300A是采用另一种方法来增进第一SR闩锁器320与第二SR闩锁器321的双稳定输出的稳定性。当第一SR闩锁器320试图将中间信号Y2(Y2为第一SR闩锁器320的第一个输出信号)由逻辑1转态至逻辑0时，会感应到由第一反馈反相器346所提供的电阻，因此，第一反相器340会与第一反馈反相器346形成正反馈路径(positive feedback loop)，用以维持输出状态并防止转态发生。不过，有另一种可能，就是当第一SR闩锁器320试图将中间信号X2(X2为第一SR闩锁器320的第二个输出信号)由逻辑1转态至逻辑0时，会感应到由第二反馈反相器347所提供的电阻，因此，第二反相器341会与第二反馈反相器347形成正反馈路径，用以维持输出状态并防止转态发生。通过这一方法，第一反馈反相器346及第二反馈反相器347可用以防止转态发生，并提升第一SR闩锁器320的亚稳度输出的稳定度。同样地，第三反馈反相器348及第四反馈反相器349亦可用以防止转态发生，并提升第二SR闩锁器321的亚稳度输出的稳定度。上述方法能有效提升时间放大器300A的放大增益，故无须大尺寸(面积)的第一电容330、第二电容331、第三电容332及第四电容333。然而，一较佳实施例中，第一反馈反相器346及第二反馈反相器347(或第三反馈反相器348及第四反馈反相器349)的驱动能力(driving capability)及强度(strength)不能比第一与非门对325、326(或第二与非门对327、328)强，否则，将导致第一SR闩锁器320(或第二SR闩锁器321)会因电阻值太大，其转移时间过长，而无法发生转态。
在不脱离本发明精神的情况下，本发明亦可由其它方式来加以实现，兹列于下：
1.第一缓冲器310(第二缓冲器311)的目的在于阐述路径X(Y)至X’0(Y’0)与路径Y(X)至Y’0(X’0)间的不同的时间延迟，其中，不同的时间延迟会因许多不同的因素而导致。于一实施例中(图未示)，第一缓冲器310(第二缓冲器311)被移除且输入信号X(Y)直接耦接于第一SR闩锁器320(第二SR闩锁器321)，但是路径X(Y)至Y2(X3)与路径Y(X)至X2(Y3)间的时间延迟依然不同。举例来说，与非门326(328)的驱动能力比与非门325(327)强，或者是第一电容330(第三电容332)的电容值较第二电容331(第四电容333)大。请参阅「图3B」，其为本发明时间放大器300B的一实施例的示意图。输入信号Y(X)没有直接耦接于第一SR闩锁器320(第二SR闩锁器321)，反而直接经由缓冲器312(缓冲器313)耦接于第一SR闩锁器320(第二SR闩锁器321)。缓冲器312(缓冲器313)与第一缓冲器310(第二缓冲器311)不同，以使得路径X(Y)至X’0(Y’0)与路径Y(X)至Y0(X0)间的时间延迟不同。
2.除了使用彼此交互耦接的一与非门对所构成的SR型闩锁器，尚有本领域技术人员所知悉的其它SR闩锁器可供使用。举例来说，使用彼此交互耦接的或非门(NOR)对所构成的SR型闩锁器可用以体现SR闩锁器。然而，于此实施例中，由前述SR闩锁器所构成的时间放大器，对于由逻辑1转态至逻辑0的两信号间的时间差的放大效果十分优异。不论以何种方式，可直接将一反相器置入于时间放大器中，以便将由逻辑0(低电平)转态至逻辑1(高电平)的现象转换成由逻辑1(高电平)转态至逻辑0(低电平)的现象。
3.除了直接使用一个反相器外，任何能体现逻辑反相功能的逻辑电路皆可被使用。举例来说，具有两输入端的一与非门(NAND gate)，当其两输入端的逻辑电平为逻辑1时，此时，该与非门的菜单现就如同一个反相器。同样地，具有两输入端的一或非门(NOR gate)，当其两输入端的逻辑电平为逻辑1时，此时，该或非门的菜单现就如同一个反相器。
4.本领域技术人员当可知道尚有其它多方法可于SR型闩锁器的输出端体现正反馈路径，以增强亚稳度输出的稳定度。请参阅「图3C」，其为本发明时间放大器300C的一实施例的示意图。时间放大器300C除了没有在SR型闩锁器的输出端架构一正反馈路径外，其功能就如同时间放大器300A的功能一样。因此，反相器350、351(354、355)在第一SR闩锁器320(第二SR闩锁器321)的输出端形成第一正反馈路径，而反相器352、353(354、355)在第一SR闩锁器320(第二SR闩锁器321)的输出端形成第二正反馈路径。当然，除了上述的实施例外，在不偏离本发明精神的情况下，尚有许多实施例可用以体现本发明。
本发明揭露了于一时间放大器的应用中，使用一对反馈反相器346、347(反馈反相器348、349)，在第一SR闩锁器320(第二SR闩锁器321)的输出端建构一正反馈路径，以增加第一SR闩锁器320(第二SR闩锁器321)的亚稳度输出的稳定度。而且，由上可知，本发明对于一闩锁电路的亚稳度输出的稳定度为一有用且可实施的方案。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (21)

1.一种时间放大器，该时间放大器包括有：
输出电路，该输出电路包括有闩锁电路以及由反相器构成的输出模块；以及
反馈电路，耦接于该输出模块的输入端，用以提供正反馈至该输出模块的该输入端，
其中，该闩锁电路包括有SR闩锁电路，该SR闩锁电路用以接收第一输入信号以及第二输入信号，并用以输出第一中间信号以及第二中间信号，
其中，
该输出模块包括有：
第一输出元件，用以接收该第一中间信号，以输出第一输出信号；以及
第二输出元件，用以接收该第二中间信号，以输出第二输出信号，
该反馈电路包括有：
第一反馈元件，耦接该第一输出元件的输入以形成第一正反馈回路；以及
第二反馈元件，耦接该第二输出元件的输入以形成第二正反馈回路。
2.根据权利要求1所述的时间放大器，其中，该SR闩锁电路包括有两个彼此交互耦接的与非门对。
3.根据权利要求1所述的时间放大器，其中，该第一与该第二输出元件为反相器。
4.根据权利要求1所述的时间放大器，其中，该第一中间信号作为该第二输出元件的供应电源，而该第二中间信号作为该第一输出元件的供应电源。
5.根据权利要求1所述的时间放大器，其中，该反馈电路包括有：
第三反馈元件，其输入耦接该第一反馈元件的输出，且其输出耦接该第一反馈元件的输入；以及
第四反馈元件，其输入耦接该第二反馈元件的输出，且其输出耦接该第二反馈元件的输入。
6.根据权利要求1或5所述的时间放大器，其中，该第一与该第二反馈元件为反相器。
7.根据权利要求1所述的时间放大器，还包括有：
电容元件，用以接收该第一中间信号以提升该SR闩锁电路的亚稳度。
8.根据权利要求1所述的时间放大器，还包括有：
缓冲器，耦接于该SR闩锁电路的输入，用以输出该第一输入信号。
9.一种增进闩锁电路的亚稳度的方法，该方法包含有下列步骤：
接收第一输出信号以产生第一中间信号；
接收第二输出信号以产生第二中间信号；
以反相器接收该第一中间信号以输出第一输出信号；
以反相器接收该第二中间信号以输出第二输出信号；
耦接于该第一输出信号与该第一中间信号间以形成第一正反馈路径；以及
耦接于该第二输出信号与该第二中间信号间以形成第二正反馈路径。
10.根据权利要求9所述的方法，其中该第一正反馈路径的特性，用以决定该第一输出信号的时间延迟。
11.根据权利要求9所述的方法，其中该第二正反馈路径的特性，用以决定该第二输出信号的时间延迟。
12.一种具亚稳度电路的装置，该装置包含有：
闩锁电路，用以接收第一输入信号及第二输入信号，还用以产生第一中间信号及第二中间信号；
第一输出电路，其由反相器构成，用以接收该第一中间信号及产生第一输出信号；
第二输出电路，其由反相器构成，用以接收该第二中间信号及产生第二输出信号；
第一反馈电路，耦接于该第一中间信号与该第一输出信号间，以形成第一正反馈路径；以及
第二反馈电路，耦接于该第二中间信号与该第二输出信号间，以形成第二正反馈路径。
13.根据权利要求12所述的装置，其中该闩锁电路为SR闩锁电路。
14.根据权利要求12所述的装置，其中该第一正反馈路径的特性，用以决定该第一输出信号的时间延迟。
15.根据权利要求12所述的装置，其中该第二正反馈路径的特性，用以决定该第二输出信号的时间延迟。
16.根据权利要求12所述的装置，其中该第一反馈电路与该第二反馈电路的驱动能力小于该闩锁电路的驱动能力。
17.一种时间放大器，包含有两个亚稳度电路，每该亚稳度电路包含：
闩锁电路，用以接收第一输入信号及第二输入信号，且产生第一中间信号及第二中间信号；
第一输出元件，其由反相器构成，用以接收该第一中间信号及产生第一输出信号；
第二输出元件，其由反相器构成，用以接收该第二中间信号及产生第二输出信号；
第一反馈元件，耦接于该第一输出信号与该第一中间信号间，以形成第一正反馈路径；以及
第二反馈元件，耦接于该第二输出信号与该第二中间信号间，以形成第二正反馈路径。
18.根据权利要求17所述的时间放大器，其中该闩锁电路为SR闩锁电路。
19.根据权利要求17所述的时间放大器，其中该第一反馈元件与该第二反馈元件的驱动能力小于该闩锁电路的驱动能力。
20.根据权利要求17所述的时间放大器，其中该第一正反馈路径的特性，用以决定该第一输出信号的时间延迟。
21.根据权利要求17所述的时间放大器，其中该第二正反馈路径的特性，用以决定该第二输出信号的时间延迟。
CN200910132137.1A 2008-04-21 2009-04-21 用以放大信号时差的时间放大器及其方法 Active CN101567666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4645408P 2008-04-21 2008-04-21
US61/046,454 2008-04-21

Publications (2)

Publication Number Publication Date
CN101567666A CN101567666A (zh) 2009-10-28
CN101567666B true CN101567666B (zh) 2015-08-26

Family

ID=41200628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910132137.1A Active CN101567666B (zh) 2008-04-21 2009-04-21 用以放大信号时差的时间放大器及其方法

Country Status (3)

Country Link
US (1) US8143930B2 (zh)
CN (1) CN101567666B (zh)
TW (1) TWI400883B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103501164A (zh) * 2013-09-24 2014-01-08 中国科学院声学研究所 一种时间放大器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8219343B2 (en) * 2008-04-24 2012-07-10 Realtek Semiconductor Corp. Method and apparatus for calibrating a delay chain
US8476972B2 (en) 2010-06-11 2013-07-02 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for amplifying a time difference
US20130188428A1 (en) * 2012-01-25 2013-07-25 Micron Technology, Inc. Apparatuses, circuits, and methods for reducing metastability in latches
KR101506661B1 (ko) * 2013-04-19 2015-03-31 연세대학교 산학협력단 시간 증폭기 및 그 제어 방법
CN103368580A (zh) * 2013-07-09 2013-10-23 江苏物联网研究发展中心 基于并行至串行结构的单脉冲时域放大器
CN104901680B (zh) * 2014-03-05 2019-01-08 北京兆易创新科技股份有限公司 一种输入输出接口装置以及芯片系统
US10078405B2 (en) * 2015-07-28 2018-09-18 Apple Inc. Displays with gate driver circuitry for discharging display pixels
CN107634732B (zh) * 2017-11-06 2023-10-20 长鑫存储技术有限公司 一种时间放大器以及半导体存储器
CN107659280B (zh) * 2017-11-14 2023-10-20 长鑫存储技术有限公司 一种时间放大器和半导体存储器
TWI716975B (zh) * 2019-08-21 2021-01-21 智原科技股份有限公司 時間偵測電路及時間偵測方法
CN111669137B (zh) * 2020-04-27 2022-02-11 上海交通大学 一种自适应可变增益延时放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563835A (en) * 1994-01-31 1996-10-08 Advanced Risc Machines Limited Sense amplification in data memories
CN1139841A (zh) * 1994-11-09 1997-01-08 索尼电子有限公司 高性能动态比较电路和读出放大器电路
US6327176B1 (en) * 2000-08-11 2001-12-04 Systems Integration Inc. Single event upset (SEU) hardened latch circuit
US7323920B2 (en) * 2005-06-13 2008-01-29 Hewlett-Packard Development Company, L.P. Soft-error rate improvement in a latch using low-pass filtering

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01304518A (ja) 1988-06-01 1989-12-08 Mitsubishi Electric Corp 差動増幅型高速バス
US5124568A (en) * 1991-02-14 1992-06-23 Advanced Micro Devices, Inc. Edge-triggered flip-flop
US6094082A (en) * 1998-05-18 2000-07-25 National Semiconductor Corporation DLL calibrated switched current delay interpolator
US7050919B1 (en) * 2003-11-19 2006-05-23 Analog Devices, Inc. Method and apparatus for autocalibrating a plurality of phase-delayed clock signal edges within a reference clock period
JP4504108B2 (ja) * 2004-06-15 2010-07-14 富士通セミコンダクター株式会社 リセット回路
US7603095B2 (en) * 2006-02-17 2009-10-13 Silicon Integrated Systems Corp. Apparatus and method of switching intervals
JP4929834B2 (ja) * 2006-05-18 2012-05-09 富士通セミコンダクター株式会社 ラッチ回路
US8736323B2 (en) * 2007-01-11 2014-05-27 International Business Machines Corporation Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops
US8219343B2 (en) * 2008-04-24 2012-07-10 Realtek Semiconductor Corp. Method and apparatus for calibrating a delay chain
US7932847B1 (en) * 2009-12-04 2011-04-26 Realtek Semiconductor Corp. Hybrid coarse-fine time-to-digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563835A (en) * 1994-01-31 1996-10-08 Advanced Risc Machines Limited Sense amplification in data memories
CN1139841A (zh) * 1994-11-09 1997-01-08 索尼电子有限公司 高性能动态比较电路和读出放大器电路
US6327176B1 (en) * 2000-08-11 2001-12-04 Systems Integration Inc. Single event upset (SEU) hardened latch circuit
US7323920B2 (en) * 2005-06-13 2008-01-29 Hewlett-Packard Development Company, L.P. Soft-error rate improvement in a latch using low-pass filtering

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103501164A (zh) * 2013-09-24 2014-01-08 中国科学院声学研究所 一种时间放大器
CN103501164B (zh) * 2013-09-24 2017-01-18 中国科学院声学研究所 一种时间放大器

Also Published As

Publication number Publication date
US20090261878A1 (en) 2009-10-22
TW200947869A (en) 2009-11-16
TWI400883B (zh) 2013-07-01
US8143930B2 (en) 2012-03-27
CN101567666A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101567666B (zh) 用以放大信号时差的时间放大器及其方法
CN105680834B (zh) 一种高速低功耗的动态比较器
US7119602B2 (en) Low-skew single-ended to differential converter
CN104796132A (zh) 一种触发器电路
CN104503652A (zh) 触控驱动单元及其驱动方法、触控驱动电路
US8884662B2 (en) Method for charge sharing/reuse of electronic circuits
CN1983811A (zh) 延时单元和具有其的延迟线电路
US20230238947A1 (en) A dynamic d flip-flop with an inverted output
US10447270B2 (en) Low power logic circuitry
US7863958B2 (en) High speed clock signal duty cycle adjustment
US20100183108A1 (en) High Speed Serializer
WO2021244113A1 (zh) 时钟电路、计算芯片、算力板和数据处理设备
JP6467878B2 (ja) マルチプレクサ
US7804431B1 (en) Method and apparatus for generating differential signal
CN102522950A (zh) 具有输出信号转换率控制的电子芯片
TWI784864B (zh) 流水線時鐘驅動電路、計算晶片、算力板和計算設備
Hui et al. Design of 2Gb/s LVDS transmitter and 3Gb/s LVDS receiver for optical communication in 0.18 μm CMOS technology
CN1722713A (zh) 低电压差动对信号传送器及接收器
CN103631226B (zh) 串列传输推动方法
CN104065372B (zh) 具重置功能的电流型d型锁存器及其相关电路
CN103066995A (zh) 一种高集成度可编程分频器单元电路
CN1835402A (zh) 自偏压式高频逻辑门与应用其的或非门、与非门
JP2015002408A (ja) 伝送回路および出力回路
JP5489211B2 (ja) バス回路
JPWO2017122417A1 (ja) 集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant