TWI323511B - Semiconductor device having a recess channel transistor - Google Patents

Description

丄JJ J丄丄 九、發明說明： 申諳索之夺石夂Bg 主本申。月案係主張2006年4月28曰申請之韓國專利申 請案號1〇·2006-0038825的優先權，該韓國專利申請案係 以其整體被納入作為參考。 【發明所屬之技術領域】 本發明係有關於一種記憶體元件。更具體而言，本發 • 8月係有關於一種具有凹陷通道區域的半導體元件以及—種 用於製造該半導體元件的方法，該凹陷通道區域係包含垂 直的絕緣體上矽（“SOI”）的通道結構。 【先前技術】 當一個單元電晶體的通道長度縮短時，一個單元通道 區域的離子濃度通常會增高，以便維持該單元電晶體的臨 界電壓。在該單兀電晶體的源極/汲極區域中的電場係被增 馨5金而增加了漏電流。此係導致DRAM結構的更新特性的劣 化。因此，對於其中更新特性有所改善的半導體元件係有 著需求。 圖1是一個半導體元件的簡化佈局。該半導體元件係 包含一個主動區域101以及一個閘極區域1〇3。該主動區 域係藉由一元件隔離結構13〇來加以界定。 圖2a至2c是描繪一種用於製造一個半導體元件之方 法的簡化橫截面圖，其中圖2a至2c是沿著圖1的線M， 6 1323511 # 所取的橫截面圖。具有一墊絕緣膜（未顯示）的半導體基板 21 〇係利用一元件隔離光罩（未顯示）而被蝕刻，以形成界 定鰭狀類型的主動區域220的溝槽（未顯示一用於元件 隔離的絕緣膜（未顯示）係被形成以填滿該溝槽。該用於元 件隔離的絕緣膜係被拋光直到該墊絕緣膜露出以形成一元 件隔離結構2 3 0為止。該塑•絕緣膜係被移除以露出該鰭狀 類型的主動區域220的上表面。 請參照圖2b，該元件隔離結構230的一預設的厚度係 利用一凹形閘極光罩（未顯示）而被钮刻，該凹形閘極光罩 係界定在圖1中所示的閘極區域1 〇3，以使得該鰭狀類型 的主動區域220的上方部分突出在該元件隔離結構23〇之 上。 請參照圖2c ’ 一閘極絕緣膜260係被形成在該突出的 鰭狀類型的主動區域220之上。一閘極結構295係被形成 在圖1中所示的閘極區域1〇3的閘極絕緣膜260之上，以 填滿該突出的鰭狀類型的主動區域220，其中該閘極結構 295係包括閘極電極265以及閘極硬式光罩層圖案290之 堆疊的結構。 圖3是描繪一個半導體元件的簡化橫截面圖。若一高 於臨界電壓的電壓被施加至閘極，則一反轉層IL以及一空 乏區域DR係被形成在閘極絕緣膜36〇之下的半導體基板 中。 根據上述習知的用於製造一個半導體元件的方法，例 如是閘極電位及單元通道結構的離子濃度之元件特性必須 7 丄323511 被調整，以確保該元件有所要的關 ^ — 斲特性，此係造成從健 存郎點至半導體基板的基體增加的漏 们馮電流。於是，由於該 β加的漏電流之緣故，獲得適當的 田幻疋件更新特性是困難 的〇 【發明内容】 本發明的實施例係針對於-種具有_個凹陷通道電晶 體的半導體元件’該凹陷通道電晶體係具有一增大的通道 區域。根據-個實施例，該凹陷通道電晶體係被設置有一 個包含-垂直賴緣體切（“SQI”）的通道結構之凹陷通道 區域。 在本發明的-個實施例中，一種半導體元件係包括一 形成在-料導體基板中的元件隔離結構以界定一個主動 區域，該主動區域在其側壁的一個下方部分具有一個凹陷 品域，個开〉成在該半導體基板中而在該主動區域之下的 凹陷通道區域’該凹陷通道區域係具有一垂直的絕緣體上 石夕（“SOI”）的通道結構，該s〇I通道結構係形成在—個問極 區域的縱向上的元件隔離結構的一個側壁處；一閘極絕緣 膜，其係形成在包含該凹陷通道區域的半導體基板之上； 以及一個開極電極’其係形成在該閘極絕緣膜之上以填滿 該凹陷通道區域。 根據本發明的另一個實施例，一種用於製造一個半導 體兀件之方法係包含在一個半導體基板中形成一元件隔離 結構以形成一個主動區域，該主動區域係在其側壁的一個

S 丄％511 下方部分具有一個凹陷區域；形成一界定在該半導體基板 之上的一個凹形閘極區域以及該元件隔離結構的硬式光罩 s圖案，在該凹形閘極區域的側壁形成凹陷通道間隙壁； 藉由利用該些凹陷通道間隙壁以及該硬式光罩層圖案作為 —蝕刻光罩，以蝕刻在該凹形閘極區域的底部露出的半導 體基板以形成一個凹處，其中該凹處係包含一個具有一垂 直的絕緣體上矽（“SOI”）的通道結構之凹陷通道區域，該s〇i 的通道結構係形成在該閘極區域的一縱向上的元件隔離結 構的一個側壁處；移除該些凹陷通道間隙壁以及硬式光罩 層圖案以露出該半導體基板；在該露出的半導體基板之上 形成一閘極絕緣膜；以及形成一閘極結構，其係包含一問 極硬式光罩層圖案以及一個閘極電極之堆疊的結構，該閘 極結構係填滿在該閘極區域的閘極絕緣膜之上的凹陷通道 區域。 【實施方式】 本發明係有關於具有一個凹陷通道電晶體的半導體元 件，該凹陷通道電晶體係具有一個包含一垂直的S0I通道 結構的凹陷通道區域。該凹陷通道電晶體係具有一個主動 區域，在該主動區域的側壁的一個下方部分具有一個凹陷 區域、一個具有該垂直的s〇I通道結構的凹陷通道區域， 該垂直的sm通道結構係形成在該元件隔離結構的一個側 壁且在一個間極區域的一縱向上、以及一閘極結構，其係 填滿該凹陷ϋ道區$。於1，該凹陷通道電晶體係由於降 9 1323511 低的從儲存節點流向半導體基板的基體的漏電流而提供顯 著改善的更新特性，並且因為有一個充分確保的通道區域 ^ 而提供改善的短通道效應（“SCE，，）。 - 圖4是根據本發明的一個實施例的一個半導體元件的 簡化佈局。該半導體元件係包含一個主動區域4〇1以及— 個閘極區域403 ^ —元件隔離結構430係界定該主動區域 401。 一 圖5是根據本發明的一個實施例的一個半導體元件的 • 簡化橫截面圖，其中圖5⑴是沿著根據圖4的線υ的橫向 所取的橫截面圖，並且圖5(ii)是沿著根據圖4的線m， 的縱向所取的橫截面圖。一元件隔離結構53〇係界定在圖 4中所示的主動區域401，該主動區域4〇1係具有一個凹 陷區域在該主動區域401的侧壁的一個下方部分處。該凹 陷區域係包含一部份的在圖6中所示的儲存節點接面區域 607以及在半導體基板51〇之下與該儲存節點接面區域6〇7 相鄰的通道區域609 ^ 一個凹陷通道區域（未顯示）係包含 直的絕緣體切（“，，）的通道結構555,該SOI通道結 構555係形成在圖4中所示的閘極區域4〇3的縱向上的兩 個元件隔離結構530的-個側壁處。一閘極絕緣膜56〇係 被形成在圓4中所示的包含該凹陷通道區域的主動區域4〇ι 之上。一閘極結構595係被形成在圖4中所示的閘極區域 403的閘極絕緣膜560之上，以填滿該凹陷通道區域。在 此，該閘極結構595係包含閘極電極565以及閘極硬式光 罩層圖案59G的堆疊的結構。該閘極電極泌得包含一下 1323511 因為在該儲存節點接面區域607之下的半導體基板6ι〇是 凹陷的。距離X是半導體基板610在圖4中所示的主動區 ‘ 域401的縱向上被移除的距離。該距離X係包含一部份的 ‘儲存節點接面區域607 g及與該儲存節點接面區域607相 鄰的通道區域609。此外，該距離χ可以從儲存節點接面 區域607延伸到相鄰的通道區域6〇9。深度τ是儲存節點 接面區域607的半導體基板61〇的深度。事實上，該深度 Τ係相同於圖5中所示的垂直的則通道結構555的深度二 _ 於是，該深度τ可以考量通道區域的尺寸或是操作的電流 量來加以調整。深度Η是在圖4中所示的主動區域4〇1之 下的凹陷的半導體基板61〇的深度。深度Η係至少大於深 度D。 ' 在本發明的一個實施例中，該儲存節點並未直接連接 半導體基板610的基體，以避免間極感應的汲極漏（“gidl”） 電流流入該半導體基板610的基體，該GmL電流係由於 該健存節點以及閘極電壓而發生。於是，降低在儲存節點 所儲存的電荷可以避免之。此外，間極通道係被形成在 圖5中所示的垂直的s〇I通道結構⑸之處，以改善例如 是短通道效應（“SCE”）、基體效應以及操作電流的元件特 性。於是，可預期會改善該元件的更新特性。 圖7a至是描繪根據本發明的一個實施例的一種用 於製造-個半導體元件之方法的簡化橫截面圖，其中圖〜⑴ 至7i⑴是沿著根據圖4⑽u的橫向所取的橫截面圖， 而圖7a(n)至71(11)是沿著根據圖4的線πιγ的縱向所取的 12 1323511 橫截面圖。一墊氧化物膜713以及一墊氮化物膜715係被 形成在半導體基板71〇之上。該墊氮化物膜715、墊氧化 ' 物膜713以及半導體基板710係利用一元件隔離光罩（未顯 • 不）作為一蝕刻光罩而被蝕刻，以形成一個界定在圖4中所 示的主動區域401的第一溝槽717。一第一絕緣膜（未顯示） 係被形成在所產生的物的整個表面上（亦即，在該第一溝槽 717以及半導體基板71〇之上）。該第一絕緣膜係被蝕刻以 在該第一溝槽717的側壁形成第一間隙壁733。在本發明 • 的一個實施例中，該第一絕緣膜係從一氮化矽膜、一氧化 矽膜、一矽膜及其組合所構成的群組中選出，其係藉由一 種化學氣相沉積（“CVD”）方法或是一種原子層沉積（“ald”） 方法來加以形成。該第一絕緣膜的厚度範圍是從大約丨nm 至lOOnm。此外，用於該第一絕緣膜的蝕刻製程係藉由一 種乾式蝕刻方法而被執行。尤其，用於形成該第一間隙壁 733的蝕刻製程係藉由一種電漿蝕刻方法而被執行該^ 漿蝕刻方法係利用選自CXFyHz、〇2、HC1、Ar、He及其組 合所構成的群組中之一。 請參照圖7b，在該第一溝槽717之下露出的半導體美 板71〇係被蝕刻以形成一個第二溝槽723，該第二溝槽7^ 係包含一個底切空間740,其中在一個預設的區域之曰下的 半導體基板710係被移除。在本發明的一個實施例中，用 於形成該第二溝槽723的蝕刻製程是藉由將該第一溝槽Μ? 之下露出的半導體基板710暴露在⑽及&的混合氣體 的汛圍下並且在大約500。（：至大約的溫度範圍内 13 1323511 被執灯。此外，該預設的區域係包含一部份的儲存節點接 面區域607以及與該儲存節點接面區域6〇7相鄰的通道區 域609。在此’該底切空間74〇係在用於半導體基板7 j 〇 的移除製程期間，由於根據矽晶面的不同蝕刻速率而被形 成。尤其，由於半導體基板71〇在圖4中所示的主動區域 401的縱向上的蝕刻速率是相對快於任何晶面的蝕刻速 率，因此其中在該預設的區域之下的半導體基板71〇被移 除的底切空間740可被形成。 請參照圖7c，該第一間隙壁733係被移除。一用於元 件隔離的絕緣膜（未顯示）係被形成以填滿包含該底切空間 740的第二溝槽723。該用於元件隔離的絕緣膜係被拋光， 直到該墊氮化物膜715露出以形成一元件隔離結構73〇為 止。在本發明的一個實施例中，在沒有用於該第一間隙壁 733的移除製程之下’該用於元件隔離的絕緣膜可被形成 以填滿包含該底切空間74〇的第二溝槽723。此外，一 氧化物膜（未顯示）可進一步形成在該元件隔離結構73〇以 及包含該底切空間740的第二溝槽723的介面處》在此， 該半導體基板71〇係暴露在從H2〇、〇2、H2、03及其組合 所構成的群組中所選出的一種氣體並且在大約200。C至大 約l，〇〇〇°C的溫度範圍下，以形成該熱氧化物膜。在另一 實施例中’該用於元件隔離的絕緣膜是藉由一種高密度電 聚（“HDP”）方法或是一種CVD方法而由一氧化矽膜所形成 的。此外’用於形成該元件隔離結構730的拋光製程係藉 由一種化學機械平坦化（“CMp”）方法而被執行。 14 1323511 請參照圖7d ’該墊氮化物膜715係被移除。一硬式光 罩層725係被形成在所產生的物的整個表面上（亦即，在該 元件隔離結構730及半導體基板710之上）。在本發明的二 個實施例t，用於該墊氮化物膜715的移除製程係藉由一 種利用加熱的HJO4的濕式蝕刻方法而被執行。該硬式光 罩層725係選自一多晶矽層、一非晶碳膜、一氮化物膜、 一 Sl〇N膜及其組合所構成的群組，其係具有相對於該元 件隔離結構730相當不同的蝕刻選擇性。 請參照圖7e與7f，該硬式光罩層725係利用一對應 於在圖4中所示的閘極區域4〇3的凹形閘極光罩（未顯示） 作為一蝕刻光罩而被蝕刻，以形成凹形閘極區域735。一 第二絕緣膜743係被形成在所產生的物的整個表面上（亦 即，在該硬式光罩層725及凹形閘極區域735之上）。在本 發明的一個實施例中，該第二絕緣膜743係由一氮化矽膜、 一氧化矽膜、一多晶矽層及其組合所構成的群組所形成 的，該第二絕緣膜743的厚度範圍是從大約lnm至大約 50nm該第一絕緣膜743係藉由一種方法而被形成， 該CVD方法係利用一種選自、ο!、叫沉办)々、 SiH2C12 ΝΑ ' &、Η;及其組合所構成的群組的來源氣體。 請參照圖7g與7h，該第二絕緣膜743係被蝕刻以在 4凹升y閘極區域735的側壁形成第二間隙壁。該墊氧 化物膜713以及在該凹形閘極區域735之下露出的半導體 基板710係利用該第二間隙壁745作為一蝕刻光罩而被蝕 刻以形成凹處75〇。在此時’垂直的s⑴通道結構係 15 1323511 被形成在該凹處750中之圖4中所示的閘極區域403的縱 向上的兩個元件隔離結構730的側壁處。在本發明的一個 實施例中’用於該第二絕緣膜743的蝕刻製程係藉由一種 電聚姓刻方法而被執行’該電漿蝕刻方法係利用一種選自

CxFyHz、Ο,、HCM、Ar、He及其組合所構成的群組的氣體。 此外，用於形成該凹處750的蝕刻製程係藉由一種電漿蝕 刻方法而被執行。 。月參照圖7i ’該第二間隙壁745、硬式光罩層725以 及墊氧化物膜713係被移除以露出包含該凹處75〇的半導 體基板710。一閘極絕緣膜76〇係被形成在該露出的半導 體基板m之上。-下方的閘極導電層（未顯示）係被形成 以填滿該凹處750。一上方的閘極導電層（未顯示）以及一 閘極硬式光罩層（未顯示）係被形成在該下方的閘極導電層 之上。該閘極硬式光罩層、上方的閘極導電層、下方的閘 極導電層以及閘極絕緣膜係利用一閘極光罩（未顯示） 來形成圖樣以形成一閘極結構795，該閘極結構7%係包 3閘極電極765以及閘極硬式光罩層圖案79〇之堆疊的結 構。在本發明的一個實施例中，一個藉由利用一種包^含 的溶液來清洗該露出的半導體基71G的表面之製程可以 在用於形成該閘極絕緣M 760的製程之前另外加以執行。 此外，該閘極絕緣膜76(M系利用選自〇2、H2〇、〇3及其組 合所構成的群組中之—而被形成，其中該閘極絕緣膜彻 的厚度範圍是從大約^至大約1(w在另—實施例中， 该下方的閘極導電層係由一摻雜以包含…的雜質的多 16 1323511 夕層所形成的。在此，該摻雜的多晶石夕層可藉由植入雜 子在未穆雜的多晶石夕層中或是藉由利用一種石夕來源 氣體以及一種包含卩或3的雜質來源氣體而被形成。此外， 該上方的閘極導電層係選自一鈦（Ti)層、一氮化鈦（TiN)膜、 鎢（W)層、—鋁（A1)層、一銅（Cu)層、一矽化鎢（wSix)層 及其組合所構成的群組。在其它實施例中，該閘極絕緣膜 760係選自—氧化矽膜、一氧化铪膜、一氧化鋁膜、一氧 化鍅膜、一氮化矽膜及其組合所構成的群組，其中該閘極 絕緣膜760的厚度範圍是從大約lnm至大約2〇nm。在另 方面為了增長該元件的有效通道長度，一石夕層（未顯示） 系利用在„亥閘極結構795的兩側露出的半導體基板71 〇作 為阳種層來加以生長，其中該矽層的厚度範圍是從大約 2〇〇A至大約i’oooA。該生長的矽層係被植入雜質離子以 形成源極/汲極區域。因此，在通道區域與源極/汲極區域 之間有高度落差。 卜例如疋用於形成閘極間隙壁的製程、用於形成 連接插塞的製程、用於形成位元線接點及位元線的製程、 ;形成電谷器的製程以及用於形成内連線的製程之後續 的製程可以被執行。 、 圖8a至8d是描繪根據本發明的另一個實施例的一種 用於製&個半導體元件之方法的簡化橫截自冑。在該方 中 個其中在主動區域的側壁的一個下方部分的半導 體基板將纟後續的製程中被移除的凹陷區域係由一 日所形成以便於輕易地移除對應於一個凹陷區域的半導 17 體基板。在此’圖8a(i)至8d(i)是沿著根據圖4的線Μ，的 杈向所取的橫截面圖，並且圖8a(⑴至8d(ii)是沿著根據圖 4的線ΙΙ-ΙΓ的縱向所取的橫截面圖。 請參照圖8a，一清洗製程係在半導體基板81〇的表面 上執行。一 SiGe層819係被形成在該半導體基板81〇之 上。該SiGe層819係利用一覆蓋該凹陷區域的光罩（未顯 不）而選擇性地加以移除，以露出該半導體基板81〇。一矽 層821係利用該露出的半導體基板81〇作為一晶種層而被 形成，以填滿該SiGe層819。一墊氧化物膜813以及一墊 氮化物膜815係被形成在該矽層821之上。在本發明的一 個實施例中，用於該SiGe層819的移除製程係藉由一種 乾式蝕刻方法而被執行。此外，該凹陷區域係包含一部份 的圖6中所示的儲存節點接面區域607以及在圖4中所示 的縱向401上與該儲存節點接面區域6〇7相鄰的通道區域 609 ° 請參照圖8b與8c，該墊氮化物膜815、墊氧化物膜 813、矽層821以及半導體基板81〇係利用一元件隔離光 罩（未顯示）而被蝕刻，以形成界定在圖4中所示的主動區 域401的溝槽。在此時，該SiGe層819係在該溝槽817 的侧壁露出。在該溝槽817的側壁露出的SiGe層係被蝕 刻以形成一個底切空間84〇。在本發明的一個實施例中， 由於該SiGe層819的蝕刻速率較快於半導體基板81〇的 触刻速率’因此該底切空間84〇可被形成。此外，該 層819的蝕刻速率相對於半導體基板81〇的蝕刻速率的比 18 1323511 率係至少為1 〇。 請參照圖8d ’ 一用於元件隔離的絕緣膜（未顯示）係被 形成以填滿包含該底切空間840的溝槽817。該用於元件 隔離的絕緣膜係被拋光直到該墊氮化物膜8丨5露出為止， 以形成一元件隔離結構8 3 0。在本發明的一個實施例中， 一熱氧化物膜（未顯示）可以進一步形成在該元件隔離結構 830以及包含該底切空間840的溝槽817的介面處。在此， 該半導體基板810係暴露在從10、〇2、H2、〇3及其組合 所構成的群組中所選出的一種氣體並且在大約20(^c至大 約1，000°C的溫度範圍下，以形成該熱氧化物膜。此外， 後續的製程可藉由在圖7d至7i中所示的用於製造一個半 導體元件的方法來加以執行。 如上所述’具有該主動區域以及包含垂直的SOI通道 結構的凹陷通道區域的半導體元件以及用於製造該半導體 元件的方法可獲得相當大的驅動電流，其中該主動區域具 有一個凹陷區域在該主動區域的侧壁的一個下方部分處。 此外，在該儲存節點之下的半導體基板係被移除，以避免 在该儲存節點與該半導體基板的基體之間的直接接觸，藉 此在結構上降低從該儲存節點流向該基體的漏電流。於 疋，對於該70件的更新特性有顯著的改良。此外，由於該 半導體兀件具有包含該垂直的3〇1通道結構的凹陷通道區 域’因此其可以輕易地應用到根據設計規則縮小的半導體 元件。由於沒極電壓、短通道效應、基體效應以及閘極通/ 斷特性所造成的臨界電壓降低都可以因為該S0I結構而獲 19 1323511 得改善。根據本發明’儘管半導心件設計規 半導體元件錢具有能夠確保相#大的元件通道區域之可 延伸性。習知的閘極光罩可被利用來形成該凹形閘極區 域。於是，製程的成本可被節省。該製程係被做成為簡單 的’此係導致瑕疵元件數目的減少。 本發明以上的實施例是舉例性質的而非限制性的。各 種的替代及等同實施例都是可行的。本發明並不限於在此 所述的沉積'蝕刻拋光以及圖案化步驟的類型。本發明也 不限於任何特定類型的半導體元件。例如，本發明可被實 施在動態隨機存取記憶體（DRAM)元件或是非依電性記= 體元件中。其它的增加、減少或修改在考量本案的揭露^ 容之下都是明顯的並且欲落於所附的中請專利範圍的 内。 【圖式簡單說明】 圖1是一個習知的半導體元件的簡化佈局。 圖2a至2c是描繪習知的用於製造一個半導體元件的 方法的簡化橫截面圖。 圖3是一個習知的半導體元件的簡化橫載面圖。 圖4是根據本發明的一個實施例的一個半導體元件的 簡化佈局。 圖5與6是根據本發明的一個實施例的一個半導體元 件的簡化橫截面圖。 圖7a至7i是描繪根據本發明的一個實施例的一種用 20 1323511 於製造一個半導體元件之方法的簡化橫截面圖。 圖8a至8d是描繪根據本發明的另一個實施例的一種 • 用於製造一個半導體元件之方法的簡化橫截面圖。 【主要元件符號說明】 101主動區域 103閘極區域 130元件隔離結構 • 210半導體基板 220鰭狀類型的主動區域 230元件隔離結構 260閘極絕緣膜 265閘極電極 290閘極硬式光罩層圖案 295閘極結構 360閘極絕緣膜 # 401主動區域 403閘極區域 430元件隔離結構 510半導體基板 530元件隔離結構 555垂直的SOI通道結構 560閘極絕緣膜 565閘極電極 21 1323511 570下方的閘極電極 580上方的閘極電極 - 590閘極硬式光罩層圖案 . 595閘極結構 607儲存節點接面區域 609通道區域 61 0半導體基板 710半導體基板 φ 71 3墊氧化物膜 71 5墊氮化物膜 717第一溝槽 723第二溝槽 725硬式光罩層 730元件隔離結構 733第一間隙壁 735凹形閘極區域 # 740底切空間 743第二絕緣膜 745第二間隙壁 750凹處 755垂直的SOI通道結構 760閘極絕緣膜 765閘極電極 790閘極硬式光罩層圖案 22 1323511 閘極結構 半導體基板 塾氧化物膜 塾氮化物膜 溝槽 SiGe 層 矽層 元件隔離結構 底切空間

Claims (1)

1323511 鵪 主動區域，該主動區域係在其側壁的一個 I β。丨4分具有 個凹陷區域； 形成一界定在該半 以及該元件隔離結構的硬式光罩層； 在该凹形閘極區域的側壁形成凹陷通道間隙辟. 藉由利用該些凹陷通道間隙壁以及硬式光罩層作為一 蝕刻光罩，以蝕刻在該凹形閘極區域的底部露出的半導體

基板以形成一個凹處，其中該凹處係包含一個具有一垂直 的絕緣體上矽（“S〇I”）的通道結構之凹陷通道區域，該s〇i 的通道結構係形成在該閘極區域的一縱向上的元件隔離結 構的一個側壁處； u 移除該些凹陷通道間隙壁以及硬式光罩層以露出該半 導體基板； 在該露出的半導體基板之上形成一閘極絕緣膜；以及 形成一閘極結構，其係包含一閘極硬式光罩層圖案以 及-個閘極電極之堆疊的結構，極結構係填滿在該閘 極區域的閘極絕緣膜之上的凹陷通道區域。 5·根據申請專利範圍第4項之方法，其中該形成一元 件隔離結構的步驟係包含 蝕刻具有一墊氧化物膜以及一墊氮化物膜的半導體基 板的一個預設的區域，以形成界定—個主動區域的一個溝 槽； 在包含该溝槽的半導體基板之上形成一第一絕緣膜； 蝕刻該第一絕緣膜以在該溝槽的一個側壁形成一個第 25 丄J厶JJ丄丄 一間隙壁； 藉由利用該第_門姐、辟仏从 φ間隙壁作為一蝕刻光罩來蝕刻在該溝 槽的底部露出的半導 _ 等體基板，以形成一個其中該半導體基 板係被移除的底切空間；以及 /成該兀件隔離結構，其係填滿包含該底切空間的溝 槽0 6.根據申請專利簕图@ y 扪靶圍第5項之方法，其中該第一絕緣 膜係從一氮化發膜、—备w 、—乳化矽膜、一矽膜及其組合所構成 的群組中選出，盆中玲货 _ 八Τ該第一絕緣膜的厚度範圍是從大約lnm 至大約lOOnm。 7·根據申請專利範圍第5項之方法，其中該第-絕緣 膜係藉由一種化學氣相沉積(“CVD”)方法或是一種原子層 沉積（ALD”）方法而被形成。 8. 根據中請專利範圍第5項之方法，其中用於形成該 第門隙·^的蝕刻製程係藉由一種電槳蝕刻方法而被執 行，該電漿㈣方法係利用—種從CxFyHz、〇2、Hci、Μ、 He及其組合所構成的群組中選出的氣體。 9. 根據中請專利範圍帛5項之方法，其中在該第一溝 槽之下露出的半導體基板係被蝕刻以形成一個第二溝槽， 該第二溝槽係包含一個其中在一預設的區域之下的半導體 基板係被移除的底切空間。 10. 根據申請專利範圍第9項之方法，其中用於形成該 第一溝槽的姓刻製程係藉由將該第—溝槽之下露出的半導 體基板暴露在HC1及H2的混合氣體的氛圍下並且在大約 26 1323511 500°c至大約1，00(TC的溫度範圍内被執行。 11. 根據申請專利範圍第4項之方法，其中該形成一元 件隔離結構的步驟係、包含藉由—種化學機械平坦化（“cMp”) 方法的拋光。 12. 根據申請專利範圍第5項之方法，其中用於形成該 底切空間的蝕刻製程係利用HC1與&的混合氣體並且在 大約500°C至大約i，00(rc的溫度範圍内被執行。 U.根據申請專利範圍第5項之方法，其更包括移除該 塾II化物膜。 14. 根據申請專利範圍第13項之方法其中用於該墊 氮化物膜的移除製程係藉由一種利用h3P〇4的濕式蝕刻方 法而被執行。 15. 根據申請專利範圍第4項之方法，其中該形成一元 件隔離結構的步驟係包含 在該半導體基板之上形成一 SiGe層； 移除該SiGe層的一個預設的區域以露出該半導體基 板； 藉由利用該露出的半導體基板作為一晶種層來生長一 矽層以填滿該SiGe層； 在該矽層之上形成一墊氧化物膜以及一墊氮化物膜； 利用一元件隔離光罩來蝕刻該墊氮化物膜、墊氧化物 膜、矽層、SiGe層以及半導體基板，以形成一個界定該主 動區域的溝槽，其中該SiGe層係在該溝槽的側壁處露出； 移除在該溝槽的側壁處露出的SiGe層以形成一個在該 27 丄J厶JJ丄丄 主動區域之""Ρ ΛΑ r*- 匕埤夂下的底切空間；以及 形成該元件隔離結 槽 八係填滿包含該底切空間的溝 •根據申請專利範圍第1 固矛項之方法’其中用於該 除型招及姑， ..... 層的移除製程係藉由一種乾式敍刻方法而被執行。 根據中請專利範圍第15項之方法其中該驗層 y速率係至少為該半導體基板的#刻速率的十倍。

A根據中請專利範圍第4項之方法，其中該凹陷通道 區域係包含一部份的一個儲存節點區域以及一個在該主動 區域的-縱向_L肖該儲存節點區域相_的通道區域。 19.根據申請專利範圍第4項之方法，其更包括一熱氧 化物膜在該半導體基板與該元件隔離結構的介面處。 2〇·根據申請專利範圍第19項之方法，其中該熱氧化 物臈係藉由利用選自h2〇、〇2、％、％及其組合所構成的 群組的一種混合氣體並且在大約20(TC至大約i，00(rc的 溫度範圍内被形成。

21. 根據申請專利範圍第4項之方法，其中該硬式光罩 層係包括選自一多晶矽層、一非晶碳膜、一氮化物膜、一 SiON膜及其組合所構成的群組中之一。 22. 根據申請專利範圍第4項之方法，其中—第二絕緣 膜係被形成在該硬式光罩層以及凹形閘極區域的整個表面 上，並且由一氮化石夕膜、一氧化石夕膜、一多晶石夕層及其組 合所構成的群組所形成，其中該第二絕緣膜的厚度範圍是 從大約Inm至大約50nm。 28