TWI322995B - - Google Patents
Download PDFInfo
- Publication number
- TWI322995B TWI322995B TW095110878A TW95110878A TWI322995B TW I322995 B TWI322995 B TW I322995B TW 095110878 A TW095110878 A TW 095110878A TW 95110878 A TW95110878 A TW 95110878A TW I322995 B TWI322995 B TW I322995B
- Authority
- TW
- Taiwan
- Prior art keywords
- powder
- conductive paste
- substrate
- silver
- weight
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Dispersion Chemistry (AREA)
- Conductive Materials (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
1322995 九、發明說明: 【發明所屬之技術領域】 本發明’係有關一種作為應用於高密度配線電路基板 之製造的陶瓷多層電路基板的導體材料所使用之導電糊及 使用該導電糊以形成導體部分而成之陶瓷多層電路基板。 【先前技術】 陶莞多層電路基板係廣泛使用作為高密度配線電路基 板。該陶瓷多層電路基板一般係藉由陶瓷坏片積層法,例 如’以如下之順序加以製造。 首先’於複數片陶瓷坏片以衝孔、雷射加工等方法形 成導通孔以作為層間連接用’然後於各陶瓷坏片之導通孔 以填孔印刷法填充導電糊以形成導孔導體,之後,於各陶 瓷坏片上使用導電糊並藉由網版印刷法等方法形成配線圖 案’且更進一步將該複數片陶瓷坏片加以積層壓接,並將 該積層物加以燒成而製成陶瓷多層電路基板。 目前所使用之陶瓷多層電路基板係大致分為,氧化鋁 等之以130(TC以上燒成之高溫燒成陶瓷多層電路基板,與 以約100(TC以下燒成之低溫燒成陶瓷多層電路基板。 高溫燒成陶瓷多層電路基板用導體材料,係使用M()、 w等金屬,當使用該等金屬時,必須在還原環境氣氛或惰 性環境氣氛下燒成,且該等金屬之電阻亦較高。 另一方面,低溫燒成陶瓷多層電路基板用導體材料, 係使用低電阻值的Ag、Ag_pt、Ag_pd等金屬,該等之金 5 丄322995 屬係有電氣特性優異,且可在空氣中燒成之優畔。 路即使於可在空氣中燒成之低溫燒成陶❹層電 :中’右未能在基板燒成前將坏片所含大量 的黏著劑成分去除,形成該黏著劑之有機化合物會在 燒成時變成氣體而蒸發,而導致在由導電糊 土 圖案與陶瓷基板之間產生間隙及裂痕。因此,& 了不:、·. :之問題發生,於習知的低溫燒成陶竞多層電路基板之: 造步驟中,係在基板燒成前花f數小時至數十小時,執行 用以充分去除黏著劑成分之脫黏著劑處理後,再將基板: 以燒成。 然而,長時間之脫黏著劑處理係明顯使生產率下降, 且導致大幅的成本提升,因此於專利文獻丨與2中係提出, -種藉由採用S於熱分解之黏著劑成分以改良脫黏著劑性 之導電糊。 亦即,於專利文獻1中係記載,以丙烯酸酯樹脂為2 〜4重量部、醇酸樹脂為丨重量部之比例含有丙烯酸酯樹 脂與醇酸樹脂以作為黏著劑成分之導電糊。 又,於專利文獻2中係記載含有滿足既定Mc值之黏 著劑成分的導電糊’其中Me值,係於將剪切速度〇 之黏度定為7/且將形成黏著劑之有機化合物的重量平均分 子量定為Ma時,在0<Ma<l〇〗〇之範圍,若Ma>Mc時,π 與Man成比例關係(其中η>1 ),若Mag Me時,c則與 M a成比例關係之值。 【專利文獻1】曰本特開平5-234424號公報 6 ^22995 【專利文獻2】曰本特開2000-76931號公報 【發明内容】 然而’由於專利文獻1之導電糊其黏著劑成分所使用 之丙烯酸酯樹脂’係具有較強的牽絲性與黏著性,因此於 使用含該黏著劑成分之導電糊以形成配線圖案時,網眼的 形狀容易轉印至配線圖案’結果’會在配線圖案表面產生 凹凸。尤其,於形成線寬20〜l〇〇pm左右之微細配線圖案 時,圖案表面之凹凸會於基板燒成時成為圖案破損的原 因,係致命的缺陷。 又,專利文獻2所記載之導電糊之情形,則必須使用 以黏度與分子量之特殊關係所決定之黏著劑成分,而使得 須有非常繁雜的準備。 β本發明係鑒於習知技術之問題點而完成者,其目的在 提供一種導電糊,即使將導電糊與陶瓷坏片同時燒成,在 •配線圖案與陶瓷基板之間亦不會產生間隙及裂冑,而可容 易製得高可靠性之陶瓷多層電路基板;並提供使用該導電 糊以形成導體部分而成之陶瓷多層電路基板。 為達成上述目的,本發明之導電糊,係含有導電性粉 末,、由有機化合物所構成之黏著劑成分、與有機溶劑,其 特徵在於.含有作為導電性粉末之銀步分末與氧化銀粉末。 銀柘末之平均粒徑係在0.3〜10.0/im之範圍較佳。 3有氧化銀粉末〇·1〜15.0重量%較佳。 氧化銀粉末係選自Ag2〇粉末以及AgO粉末之中者較 7 1322995 佳。 使用上述導電糊以形成陶瓷多層電路基板之導體部分 較佳。 本發明之導電糊,係含有作為導電性粉末之銀粉末與 氧化銀粉末,氧化銀係在約4〇〇艺發生如下之反應。 2Ag20— 4Ag+〇2 2AgO— 2Ag+〇2 亦即’由於氧化銀係在約4〇〇t:發生還原反應,因此 1藉由在基板之燒成前,於氧化銀發生還原反應之溫度進行 熱處理(脫黏著劑處理),還原反應所生成之氧(〇2)會 將黏著劑成分之有機化合物加以分解,而促進脫黏著劑。 釔果’於後續進行之基板燒成時,在配線圖案與基板之間 即不易產生間隙及裂痕’而可製得高可靠性之陶究多層電 路基板。 此時’當銀粉末之平的 十勺拉仅不滿〇.3pm時,微細線寬 之配線圖案其印刷雖可推― ^ 了進仃,但於燒成時會引起捲曲而有 『容易破損之不良情形。另— ^ 方面,銀粕末之粒徑超過1〇〇 Β寸’則產生ΙΟΟμιη以下之始 宏豆“線寬與線距之微細線寬的配線圖 案其印刷將難以進行之^ 平均粒徑U 0.3〜1()G 1情形。因此,藉由將銀粉末之 破損且具有微細線寬之配二之範圍’於燒成時可形成不會 粒徑係指:將粉末之圖案…卜,本發明中的平均 拉克(Mlcr〇trac)公司製 > ㈣之算術平均值以麥可羅特 時,於其累計圖表中 刀布測疋裝置測疋 〇容積%的粒經。 8 當氧化銀粉末不滿ο.1 ί量料,其作為點著劑成分 熱分解用的氧供應源之效果不足。另一方面,氧化銀粉末 超過15.0重量料’㈣基板與導體燒成時之收縮率會產 生不-致,而有發生基板趣曲之不良情形。因此,藉由含 有〇·Ι〜15·0重量%之氧化銀粉末’即不會發生該不良情 形,且具有充分脫黏著劑促進效果。由於氧化銀粉末之化〇 粉末及Ag〇粉末之任一者’皆具有脫點著劑促進效果,因 此任一者皆可單獨使用,但亦可-起使用粉末及Ag0 粉末兩者。 於是’使用上述之導電糊以形成陶究多層電路基板之 ㈣部分時’配線圖案與陶究基板之間不會產生間隙及裂 痕,而可製得高可靠性的陶£多Μ電路基板。 【實施方式】 接著,依步驟順序說明使用本發明之導電糊以形成低 溫燒成陶瓷多層電路基板之導體部分之方法的一例。 (1) 低溫燒成陶免坏片之成形 將低溫燒成陶究之坏片,以刮刀法等加以帶狀成形。
此時’低溫燒成陶-是,可使用例如ca0_si(VA1203 BA 系玻璃50〜65重量%與氧化铭35〜5〇重量%之混合物。 其他’例如,亦可使用Pbo_Si(VB2〇3 M璃與氧化铭之 m Mgo-Al2cvSl(VB2(^玻璃、堇青石系結晶化 玻璃等之低溫燒成陶瓷材料。 (2) 坏片之切斷與導通孔之形成 9 接著,將經帶狀成形之低溫燒成陶瓷坏片切斷成既定 的尺寸後,在既定之位置衝孔加工出導通孔。 (3)導電糊於導通孔之填充與配線圖案之印刷 接著,藉由填孔印刷法將導電糊填充於導通孔之填充, 並將導電糊之配線圖案印刷於陶瓷坏片上。 此時所使用之銀系導電糊中,由銀粉末與氧化銀粉末 所構成之導電性粉末、與將黏著劑成分溶解於有機溶劑而 成的有機媒液(Grganie vehiele)之混合比例,可採用一般 的混合比例。例如,以舌I α & 以董罝比汁,可為(70/30 ) g (導電 性粉末/有機媒液)幺(9 木播& 一、υ/10) ^當導電性粉末不滿70 重量部(有機媒液超過3〇會吾 、、川直1部)時,無法確保充分的 導電性’另一方面,當露Φ吣土、本丄 導電性奋末超過90重量部(有機 媒液不滿10重量部)時’則無法製得適當的導電糊黏度, 且由於使導通孔之填充以及配線圖案印刷之作業效率降 低,因此並不佳。 用以發揮本發明之® α Λ 月之效果,且可製得良好電氣特性 龢杜,、θ 人.β 1 1
农π良灯电虱特性之1 電糊的較佳混合,係人外五 J 89 "旦'汁為100重!部時’銀粉末為55〜 '重里邛、氧化銀粉末為0.1〜150重量邻古秘 為1。〜3。重量部,相較於 · 、有機媒液 y ( 於銀叔末,軋化銀粉末之混厶比 因此氧化銀粉末其粒徑對電氣 : :二:相較於銀粉末相對較小,但為了於燒成時可妒成不 :二且具有微細線寬之配線㈣,氧化 : 從亦與銀粉末同係於〇.3〜Η)鄭m之範圍較佳。千均粒 構成有機媒液之黏著劑成分,雖無限定,但可使用乙 維素,而有機溶劑’則可使用乙基卡必 基卡必醇乙酸酯以及菇品醇等。 知、丁 例如,將相對上述導電性粉末8 液(係以結品醇將乙基纖唯+ ^站 里p添加有機媒 G丞纖維素溶解之)2〇重量部者 輥裝置加以充分混煥、八4 吏用3 匕琛分散,而可製得導電糊。 配線圖案印刷用之導雷細 姑+ 導電糊所含有之銀粉末,與導通孔 真充用之導電糊戶斤含有之$ 去★ 有之銀泰末係,不-定須使用相同 者’亦可將前者銀粉末作成較小之粒徑⑷〜…… 而將後者銀粉末作成較大之粒徑(3〇〜1〇〇—。當如此 貫施時’使用小粒徑之銀粉末的導電糊具有可形成微細配 線之效果’而使用大粒徑之銀粉末的導電糊則具有可低成 本化之效果。 _ 並且,為提升導電糊與陶瓷基板之黏著性,雖可在導 電糊中含有玻璃成> (M重量%以上,但添加玻璃成分超 過1·0重置%時,焊料親和性將變差,因此較佳為視需要 來添加既定量之玻璃成分 又,為改善耐焊料腐蝕性,亦可在導電糊中含有pt粉 末或Pd粉末〇.1重量%以上,但添加Pt粉末或pd粉末超 過0.5重量部時,其效果處於飽和狀態且使製造成本上升, 因此較佳為視需要始添加既定量之Pt粉末或pd粉末。 (4) 積層與壓接 導電糊於導通孔之填充與配線圖案之印刷結束後,將 各層之坏片加以積層壓接以一體化。 (5) 脫黏著劑處理 11 丄: 將上述積層物加以燒成之前,藉由將積層物加熱至400 450 C ’並保肖卜2小時,藉由氧化銀之還原反應結果 所產生之氧’將由有機化合物所構成之黏著劑成分加以熱 分解而去除°為促進脫黏著劑而含有作為氧化銀粉末之 A^2〇粉末以及Ag〇粉末時,兩者之比例較佳為,位於Ag2〇 軋末20重里。卩、Ag〇粉末8〇重量部之比例至α^ο粉末 為80重量部、Ag〇粉末為2〇重量部之比例的範圍。 (6)燒成 將...呈脫黏著劑處理之積層物於燒成學值溫度〜95〇 C: C較#:為_(:左右:)保持20至6G分鐘之條件加以燒 成,可製得低溫燒成陶瓷多層電路基板。 圖1係經過上述之製程而製得之低溫燒成陶瓷多層電 路基板之—例其截面圖’ 1 A配線圖案、2為填充有導電 糊之導通孔、3為陶瓷坏片。 另外,於燒成步驟將氧化紹坏片積層、壓接於坏片積 ,層物之兩面,且-邊加塵—邊以嶋〜9抓加以燒成於 k成後將兩面之氧化|g坏片去除,亦可製造低溫燒成陶竞 多層電路基板。藉由如此方式,能抑制導體與陶充兩者之 熱收縮行為差所造成之基板翹曲及導體剝離。 【實施例】 以下說明本發明之實施例,但本發明並非限定於下述 實施例,於不脫離本發明之技術範圍之範圍内, 變更與修正。 將具有如以下之表 所不之平均粒徑的銀粉末、氧化 12 銀粉末、與㈣品醇溶解乙基纖維素之有機媒液,如表ι 所記載加以混合後’使帛3輥裝置進行混煉分散以製得 =電糊,坏片係使用將Ca〇-Al2(VSl(VB2C)3系玻璃6〇重 與氧化鋁40重量%加以混合而成之正方形狀 (linchx linchx300gm 厚度)者。 然後,於上述陶究坏片使用上述導電糊,藉由網版印 刷,形成如圖2所示之配線圖案後,於帶式燒成爐,對該 陶究坏片施行筒且保持1小時之大氣環境氣氛條件下 之加熱處理後’冷卻至室溫,接著,於同_帶式燒成爐, 以峰值溫度_。(:、峰值溫度保持時間2()分鐘之大氣環境 氣氛條件下進行燒成。然後’評價所製得之陶曼電路基板 中的配線圖案與基板之間隙,以及基板之輕曲。圖2中, L表示線寬,S表示線距。另外 力外’後述之表1所記載之配 線圖案與基板之間隙以及芙妬夕知 卷板之翹曲之評價,係根據以下 所說明之評價方法而得者。
配線圖案與基板之間隙的缚彳會士、I ]I系的孑價方法,係將燒成後之陶 曼基板載置於工作台上,姐B相 、左目視觀察之結果,於配線圖案 之全區域在與基板之間,將砉 將看不出間隙者記為無間隙(記 號〇),於配線圖案之—邱八π u丄 4刀&域在與基板之間,將看出 間隙者記為稍有間隙(印號八、 己就△),於配線圖案之大致全區 域在與基板之間,將看出間隙去~ + 間陳者έ己為有間隙(記號X)。 基板赵曲的評價方沾 _ 係如圖3所示,將燒成後之陶 瓷基板4載置於工作台s 5上’利用間隙量規來測定基板4 之底部4a與工作台5之 貝部5a之間隔的最大值h,將其 13 1322995 間隔之最大值h為2〇μιη以下者記為良好。己號⑴,將 其間隔之最大值-h為25叫〜35叫者記為稍不佳(記號 △),而將其間隔之最大值11為5〇itm以上 號X)。上述間隔之最大值…—以下者 之較佳的程度。 廼0實用
14 1322995 【表1】
Ag粉末 平均粒徑 (μπι) Ag粉末 混合量 (重量%) Ag2〇 粉末混合量 (重量%) AgO 粉末混合量 (重量%) 有機媒液 混合量 (重量%) 配線圖案 與基板之 間隙 基板之 魅曲 實施例1 0.3 65.0 15.0 - 20.0 〇 〇 實施例2 1.0 79.9 0.1 * 20.0 〇 〇 實施例3 1.0 79.5 0.5 * 20.0 〇 〇 實施例4 1.0 77.0 3.0 - 20.0 〇 〇 實施例5 1.0 70.0 10.0 - 20.0 〇 〇 實施例6 3.0 77.0 3.0 - 20.0 〇 〇 實施例7 5.0 79.7 0.3 - 20.0 〇 〇 實施例8 10.0 79.9 0.1 - 20.0 〇 〇 實施例9 1.0 78.0 - 2.0 20.0 〇 〇 實施例10 3.0 75.0 - 5.0 20.0 〇 〇 實施例11 1.0 78.0 1.0 1.0 20.0 〇 〇 比較例1 0.3 80.0 0.0 - 20.0 X Δ t匕較例2 1.0 80.0 0.0 - 20.0 X Δ 比較例3 3.0 80.0 0.0 - 20.0 X △ 比較例4 5.0 80.0 0.0 - 20.0 X Δ 比較例5 10.0 80.0 0.0 - 20.0 X Δ 比較例6 1.0 60.0 20.0 - 20.0 〇 X H 比較例7 10.0 79.95 0.05 -· 20.0 Δ 〇 15 1322995 如表1所示,本發明之實施例1至1 1在配線圖案與基 板之間並無間隙,基板之翹曲亦為適合實用之較佳的程 度,且為高可靠性之陶瓷電路基板。 然而,比較例1至5,由於在導電糊並未混合有Ag2〇, 因此於基板燒成前無法將黏著劑成分加以熱分解,且於基 板燒成時’黏著劑成分變成氣體蒸發,而在配線圖案與基 板之間產生間隙,且亦可於基板看見翹曲。 比較例6係於導電糊混合過多之Ag2〇,因此於基板燒 籲成前可將黏著劑成分加以熱分解而去除,在配線圖案與基 板之間並未產生間隙,但導電糊與陶瓷基板兩者之燒成時 序與收細率產生不一致,而於基板產生了勉曲。 比較例7則雖於導電糊混合有Ag20,但由於該混合量 較少’因此藉由基板燒成前進行熱分解之黏著劑去除量 少’殘留之黏著劑成分於基板燒成前變成氣體蒸發,而在 配線圖案與基板之間產生了間隙。 另外’於比較例6及7之情況中,即使使用AgO來取 •代Ag2〇時亦得到與上述相同之結果。 【圖式簡單說明】 圖1係低溫燒成陶瓷多層電路基板之一例的截面圖。 圖2係顯示藉由網版印刷之配線圖案之一例。 圖3係說明基板翹曲之評價方法。 【主要元件符號說明】 16 1322995 1 配線圖案 2 導通孔 3 陶瓷坏片 4 陶瓷基板 4a 基板之底部 5 工作台 5a 工作台之頂部 h 間隔之最大值 L 線寬 S 線距 17
Claims (1)
1322995 發明專利申請第95110878號(98年12月修正十、申請專利範圍:
9奮1 9修(更)正本 1. 一種導電糊,係包含.由銀粉末與氧化銀粉末所構成之 導電性粉末、由有機化合物構成之黏著劑成分、與有機溶 劑’該氧化銀粉末係含有0 i〜i 5 . 〇重量%。 2. 如申請專利範圍第丨項之導電糊,其中,銀粉末之平 均粒徑係在0.3〜ι〇·0μιη之範圍。 3_如申請專利範圍第1或2項之導電糊,其中,氧化銀 粉末係選自Ag2〇粉末以及AgO粉末之中者。 4'種陶瓷多層電路基板,係使用申請專利範圍第工 2或3項之導電糊來形成導體部分而成。 十一、圖式: 如次頁 18
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006025826A JP4819516B2 (ja) | 2006-02-02 | 2006-02-02 | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200731293A TW200731293A (en) | 2007-08-16 |
TWI322995B true TWI322995B (zh) | 2010-04-01 |
Family
ID=38486870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095110878A TW200731293A (en) | 2006-02-02 | 2006-03-29 | Conductive glue and ceramics multi-layer circuit substrate using such conductive glue |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4819516B2 (zh) |
KR (1) | KR101118361B1 (zh) |
TW (1) | TW200731293A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8968608B2 (en) | 2008-01-17 | 2015-03-03 | Nichia Corporation | Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device |
TWI619124B (zh) * | 2012-09-27 | 2018-03-21 | 富士軟片股份有限公司 | 導電糊、印刷配線基板 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866577B1 (ko) * | 2007-09-28 | 2008-11-03 | 삼성전기주식회사 | 인쇄회로기판의 층간 도통방법 |
JP5313526B2 (ja) * | 2008-03-17 | 2013-10-09 | 京都エレックス株式会社 | 低温焼成多層基板用導電性ペースト |
KR100946589B1 (ko) * | 2008-04-03 | 2010-03-09 | 엘지이노텍 주식회사 | 반도체 소자 제조용 접착 페이스트 조성물 |
JP5814204B2 (ja) * | 2012-09-10 | 2015-11-17 | 京都エレックス株式会社 | Led用セラミックパッケージ用ペースト |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613756A (ja) * | 1992-06-25 | 1994-01-21 | Matsushita Electric Ind Co Ltd | 導体ペースト組成物 |
JP2001307549A (ja) | 2000-04-21 | 2001-11-02 | Furuya Kinzoku:Kk | 銀ペースト及びその製造方法 |
JP3757211B2 (ja) * | 2003-03-14 | 2006-03-22 | 富士通株式会社 | 配線基板及びその製造方法 |
JP2005293851A (ja) * | 2004-03-10 | 2005-10-20 | Toyobo Co Ltd | 導電性ペースト |
JP2005267900A (ja) * | 2004-03-16 | 2005-09-29 | Sumitomo Osaka Cement Co Ltd | 導電性ペースト及びその製造方法 |
-
2006
- 2006-02-02 JP JP2006025826A patent/JP4819516B2/ja active Active
- 2006-03-29 TW TW095110878A patent/TW200731293A/zh not_active IP Right Cessation
- 2006-04-07 KR KR1020060032083A patent/KR101118361B1/ko active IP Right Grant
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8968608B2 (en) | 2008-01-17 | 2015-03-03 | Nichia Corporation | Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device |
US9812624B2 (en) | 2008-01-17 | 2017-11-07 | Nichia Corporation | Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device |
US10573795B2 (en) | 2008-01-17 | 2020-02-25 | Nichia Corporation | Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device |
US10950770B2 (en) | 2008-01-17 | 2021-03-16 | Nichia Corporation | Method for producing an electronic device |
US11652197B2 (en) | 2008-01-17 | 2023-05-16 | Nichia Corporation | Method for producing an electronic device |
TWI619124B (zh) * | 2012-09-27 | 2018-03-21 | 富士軟片股份有限公司 | 導電糊、印刷配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4819516B2 (ja) | 2011-11-24 |
TW200731293A (en) | 2007-08-16 |
JP2007207604A (ja) | 2007-08-16 |
KR101118361B1 (ko) | 2012-03-09 |
KR20070079548A (ko) | 2007-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI322995B (zh) | ||
JP5766336B1 (ja) | 銅ペーストの焼成方法 | |
EP1626614A1 (en) | Method for forming fine copper particle sintered product type of electric conductor having fine shape, method for forming fine copper wiring and thin copper film using said method | |
JP2011523492A5 (zh) | ||
CN103781742A (zh) | 氮化硅基板和氮化硅基板的制造方法 | |
TW201346959A (zh) | 電子零件 | |
TWI380746B (zh) | ||
JP6564024B2 (ja) | 銅電極を有する太陽電池を製造する方法 | |
JP2007294731A (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法 | |
TW200927701A (en) | Process for producing ceramic molded product | |
JP4024787B2 (ja) | フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板 | |
EP4310066A1 (en) | Composite substrate | |
JP4021787B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
JP2005285957A (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。 | |
JP2013118119A (ja) | 導電ペースト及びそれを用いた低温焼成セラミック多層基板 | |
JP4088428B2 (ja) | 積層型電子部品の製造方法 | |
JPH02122598A (ja) | セラミック多層配線基板とその製造方法 | |
JPH066038A (ja) | 低温焼成セラミックス多層基板の製造方法 | |
JP4088594B2 (ja) | 導電体ペースト、電子部品およびそれらの製造方法 | |
JP2004165274A (ja) | 低温焼成セラミック回路基板の製造方法 | |
JP4533129B2 (ja) | 配線基板の製造方法 | |
JP2009231702A (ja) | ペースト組成物 | |
JP2004260098A (ja) | 多層セラミック基板およびその製造方法 | |
JP2006135188A (ja) | セラミック電子部品の製造方法および製造装置 | |
JPH02306653A (ja) | 放熱性のすぐれた半導体装置用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |