TWI322456B - Backside unlayering of mosfet devices for eletrical and physical characterization - Google Patents

Description

1322456 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種用於如一完全封裝之晶粒或呈一晶圓 至晶圓斷片形態之MOSFET元件之後方修薄之設備及方法。 【先前技術】 包括超大規模積體電路（ULSI)、雙極性CMOS混合元件 (BICMOS)、微機電系統（MEMS)及其類似物之先進半導體 技術採用諸如（例如）石夕、絕緣物上石夕、應變石夕接面（strained silicon junction)、石夕鍺、鍺、神化鎵及其類似物之多種半 導體材料。此等先進半導體技術涉及與應變矽淺接面之複 雜性、内埋氧化SOI薄膜（具有更薄之内埋氧化薄膜以減少 電容）、結合晶圓基板及其類似物相結合之日益縮小之特徵 尺寸、更薄的閘極介電薄膜厚度及高k值介電常數閘極層。 為元件量測、元件晶片修復、元件設計驗證及元件電氣 及物理特性化，在保持元件功能及完整性兩者的同時所進 行之經由後端線（BEOL)移除分層結構而近接前端線（FEOL) 元件結構之困難要求經由一後方近接（意即，移除晶片晶粒 基板分層結構）該正被研究之元件。覆晶晶粒附著至模組基 板進一步使此後方方式成為必要，以便保持處於研究中之 模組之完整功能。 習知用於後方近接FEOL元件之技術包括矽基板之全面 修薄，繼而為了近接所要FEOL元件而藉由諸如反應性離子 钱刻或電漿餘刻之濕式#刻移除内埋氧化層。此濕式钱刻 方式可涉及（例如）移除BEOL分層結構，其係，藉由應用去 98534.doc 1322456 離子水與虱氟酸之混合物，繼而應用加熱至一高溫之氫氧 化鉋，以自元件之後方移除基板層來曝露一内埋氧化層以 - 近接FE0L元件。在—替代習知移除BEOL·分層結構方式 -中，使用聚焦離子束顯微法（FIB)自後方移除該元件之分層 結構以打開一在矽基板上之窗口及内埋氧化層以近接 FEOL元件。 然而’此等用於後方移除分層結構以近接FE〇l元件之濕 φ 式姓刻及FIB顯微法之習知方式受許多缺點困擾。 例如，在移除BEOL分層結構中之某些濕式蝕刻化學之不 可控制性常導致侵蝕内埋氧化層及非吾人所欲移除之下面 的層。濕式化學又涉及常殘留在元件上之離子物質。此等 濕式化學之殘餘物可引起正移除分層結構之元件中之茂漏 路控及/或短路。此外，濕式触刻化學物質（chemisties)常底 切處於研究中之元件之區域之周圍層，使得此等底切不利 地影響接面區域、變更應變矽接面以及改變正移除分層結 φ 構之元件之電氣及物理特性另外，濕式姓刻劑之不受控 制之性質可導致非均勻地移除内埋氧化層，留下其中内埋 氧化層未被完全移除之後部區域及被曝露或過度蝕刻之其 它區域。 用以藉由使用習知FIB顯微方式來近接FEOL元件之後方 移除分層結構亦具有一些限制及缺點。例如，諸如3〇 keV 至50 keV之彼等電壓之高加速光束電壓，可對處於研究中 之元件之局部區域充電由此發生對薄閘極氧化物或高让值 薄膜之損壞。而且，用於與液體鎵源相關聯之FIB中之高原 98534.doc 1322456 子序數之鎵離子可與正被處理之元件相互作用，使得在元 件中發生洩漏路徑及/或短路或改變臨限電壓元件特性。用 • 於FIB處理之諸如XeF2、Br2、Ch之氣體之蝕刻化學物質也 • 可導致㈣FIB處理之元件之不良的$漏路徑、短路及臨限 電壓特性之變化。 因而由於内埋氧化薄膜之厚度隨著先進技術而繼續降 • 低（例如彼等具有在11⑼埃至550埃（或更低）之間之範圍内 φ 的内埋氧化薄膜厚度之元件），因此高能加速FIB光束對 FEOL元件之接近對為了近接該]?]£〇1^元件而自内埋氧化物 之後方打開窗口之能力加以限制。此外，於FIB光束入射在 正被處理之元件之區域上之處的由高原子離子束所產生之 熱量可容易地變更、改變或修改電氣特性以及影響正被處 理之FEOL元件之應變石夕接面區域。 除上述與習知後方移除分層結構相關聯之問題外，當高 數量BEOL互連級，例如人個或人個以上之銅互連層存在於 鲁經党自上而下（topdown)處理之元件上時，與用以近接該 FEOL元件之習知自上而下移除分層結構技術相關聯之其 匕問題變得更為突出。而且使用以近接FEOL結構之用於電 路側移除分層結構之任何嘗試複雜化的為：諸如彼等具有 低模組物理特性之BE〇I^&k值（意即，k<2 5)層間介電薄膜 之組合’以及在化學機械拋光（CMP)處理期間被用作蝕刻中 止層之硬式光罩薄膜層之存在。 例如，圖1及圖2中展示藉由化學蝕刻移除及加熱之習知 後方移除分層結構處理之後之SOI MOSFET之結果。用以移 98534.doc 1322456 除s〇I區域之内埋氧化層之化學蝕刻移除分層結構導致各 向同性化學蝕刻侵蝕，該各向同性化學蝕刻侵蝕會引起 MOSFET活性植人區域123之底七刀、損似非平面姓刻移除 (全體展示為200)。各向同性化學蝕刻侵蝕亦延伸於活性矽 植入接面區域之外以損壞201該内埋氧化層126。圖2自—後 方視圖說明作為該習知化學蝕刻移除非分層結構之結果的 圖1之MOSFET之底切及損壞的植入區域的整個區域。此 春外，習知後方移除分層結構處理亦通常侵蝕淺渠溝式絕緣 物與活性矽植入的區域之間之襯墊區域。習知化學各向同 性蝕刻方法導致對延伸下至活性矽植入區域之互連通道周 圍之圓周區域之選擇性蝕刻。此反過來導致植入區域之底 切200及損壞2(H ’使得圖1及圖2之s〇i MOSFET對於任何隨 後藉由次微米原子力顯微法接觸量測、非接觸性電容量測 或藉由次微米鎢絲接觸式探測之電氣特性化不起作用。 此外’用於後方修薄之利用雷射輔助化學蝕刻之替代方 φ 法限於矽薄膜或多晶矽薄膜之移除分層結構，且其通常對 二氧化石夕、内埋氧化層、淺渠溝式絕緣物薄膜（通常為氧化 物或四正矽酸酯薄膜）以及包括鍺、砷化鎵及矽鍺材料之基 板材料之移除分層結構係無效的。 其它用於近接FE0L元件之已知技術包括彼等涉及諸如 (但不限於）發射顯微法、紅外波長成像、光感應電壓變更 • (LIVA)、熱感應電壓變更（nvA)、光束感應阻抗改變 • (OBIRCH)及光束感應電流（0BIC)之半導體後方分析之非 接觸性方法《此等無接觸分析方法係依重摻雜之基板材料 98534.doc 1322456 之後方修薄來允許後方成像。然而，該後方成像不要求至 活性矽（意即，淺接面植入區域）之完整的後方移除分層結構 或鎢互連通道之曝露，且因而，無法達成其電氣特性化。 因此，由於元件幾何形狀之尺寸繼續縮小，因此，需要 用於後方移除分層結構之進一步改良以便為FEOL元件之 電氣特性化近接較小之FEOL元件，同時保持元件完整性、 可靠性及功能。 【發明内容】 由於牢記先前技術之問題及不足，因此本發明之一目標 在於提供一種用於在一特定位點MOSFET元件之電氣探測 及/或特性化之前進行晶粒或晶圓後方移除分層結構之方 法及設備，其避免閘極薄膜之損壞或破裂’特定言之’其 避免厚度小於約2 nm之閘極薄膜及/或高介電常數（意即，大 於約10)之閘極薄膜之損壞或破裂。 本發明之另一目標在於提供一種以下薄膜以及基板層之 # 晶粒/晶圓後方移除分層結構之方法及設備，該等薄膜包括 (但不限於）：二氧化<5夕層 、内埋氧化層、淺渠溝式絕緣物薄

標及優勢在於提供消除由與習知FIB顯 微處理之高加速之光束電位（>1

KeV至3 00 KeV)相關聯之

種補償自晶粒或晶圓之後 98534.doc 1322456 方觀察或移除分層結構之非灼勺、 傅心非叼勺、不規則的FEOL·特徵及/ 或層之平面移除分層結構法。 本發明之另-目標及優勢在於提供避免任何與灯電聚源 或彼等與聚焦離子束系統相關聯之電荷感應損壞之設備與 方法。 自本說明書將部分地明瞭且將部分地顯而易見本發明之 其它目標及優勢。

本發明達成了熟習此項技術者將㈣解之上述及其它目 標及優勢，在-第一態樣中，本發明係針對一種藉由在一 處理腔室内提供一具有一後方表面之半導體來處理一半導 體元件之-後方之方法。於該半導體之該後方表面中形成 -窗〇,且接著在該處理腔室内產生—準直離子電浆。聚 焦此準直離子電聚以便藉由使該準直離子電漿穿過在該處 理腔室内之一遮罩中之一開口來僅在該窗口内接觸該半導 體。接著使經聚焦之準4離子電漿僅在該窗口内接觸該半 導體以均勻地移除半導體層，使得曝露位於一對應於後方 窗口之半導體上之位置處之半導體特徵。 在另一態樣中，本發明至少係針對一種藉由提供一具有 一旋轉的、傾斜的平臺之處理腔室來處理一半導體元件之 一後方之方法。在該腔室内提供一半導體，該半導體在其 一後方處具有一位於一絕緣物層上方之基板層。於此半導 體之該絕緣物層中包括複數個半導體特徵。將該半導體安 置於腔室令之旋㈣、傾斜的平臺上，且接著形成一延神 入在半導體之後方處之基板層中的窗口。於腔室中產生一 9S534.doc -11 - 1322456 準直離子電漿且接著該準直離子電I穿過在該處理腔室 内之一遮罩中之一開口以用於聚焦該準直離子電漿，使得 其僅在後方口内接觸該半導體。在同時旋轉並傾斜在臺 上之半導體時’經聚焦之準直離子電聚在該窗口中接觸該 半導體。此使能夠W移除在該窗口内之任何剩餘基板層 以及絕緣物層以曝露複數個半導體特徵中之選定之多者以 用於隨後處理步驟。

在另-態樣中’本發明至少係針對—種用於處理一半導 體元件之後方之系統。該系統包括一處理腔室，其中具 有-半導體。此半導體具有複數個層及一位於該半導體之 後方之窗口。在該處理腔室内具有—離子源以及至少第一 準直儀及第二準直儀。在該處理腔室内，準直儀係位於該 離子源與該半導m —具有―開口之料係在該腔室 中且在該等準直儀與該半導體之間，使得該系統產生一準 直離子n該準直離子電隸由該_聚“便僅在該 後方窗口内接觸該半導體。此有利地使得能夠經由該窗口 均勻地移除經曝露之複數個半導體層中之選定之多者，使 得曝露該半導體之FE0L半導體特徵以用於探測。 【實施方式】 在描述本發明之較佳實施例時，本文將參看圓式中之圓 3A-6’於該等圖示中相同的數字係指本發明之相同特徵。 無需在圖式中按比例展示本發明之特徵。 本發明係針對-種用於使如完全封裝之晶粒或呈晶圓斷 片形態之半導體元件之後方修薄之設備及方法。在本發明 98534.doc 1322456 中，用於根據本發明進行處理之結構之後方可為一半導體 元件、晶圓、晶圓斷片、晶粒、封裝晶粒及其類似物之後 方。 較佳地，本發明之設備及方法係用於在保持MOSFET元 件電氣功能的同時，以一封裝晶粒、或自一晶圓斷片將一 特定位點之MOSFET元件後方修薄或移除分層結構。此等 MOSFET元件可包括（但不限於）次-130奈米節點CMOS BICMOS、SiGe、砷化鎵技術。在此等技術中所涉及之基板 材料可包括：塊狀矽、絕緣物上矽（SOI)、應變矽（SE)、多 晶矽、二氧化矽、矽鍺、鍺、砷化鎵、内埋氧化層、淺渠 溝式絕緣物薄膜及其類似物。 另外，本發明可用於非平面的、包含相異材料、或甚至 兩者之FEOL結構薄膜之後方移除分層結構，以使得為隨後 MOSFET元件之電氣特性化之一特定位點之MOSFET元件 的選擇性後方去分層（delayer)成為可能。此等相異、非平 面薄膜可包括（但不限於）：鎢、氮化鈦、氮化矽、重摻雜之 矽、内埋氧化薄膜；淺渠溝式絕緣物薄膜；高密度電漿沉 積之氧化物、高密度沉積之氮化物、化學氣相沈積之四正 矽酸酯薄膜及其組合。 一特定位點MOSFET元件之本後方移除分層結構之一關 鍵特徵在於其保持此特定位點MOSFET元件之電氣完整 性，以使隨後之電氣特性化及物理分析成為可能。例如， 本發明有利地允許對組成MOSFET元件之經曝露之FEOL結 構進行隨後諸如（例如）藉由接觸原子力顯微法（AFM)及掃 98534.doc •13- 1322456 描探針顯微鏡（SPM)及非接觸性探測（AFM及SPM)之次微 米接觸性探測。採用本後方移除分層結構方式之設備及方 法量測MOSFET元件中之電異常會有利地允許進一步改進 處理模擬模型及最優化MOSFET元件設計以及改良可靠性 及處理良率。 為容易理解本發明起見，可參看圖3 A-6 ’然而，應瞭解， 前述發明可用於如上論述之多種不同的半導體技術。 參看圖3A-B，展示一MOSFET元件1〇，其具有一用於移 除分層結構（意即，層移除）至虛線16内所示之一特定位點 MOSFET元件之後方12，且展示該特定位點MOSFET元件之 分解圖。此用於移除分層結構之後方12可為一晶片、晶粒、 晶圓斷片（意即，經切割的晶圓）及其類似物之後方。如自圖 3B中之半導體元件之後方觀察之更詳細的說明，虛線16内 之特定位點MOSFET元件可至少包括一諸如矽之基板層 28、及一諸如内埋氧化層26之絕緣物層26 ’絕緣物層26具 有許多前端線（FEOL)半導體特徵，包括（但不限於）例如： 一互連插塞或通道20、活性區23及淺植入渠溝式絕緣物接 面24»該等淺植入接面24較佳地被植入一小於約80 nm之深 度或厚度，而閘極薄膜之厚度較佳小於約2 nm，且可其為 包括閘極氧化物、閘極氮化物、高介電常數材料及其類似 物之材料。 圖3B進一步自元件之一後方觀察說明MOSFET元件之前 端線（FEOL)薄膜之非平面性質，就其而言，本發明尤其適 用於MOSFET元件之非平面fe〇l薄膜之後方移除分層結 98534.doc 14 構。FEOL薄膜之非平面性質包括，例如·延伸於活性區域 。平面之外之淺植人渠溝式絕緣物接面24以及延伸於活 區域23之平面之外之互連通道20。應瞭解，MOSFET元件 之其匕非平面FEQL特徵可包括（但不限於）· 一存在於渠溝 气邑緣物接面24之間且延伸於活性區域23之外之襯墊材料 (未圖示）圍繞延伸於活性區域23之外之通道別之圓周概 墊（亦未圖示）及其類似物。 如上柳述’習知用於後方移除分層結構之方式在經受後 方移除刀層結構之元件之此等非平面特徵/薄膜之移除分 層結構時遇到困難。製成F職特徵/薄膜之不同材料亦為採 用習知方式進行均勻的後方移除分層結構提出顯著挑戰。 另外，後方移除分層結構之習知方法通常涉及一高頻（意 即，13.56職卿電漿能量，其可由於電漿充電效應而使 薄閘極介電薄膜破裂。本發明藉由提供一種用於均勻後方 移除一正被處理之特定位點M〇SFET元件之平面的及非平 面的特徵/薄膜以及不同材料之薄膜/特徵之分層結構，同時 保持MOSFET元件電氣功能之方法與設備，克服此等與用於 後方移除分層結構之習知方式相關聯之問題。 參照圖4A-B，根據本發明，M〇SFET元件1〇被安置於— 用於後方處理之諸如一離子研磨腔室、雷射輔助化學蝕刻 (LCE)腔室、一電腦數字控制（CNC)研磨腔室及其類似物之 處理腔室100内。較佳地，處理腔室1〇〇係一離子研磨腔室。 MOSFET 10之後方12可選為全面修薄。此可藉由在進=處 理腔室100之前全面修薄MOSFET 1〇之後方丨2來達成 。 双I或 9S534.doc 】5 1322456 者，在處理腔室100内全面修薄MOSFET 10之後方12來達 成。 一旦在處理腔室100内，則在MOSFET元件之後方上、較 佳地在MOSFET元件10之經修薄之後方上形成一開口或窗 口 30 »其中，MOSEFT已被修薄，MOSEFT之修薄與經修薄 之MOSEFT内之窗口 30之形成均可藉由連續處理步驟在處 理腔室100内達成。在較佳實施例中，MOSFET係藉由在離 子研磨腔室100内經由研磨來修薄，且接著窗口 30隨後於相 同研磨腔室内形成在經修薄之MOSFET後方上。 窗口較佳藉由在MOSFET 10之後方12處以雷射輔助化學 蝕刻或電腦數字控制研磨對局部位點進行研磨而形成於如 圖3 A-B中所示之MOSFET元件10之基板層28上。可在 MOSFET之後方處將窗口 30研磨至一延伸入基板層28約 30%至約80%之深度、較佳研磨至一延伸入基板層28約30% 至約50%之深度。意即，窗口 30未橫穿基板層28,且由此 其未接觸下面的内埋氧化層26及/或閘極薄膜。於虛線16内 之特定位點MOSFET元件之上、於基板層28中研磨此窗口 30 以用於隨後之MOSFET元件之電氣及物理特性化。在較佳實 施例中，窗口形成於MOSFET 10之後方處之經修薄之基板 層28中之達一距内埋氧化層26之一上表面約50 μηι至約300 μιη之範圍内之深度處、較佳約50 μιη至約1〇〇 μιη之範圍内 之深度處。在進一步處理之前，可選移除任何殘留矽。例 如，高溫氫氧化铯可用於選擇性地移除任何單晶石夕。 本發明之一主要特徵在於此進一步處理僅發生在 98534.doc •16- 1322456 mosfet後方處之窗口 30内，使得本發明有利地慮及保持正 被處理之半導體元件之完整性、強度及可靠性。此外，在 窗口 30内之此後方移除分層結構處理避免任何與上述習知 後方移除分層結構法（移除整個基板層28(而非僅在窗口 30 内）以曝露下面的内埋氧化層26)相關聯之感應應力（induced stress)風險。

根據本發明，一旦窗口 30形成於m〇sfet 1〇之後方，則 針對曝露MOSFET】〇之FE0L特徵及/或薄膜之本後方移除 分層結構、且詳言之為非平面FE〇]U^膜之移除分層結構， 藉由僅在MOSFET之後方12處之窗口 30内執行準直離子束 研磨來進行。 在此種情況下，如圖4A及圖4B中所示，MOSFET元件1〇 在根據本發明之處理期間駐於處理腔室内之一溫度受 控的、旋轉的、傾斜的平臺90上。台9〇可為一在本發明之 均勻後方移除分層結構處理期間溫度控制在約_3〇t>c至約 15〇°C之範圍内、較佳在約_5。〇至8〇。〇範圍内之溫度。在本 處理期間，台90之溫度可根據加速本發明之化學輔助離子 研磨速率或者減慢本發明之化學輔助離子研磨速率之需要 而在此等範圍内變化。 一離子源40亦駐於腔室100内之待處理之m〇sfet元件 之一表面區域上之一位置上。此離子源可為一產生諸如（但 不限於）氬、氦、氖、氙及其類似物之惰性離子束44之源。 至少兩準直儀、且較佳三準直儀51、52、53亦駐於處理腔 室_内。準直儀51、52、53各包括—柵格，每—柵格均且 98534.doc -17· 1322456 有複數個開π ’使得準直儀51、52、53上之開口相互對準 以料所產生之離子束穿過用於聚焦離子束之該等準直儀 中每纟4直儀可包含钥或燒結碳材料。亦在處理腔 室1〇〇内的為-具有一開口 62之位於m〇sfet元件1〇上方或 距MOSFET元件10一段距離處之遮罩6〇，使得經準直之離子 束44’自該遮罩6〇穿過且被聚焦以僅在窗口 ％内接觸 MOSFET元件。 在本後方移除分層結構法中，離子源4〇產生諸如彼等具 有約100 eV(或更低）至約650 eV之能量之入射光束之低能 I惰性離子束。採用一 RF.脈衝開關電源以產生此等低能量 惰性離子束，且因而，可實質上避免任何與習知處理技術 相關聯之電漿充電問題。例如，諸如彼等具有約3 0 至 5 0 KeV之此董之習知咼能量離子移除分層結構處理通常在 正被處理之元件中感應歸因於與高能量離子束相關聯之感 應耦合電漿源之電漿電荷累積，此係本發明所避免之。 一旦產生此等惰性離子束44 ’則在腔室1〇〇内之一磁鐵7〇 以一定距離駐於大體接近離子源處，以將激發的電漿（意 即’惰性離子束44)包含於一如圖4A-B中所示之有限區内。 磁鐵可具有在約0.8 V至約2伏特範圍内之電壓。惰性離子束 44接著被拉向具有相互對準之柵格之準直儀。準直儀可為 諸如絲狀陰極設計（filament cathode design)或非絲狀陰極 設計（non-Hlament cathode design)之陰極設計，或者，其可 為RF產生電漿設計。 在此種情況下’準直儀51、52、53分別具有約1〇〇 eV至 98534.doc •18· 約650 eV之範圍内之不同的電壓va、vb、Vc。特定言之， 惰性離子束44被產生並被拉向且連續穿過準直儀51、52、 53。其中系統包括三個準直儀，離子被拉向處於一第一電 壓（Va)之第一準直儀51。惰性離子束44中之選定多者穿過 第一準直儀51之柵格開口，且被拉向處於一比第一準直儀 51之電壓（Va)及第三準直儀53之電壓（Vc)更高之電壓（Vb) 之第二準直儀52。經準直之離子接著穿過第二準直儀52之 鲁柵格開口朝向處於接地（Vc)或零電壓之第三準直儀53。因 此’其中使用了三個準直儀51、52、53，此第二準直儀係 加速柵格（accelerator grid)。然而，其中系統僅包括兩個準 直儀51、52，電壓Va、Vb將為：Va為加速器而Vb為接地。 經準直之離子44’以一加速速率穿過最後準直儀之對準 的柵格開口 ’且接著穿過在遮罩60上之開口62。由於具有 開口 62之此遮罩60聚焦經準直之離子束44,，使得針對根據 本發明之進一步後方移除分層結構而使離子束44ι僅在窗口 # 30内接觸M0SFET，因此其對本發明係必不可少的。 或者，如圖4B中所示，低能量惰性離子束44在穿過準直 儀51、52、S3之前可與來自諸如氣體噴嘴（gas n〇zzU)或傳 遞針（delivery needle)之氣體源80之氣體85相混合。此氣體 源較佳地延伸至離子束44之路徑中以為化學辅助離子束姓 刻（CAIBE)提供電腦控制之大量流量控制之氣體流。經準直 之離子束44,與氣體85之所得組合44"有利地除使能夠進行 窗口 30内之MOSFET之該等不同半導體材料之非平面性後 方移除分層結構處理以外，亦使不同的材料之非平面性之 98534.doc •19· 1322456 後方移除分層結構處理成為可能。氣體流較佳地為諸如 CF4、SF6、CHF3或CF4體之氯化或氟化氣體，且以小於約 • 2GG SCCM之流動速率被引進至處理腔室中，以用化學方法 輔助自該το件之後方12離子研磨移除相異材料。意即，此 等氣體化學物質與惰性離子束相結合以如下文將進—步論 述之在一旋轉的、傾斜的樣品上選擇性地移除内埋氧化^ . 料層。 φ 因此，在本發明中，經準直之離子束44,與經準直之離子 束與氣體之組合44”兩者係藉由使用包含具有平行的、對準 之傳導性柵格（較佳地，量測直徑超過約8cm)之準直儀Η、 52、53之陰極源或RF能量源而產生。所得經準直之離子 44'、44"具有低能量（例如，在自約1〇〇 eV至約65〇 π之範 圍内）且其射束直徑大於約8cm，且具有諸如3〇〇 pA/em2之 可變高斯分佈高電流密度。 如圖4A中所示之經準直之離子束44，，或者如圖4B中所示 • 之經準直之離子束44"與氣體85之混合物，接著穿過遮罩6〇 之一開口 62以便僅在窗口 30内聚焦具有或不具有氣體以之 經準直之離子束。意即，諸如彼等在K100eV(或更低）至約 650 eV之範圍内之低能量惰性經準直之離子束經過遮罩開 口 62局部地以MOSFET元件後方為目標，以便僅接觸窗口 3〇 内之基板層28以對其中包括任何非平面特徵之基板層進行 移除分層結構。在此種情況下，遮罩6〇防止鄰近窗口 3〇之 MOSFET之曝露的表面區域曝露於本低能量惰性入射束且 防止其與本低能量惰性入射束接觸。 98534.doc •20- 除用以將低能4惰性經準直之離子束及氣體僅聚焦在窗 口 30内之遮罩6G之外，M⑽Ετ 1()所附著至之溫度受控 的、旋轉的、傾斜的平臺9G亦進—步增強在窗σ3()内之基 板層之完全平面離子束/CAIBE組合移除。此傾斜的、旋^ 的平臺90慮及MOSFET之完全旋轉及足夠傾斜，使得離子束 及氣體可直接地且完全地僅在窗口3()内接觸包括任何非平 面特徵之所有被曝露之表面區域，以用於其移除分層結 構。該溫度受控#、旋II的]頃斜的平臺顯著土也降低正被 處理之元件之任何局部加熱，使得其進一步避免對元件特 性產生任何與70件之局部加熱相關聯之諸如彼等包括對應 變矽接面特性或互連之不良改變之影響之不良影響。 具有或不具有氣體85之經準直之離子束，以一約〇度至約 90度之範圍内之入射角、較佳以8度至約24度之範圍内之 角在® 口 30内接觸MOSFET之表面。由於該平臺旋轉並傾 斜，因此在根據本發明之處理期間具有或不具有氣體以之 經準直之離子束接觸MOSFET之入射角可變化。 經準直之離子束44’、44”之入射角係視待形成於經修薄之 元件10之後方中之窗口之深度而定。在本發明之此態樣 中，離子束之相對於窗口 3〇中之正被處理2M〇SFET表面之 入射角越大，窗口 30越深地形成於基板層28中。同樣地， 入射角越小，窗口 30越淺地形成於基板層28中。此外，本 後方移除分層結構法可藉由包括使用一用於光端點偵測之 光纖晶體紅寶石電腦控制之分光光度計來控制窗口 3〇内之 移除分層結構而得以進一步增強。 98534.doc 1322456 視情況’窗口 30内之材料之移除可藉由進一步在一腔室 100中包括具有第二開口 68之第二遮罩66而得以增強，該開 口 68將經過遮罩60之開口 62發出之較大經準直之離子束聚 焦為一用於接觸MOSFET之較小直徑之經準直之離子束。例 如’遮罩66可具有開口 68，該開口 68具有直徑約f mm至約 100 mm之栅格，以在光束接觸窗口 30内之m〇sfet 10之前 聚焦經由開口 62發出之較大的8 cm之經準直之離子束。

如圖5及圓6中所示，與圖2之先前技術說明之受損區域相 元件1 〇已移除分層結構以提供下至其活性區2 3而不損 壞諸如薄閘極薄膜之元件結構之MOSFET 10之等形準直之 離子研磨表面7〇。移除了所要的各向異性或各向同性基板 材料’使得與圖2相比，避免了元件上之殘留離子物質。一 -破曝露’則FE〇L通道可進—步經受隨後之後方處理，該 等後方處理包括對自元件之後方曝露之MOSFET特徵進行 AFM接觸性探測、顧非接觸性電容探測、次㈣鶴絲探 測、線性臨限電壓量測及飽和電壓量測以促進隨後之電氣

t &據本發明，本低能量惰性離子研磨選擇性地移 件1〇之内埋氧化材料層(元件_時由溫度受控之平 _ ^冷卻且在平臺9G上旋轉並傾斜），以最終獲得M〇SFET 構之平方移除分層結構之平面性。此後方移除分層結 之氣可藉由或不藉由使用與低能量惰性離子相結合 由使用Μ"之化學輔助離子束蝕刻來獲得。本發明藉 使用具有咼電流密度低 此置離子束之後方移除分層結 98534.doc •22- 1322456 構避免任何對應變石夕接面、薄閘極氧化物或高k值介電閘極 薄膜=與加熱元件10之習知移除分層結構方式相關聯之不 良損壞影響，以及避免了任何與習知金屬離子源高加速光 束系統相關聯之金屬離子植入、表面非晶化損壞及録表面 污染問題。 本發明有利地避免了任何與f知移除分層結構法相關聯 之各向異性特性，其係藉由提供可選與CAIBE蝕刻相結合 φ 之低能量惰性離子束研磨以選擇性地移除基板層來曝露 FEOL特徵及/或薄膜以用於進一步處理。本（：八汨^經準直 之低能量惰性離子研磨成功地將基板層移除下至該活性矽 植入接面級而不損壞該薄閘極薄膜，意即，彼等厚度小於2 nm之薄膜。本CAIBE/經準直之低能量惰性離子研磨亦曝露 諸如延伸於活性矽植入接面區域以外之鎢通道之fe〇l特 徵。在此種情況下，與彼等習知處理技術相比，本發明之 一關鍵特徵在於：本發明之入射離子束處理不影響元件活 • 性區域之應變矽接面區域，此影響係諸如入射鎵離子束所 產生之熱或諸如Bi*2、XeF2、Ch氣體之濕式蝕刻化學物質之 難以控制之各向同性蝕刻侵蝕效應，如圖丨及圖2之先前技 術說明中所示之，其損壞應變矽接面區域。 另外，適於MOSFET元件之後方移除分層結構之本方法 及設備成功地克服了與習知後方移除分層結構技術相關聯 之保持完整晶圓功能之問題，以及藉由用於現代技術之後 方修薄滿足了特定位點之MOSFET元件近接之需要。本發明 克服與有關於FIB顯微法之習知後方修薄方式相關聯之問 98534.doc -23- 1322456 題’該等問題包括(但不限於):與高加速電壓帶電粒子束相 關聯之問題、由局加速光束產生之高電荷累積及/或對 • MQSFET薄閘極介電薄膜之損壞、rf電漿/反應性離子钱刻 冑發之充電或薄閘極介電薄膜之破裂，以及避免諸如鎵、 銦及鋁離子之鬲能量離子植入於基板或接面fe〇l結構中 ' 之影響。 思即，本發明消除任何由與習知FIB顯微法處理之高加速 φ 光束電位Kev至300 KeV)相關聯之表面非晶化損壞所 誘發之影響，以及避免任何與RF電聚源相關聯之電荷感應 (charge-mduced)損壞或彼等與諸如彼等使用鎵、銦或鋁離 子之FIB系統相關聯之損壞。其避免曝露的表面區域之任何 巧染、底切、電荷累積、離子植入及/或對m〇seft元件表 面結構之非晶化損壞，所有該等損壞通常皆與使用諸如彼 等具有約30 KeV及更高之能量的具有高加速電壓之帶正電 荷之經聚焦之離子束的習知移除分層結構法（例如圖丨及圖 φ 2中所示之其結果）相關聯。 另外，本發明之一關鍵特徵在於其自元件之一後方定址 及有效地去分層（delayer)正經受根據本發明之移除分層結 構之MOSFET元件中所遇到之任何非平面特徵。本發明甚至 去分層（delayer)位於該MOSFET上之非平面薄膜材料之任 何組合之相異、非平面特徵或薄膜，該等非平面薄膜材料 包括（但不限於）：鎢、氮化鈦、氮化矽、重摻雜之矽、内埋 •氧化薄膜；淺渠溝式絕緣物薄膜；高密度電漿沉積之氧化 物、高密度電漿沉積之氮化物、經化學氣相沈積之四正矽 98534.doc • 24 · 酸醋薄膜及其組合。意即，本發明之該等方法與設備可用 於FEOL薄膜之相異材料及非平面性，以便允許自晶粒/晶圓 之後方為電氣特性化來直接近接FE〇L MOSFET元件之次 微米接觸性探測、接觸性AFM探測、SPM探測。 本發明之一主要特徵在於進一步處理係發生在MOSFET 元件之後方處之基板層中之窗口 3 〇内，使得本發明有利地 慮及了保持正被處理之半導體元件之完整性、強度及可靠 性。此外’此僅在窗口 30内之後方移除分層結構處理會避 免與如上論述之移除整個基板層28(不僅在窗口 3〇内）來曝 露下面的内埋氧化層26之習知後方移除分層結構法相關聯 之任何感應應力風險。 雖然已結合一特定的較佳實施例特定地描述了本發明， 但疋顯然鑒於前述描述，熟習此項技術者將易瞭解許多替 代、修改及變更。因此’預期附加之申請專利範圍將包含 任何在本發明之真實範疇及精神内之該等替代、修改及變 更。 【圖式簡單說明】 圖1係一經由習知化學蝕刻移除分層結構方法處理之SOI MOSFET之先前技術截面說明，該方法係藉由移除s〇I區域 之内埋氧化層’藉此使化學餘刻劑延伸過活性石夕植入接面 區域且選擇性地蝕刻互連通道周圍區域，從而導致一結構 上及電氣上受損之MOSFET元件。 圖2係一圖1之經移除分層結構處理之s〇I M〇SFET之先 則技術後方視圖’其展示受底切及損壞之各種M〇sfet元件 98534.doc -25- 1322456 之植入區域之整個區域，底切及損壞使得處於研究中之 MOSFET元件對任何隨後電氣特性化不起作用。 圖3A係一具有一用於根據本發明處理之特定位點 (site-specific)MOSFET元件之分解截面視圖之半導體元件 〆 之一後方移除分層結構區域之斜視圖，其中一窗口形成於 該特定位點MOSFET元件之上之後方。 圖3B係一圖3A之經分解之特定位點MOSFET元件之截面 視圖，其展示本發明之''窗口 "或開口係直接形成於特定位 點MOSFET元件之上且在内埋氧化層之上。 圖4 A係一本發明之移除分層結構步驟之斜視圖，其中一 低能量惰性準直離子束係以圖3A-B之窗口内之MOSFET元 件後方為目標。 圖4B係一本發明之移除分層結構步驟之截面視圖，其中 與用於化學輔助離子束蝕刻之氣體相結合之低能量惰性準 直離子束係以圖3A-B之窗口内之MOSFET元件後方為目 標。 圖5係一後方截面視圖，其展示在根據本發明完成具有非 平面特徵之後方移除分層結構後，在不損壞諸如薄閘極薄 膜以及MOSFET元件之後方移除分層結構之元件結構之狀 況下，已移除元件分層結構下至其活性區域以曝露FEOL通 道之圖4A-B之MOSFET元件以用於隨後之電氣特性化。 圖6係一經後方移除分層結構之示意圖式，其展示圖5之 MOSFET元件之非平面表面之本等形之後方移除分層結構 之結果，且描繪在保持根據本發明之元件功能之同時不存 98534.doc -26- 1322456 在活性矽（植入區域）區之任何底切。 【主要元件符號說明】 10 MOSFET 元件 12 後方 16 虛線 20 互連插塞或通道 23 活性區域 24 淺植入渠溝式絕緣物接面

26 内埋氧化層 28 基板層 30 窗口 40 離子源 44 惰性離子束 44' 經準直之離子束 44" 經準直之離子束與氣體之組合

51 第一準直儀 52 第二準直儀 53 第三準直儀 60 遮罩 62 開口 66 第二遮罩 68 第二開口 70 磁鐵 70 離子研磨表面 98534.doc •27- 1322456 80 氣體源 85 氣體 90 平臺 100 處理腔室 120 互連插塞或通道 123 MOSFET活性植入區域 124 淺植入渠溝式絕緣物接面 126 内埋氧化層 128 基板層 200 底切、損壞及非平面蝕刻移除 201 損壞

98534.doc -28 ·

Claims (1)

1322456 第094100062號專利申請案 __ 、 中文申請專利範圍替換本(98年10月）^年/0月>日修正本 十、申請專利範圍： 1· 一種處理一半導體元件之一後方之方法，其包含： 在處理腔室内提供一半導體，該半導體於該半導體 之一後方表面具有一基板層； 在該半導體之該後方表面中形成一窗口於該基板層 • 中’使得該窗口存在於該基板層内； ' 在該處理腔室内產生一準直離子電漿； 藉由使該準直離子電漿穿過一在該處理腔室内之一遮 罩中之開口纟聚焦料直離子電#以便僅在言玄窗口内接 觸該半導體；及 以該經聚焦之準直離子電漿在該窗口中接觸該半導體 以便均勻地移除該半導體之—部分，以曝露位於一對應 於該後方® 口之該半導體上之位置處之半導體特徵。 2. 如凊求項1之方法，其中該處理腔室係選自由下列各物組 成之群：—離子研磨腔室、雷射輔助之化學㈣腔室及 一電腦數字控制研磨腔室。 3. ^請求項！之方法，進一步包括在形成該窗口前薄化該半 導體之該後方之步驟。 4.如請求項1之方法 材料之特徵。 其中該等半導體特徵包含複數個不同 J· …K万法’其中該等不同材料係選擇自鶴、氮化 :：化矽、摻雜矽、埋藏之氧化薄膜、淺溝 c:、度電聚:尤積氧化物、高密度電榮沈積氮化物、 四正石夕酸鹽_膜及其組合所組成之群組。 98534-981030.doc 1322456 6_如請求項丨之方法，其中該準直離子電漿具有之一能量， 其範圍自大約l〇〇eV至大約650eV。 7. 如凊求項丨之方法，其中在該處理腔室内產生該準直離子 電漿之步驟包含： 在該處理腔室内提供一離子來源； 在該處理腔室内提供一第一準直器及一第二準直器； 自該離子來源產生一離子電漿； 將該離子電漿通過該第一及該第二準直器以產生該準 直離子電漿。 8. 如請求項7之方法，其中該離子來源係選擇自氬、氦、氖 及氙所組成之群組。 9. 士吻长項7之方法，進一步包括在該處理腔室内提供一第 二準直器以產生該準直離子電漿。 10·如凊求項7之方法，進一步包括在將該離子電漿通過該第 及4第二準直器前，一磁鐵以控制該離子電漿。 11. 如請求項1之方法，進一步包括一氣體混合該準直離子電 漿以化學協助離子僅蝕刻在該窗口内之該半導體。 12. 如請求項丨之方法，其中該準直離子電漿僅於一入射角接 觸該窗口内之該半導體，該入射角範圍自〇度至大約9〇 度。 13. 如請求項丨之方法，其中該窗口經研磨至該基本層中至一 深度，其延展自大約30%至大約8〇%至該基板層中。 14. 如明求項13之方法，其中在形成該窗口前該基板層經薄 化，使得該窗口經研磨至已薄化之該基板層中。 98534-981030.doc -2- 1322456 15.—種處理一半導體元件之一後方之方法其包含： 提供一具有一旋轉的、傾斜的平臺之處理腔室； 提供-在其-後方具有一在—絕緣物層上方之基板層 之半導體，其中該絕緣物層具有複數個半導體特徵； 將該半導體安置於在該處理腔室内之該旋轉的、傾斜 的平臺上； 在該處理腔至内形成一延伸入在該半導體之該後方處 之該基板層中之窗口； 在該處理腔室内產生一準直離子電漿； 在該處理腔室中，於与·進古a# θ 这旱直離子電漿與該半導體之間 提供一具有一開口之遮罩； 藉由使該準直離子電漿穿過該遮罩中之該開口來聚焦 該準直離子f漿，讀僅在該窗Μ接觸料導體；及 U焦之準直離子電漿在該窗口中接觸該半導 體’同時旋轉並傾斜在該平臺上之該半導體以便均勾地 移除在該窗口内之剩餘基板層及該絕緣物層，且曝露該 =複數個半導體特徵中之敎之多者以用於-隨後處理 步驟。 16·:請求項15之方法，其進-步包括在形成該窗口之前修 溽該半導體之該後方之步驟。 二：：項15之方法，其中該等複數個半導體特徵包含不 同材料之複數個特徵。 月^項17之方法，其中該等不同材料係選自由下列各 、、且成之群：鎢、氮化鈦、氮化石夕、經摻雜切、内埋 98534-981030.doc 1322456 氧化物薄膜、淺渠溝式絕緣物薄膜、高歸電漿沉積之 氧化物、高密度電漿沉積之氮化物、CVD四正矽酸酯薄 膜及其組合。 ' 19. 20. 21. 22. 23. 24. 25. 26. 如請求項15之方法，其中該等複數個半導體特徵令之選 定之多者係非平面的。 如請求項15之方法’其中該窗口延伸入該基板層中之一 在。玄基板層之原始厚度之約3 0%至約8〇%之範圍内的 深度。 如請求項15之方法，其中使該旋轉的、傾斜的平臺控制 在約-3(TC至約15(TC之範圍内的一溫度内。 如請求項15之方法’其中該準直離子電漿具有一在約ι〇〇 eV至約650 eV之範圍内之能量。 如請求項15之方法，其中該隨後處理步驟包含該等半導 體特徵之電氣特性化或物理分析。 如請求項丨5之方法’其中在該處理腔室内產生該準直離 子電漿之該步驟包含： 在該處理腔室内提供一離子源； 在該處理腔室内提供一第一準直儀及一第二準直儀； 自該離子源產生一離子電漿；及 使該離子電聚穿過該第一準直儀及該第二準直儀以產 生該準直離子電漿。 如。月求項24之方法，其中該離子源係選自由下列各物組 成之群：氬、氦、氖及氙。 如π求項24之方法，其進一步包括在該處理腔室内提供 98534-981030.doc 一第三準直儀以產生該準直離子電漿。 27. 如請求項24之方法，其進一步包括一磁鐵，以用於在該 離子電漿穿過該第-準直儀及該第：準直儀之前控制該 離子電漿。 28. 如請求項15之方法，其進一步包括一與該準直離子電襞 相混合之氣體，以用於僅在該窗口内化學輔助離子蝕刻 該半導體。 29. 如請求項15之方法’其中該準直離子電漿僅在該窗口内 以一在約〇度至約90度之範圍内之入射角接觸該半導體。 30. —種用於處理一半導體元件之一後方之系統，其包含： 一處理腔室； 一在該處理腔室内之半導體，該半導體具有複數個層 及於該半導體之一後方表面之一基板層； 一窗口，其於該半導體之該後方表面存在於該基板層 内； 一在該處理腔室内之離子源； 在該處理腔室内之至少一第一準直儀及一第二準直 儀’其位於該離子源與該半導體之間；及 一在該處理腔室中之具有一開口之遮罩，該遮罩係位 於該第二準直儀與該半導體之間， 該系統藉以產生一經由該開口而得以聚焦之準直離子 電漿，以便僅在該後方窗口内接觸該半導體以均勻地移 除經由該窗口曝露之該等複數個半導體層中之選定之多 者0 98534-981030.doc UZZ456 31. 32. 32. 34. 35. 如靖求項30之系統，其進一步包括該處理腔室中之一溫 度又控的、旋轉的、傾斜的平臺，且該半導體駐於該平 臺上。 如清求項30之系統’其中該處理腔室係選自由下列各物 組成之群：一離子研磨腔室、雷射輔助化學蝕刻腔室及 一電腦數字控制研磨腔室。 如凊求項30之系統，其中該準直離子電漿具有一在約1〇〇 eV至約650 eV之範圍内之能量。 如咐求項30之系統，其進一步包括—在該處理腔室内之 磁鐵，以用於在一離子電漿穿過該第一準直儀及該第二 準直儀之前控制該離子電聚。 如明求項3G之系統，其進__步包括—與該準直離子電聚 相混。之氣體，以用於僅在該窗口内化學輔助離子钱刻 該半導體。 98534-981030.doc 1322456 第094100062號專利申請案 --- 、 中文圖式替換本(兇年10月）%年丨d月> 日修正本 * 十一、圖式：

圖1 先前技術 98534-981030.doc 1322456

圖2 先前技術 98534-981030.doc 1322456

98534-981030.doc 100 1322456

圖4A

圖4B 98534-981030.doc 1322456

98534-981030.doc

1322456

24 24圖6 98534-981030.doc