TWI311374B - Semiconductor device including shallow trench isolation (sti) regions with a superlattice therebetween - Google Patents

Description

1311374 80 STI 區 82 非早晶街條 83 非早晶街條 八本案若有化學式時，請揭示最能顯示發明特徵的化學式： 九、發明說明： 【相關申請案】

本申請案係主張20〇5年6月2〇日提出之美國專利申請臨時案 (provisional application)第 60/692,101 號之優先’且本申請宰传為 2004 年π月18日提出之美國專利申請第10/992,422號之；案 (Ccmtmiiation-m-partappiication)，美國專利申請第 1〇/992,422 號係為 =03年8月22日提出之美國專利申請第·47，㈣號，現為美國專 ==58,486號之部份連續申請案，美國專利第6,958,486號係為 f 月26日提出之美國專利申請第10/603,696號及第1〇/6〇3,621 ，兩申請案之部份連射請案，上述各申請案之整體揭示内容在此列 為本發明之參考資料。 【發明所屬之技術領域】 本發明係有關半導體之領域’且制是有關於⑽帶卫程㈣职band engineering)為基礎而具有增進特性之半導體及其相關之方法。 【先前技術】 利用諸如增強電荷載體(charge carriers)之動性(mobility)，以便增進半 導體元件性能之相關構造及技術，已多有人提出。例如’ Cmrie等人 之美國專利申請第2003/0057416號案中揭示了矽、矽-鍺 (sil^on-germanium)、以及釋力矽(relaxedsilic〇n)與包括原本將會導致 性能劣退的無雜質區(impurity-free zones)等的形變材質層(strained material layers)。其在上矽層中所形成的雙軸向形變(biaxid strain)改變 了載體的動性，並得以製作較高速與/或較低功率的元件。Fitzgerald 4 號案中則揭示了同樣亦以 gy)為基礎的一種cmos反 等人的美國專利申請公告第2003/0034529 類似的形變矽技術Otrained silieon technolo 向益(CMOS inverter)。 ^kagl的第6,472,685 B2號美國專利中揭示了 一種半導體元件包含 有夹在销之間的—層魏碳層，以使其第二補的傳導能帶 (conductum band)及鍵結能帶⑽ence band)承受伸張形變(tensile strain)。具有較小等效質量(effective咖叫並由施加於問電極上的電場 所誘發的電子’便會被_在其第二销内，因此即可認定其 MOSFET得以具有較高的動性。

Ishibashi等人的第4,937,204號美國專利中揭示了一種超晶格，其中 包3整層的或部份層的雙元化合物(binary compound)的半導體層多 層(少於八個單層(mon〇layer))構造，係交替地以蟲晶成長(响狀⑹ growth)的方式增長而成。其主電流流動方向係垂直於超晶格中的各層 而。

Wang 4人的苐5,357，119號美國專利中揭示了 si_Ge的一種短週期超 晶格钟〇111^〇(^111^1础(^)’利用減低超晶格中的合金散佈(311〇丫 scattering)而達成其較高的動性。依據類似的原理，Canddaria的美國 第5,683,943號專利中揭示了一種增進動性之M〇SFET，其包含一通 道層(channel layer) ’該通道層包括有梦合金與第二種物質，此第二種 物質於矽晶格中係替代性地出現，其成分百分比係能使通道層處於伸 張應力(tensile stress)之狀態。

Tsu的弟5,216,262號美國專利中揭示了一種量子井(quantum weu)構 造’其包含有兩個屏蔽區(barrierregion)以及夾在屏蔽區之間的一薄的 磊晶長成半導體層。其每一屏蔽區各係由厚度範圍大致在二至六個交 疊的Si02/Si單層所構成。屏蔽區之間亦另夾有更厚的矽材質區 (section)。 2000年9月6日線上發行的應用物理及材料科學及製程(Appiied Physics and Materials Science & Processing)391 - 402 頁，一篇題為「石夕 質奈米構造元件中之現象」（“Phenomena in silicon nanostructure devices”)的文章中，Tsu揭示了一種矽及氧的半導體-原子超晶格 (semiconductor-atomic superlattice，SAS)。此 Si/O 超晶格構造被揭露為 一種有用的矽量子及發光元件。其中特別揭示了如何製作並測試一種 綠色電輝光二極體(electroluminescence diode)的構造。該二極體構造中 的電流流動方向是垂直的，亦即，垂直於SAS的層面。該文中所揭 示的SAS可以包含半導體層，半導體層之間係由諸如氧原子及c〇分 子等被吸收的物質(adsorbedspecies)所分離開。被吸收的氧單層以外 所長成的石夕，被描述為磊晶層，其具有相當低的缺陷密度(defect density)。其中的一種SAS構造包含有一 i.i nm厚度的石夕質部份，其 係約為八個矽原子層，而其另一種構造中的矽質部份的厚度則有其述 尽度的兩倍。物理評論通訊(Physics Review Letter^)，νό1,89, Να 7 (2002年8月Π日）中’ Luo等人所發表的一篇題為「直接間隙發光矽 之化學没汁」（“Chemical Design of Direct-Gap Light-Emitting Silicon，，） 的文章，更進一步地討論了 Tsu的發光SAS構造。 W，、Tsu及Lofgren等人的國際申請公報wo 02/103,767 A1號案中 揭示了薄石夕及氧’碳’氮，礙，録，石申或氫的一種屏蔽建構區塊，其 可以將垂直流經晶格的電流減小超過四個十之次方冪次尺度(免瓜 orders of magnitude)。其絕緣層/屏蔽層可容許在鄰接著絕緣層之處沉 積有低缺陷度的蟲晶石夕。

Mears等人在已公告的英國專利申請第2,347,52〇號案中揭示，非週期 I"生光子月b▼間隙的原理構造(aperiodic photonic band-gap, APBG)可應 用於電子mr間隙工程(electronic ban(jgap engineering)之中。特別是， 該申請案中揭示’材料參數扣她^^啦^沉❸’例如^帶最小值 的位置，等效質量，等等，皆可加以調節，以便獲致具有所要能帶構 造的特性之新的非週期性材料。其他的參數，諸如導電性(electrical conductivity) ’ 熱傳導性(thermai conductivity)及介電係數(dielectric permittivity)或導磁係數(magneticpenneabmty)，·皆被宣稱亦可能被設 計於材料之中。 【發明内容】 「，半導體元件，可包括一半導體底材以及在該底材内之複數個淺溝 渠隔離(STI)區。更特別地，該些STI區的至少其中一些其中可包括凹 陷(divot)。該半導體元件更可包括分別介於鄰接STI區之間的一超晶 1311374 ocrystalline 格’以及分別在該些凹陷_非單晶m(nQMQni stringer) ° ί特ίΐ質非if Γ条的每一各具有位於其中的一推雜質。此 質:f 2 1來說，一通道阻絕植入摻雜質烛_响 與_ 固與超晶格聯結的丽os 电曰日脰恧遑便付牛導體兀件包含一 CM0S半導體元件。 巧，每-超晶格可各包含複數讎疊的層群組，1 堆疊基底半導體單層，該複數個堆疊基底“體 非導體部份以及至少一非半導體單層，而該至少一 非+導體早層被蚊在與其雜的基解導體雜的—晶體晶格内。 f某，實施例中’該至少一非半導體單層可為一單一單層厚度。此 頂邦底半導體部份各皆小於8個單層的厚度。該超晶格於一最 弋含—基底半導體蓋層。在某些實施例中’所有 =ίίί=Γ皆細目同數目單層之厚度，而在其他實施例中， 體部份可為不同數目單層之厚度。另外，所有的基 底半V體部份可皆為不同數目單層之厚度。 說、’每一基底半導體部份可各包含有由1¥族半導體，ΙΠ·ν族 ⑽。—i H-J1族半導體等所組成的群組之中所選定的一基底半 ® 例來說，每—非半導體層可各包含由氧、氮、氟及碳- 乳所構成之群組中所選定的一非半導體。 【實施方式】 =。本發明卿書所賴式，後面的綱文字段落之帽詳細說明本 :、’，圖式之中所顯示的係為本發明之較佳實施例。不過，本發明 多種^同的形式實地施行’因此本發明之範脅當然不應限定 二顯7^之實施例上。相對地，此些實施例僅是被提供來使本 J·示之發明内容更為完整詳盡，並得使習於本技藝者能夠完全 ，、解本發明之範疇。在本發明的整篇說明文字之中，相同的圖式參 7 1311374 考標號係用以標示相同或相當的元件，而加撇❺汾^)或多重加撇符號 則係用以標示不同實施例中的類似元件。 本發明係相關於在原子或分子的層級上控制半導體材料的特性，以達 成增進半導體元件之性能。此外，本發明亦係有關於增進材料的辨別、 創造以及使用，以便將其應用於半導體元件的導電路徑之中。 本案申請人所提之理論顯示，本發明此地所揭示描述的某些超晶格構 造:可以降低電荷載體的等效質量，並藉由於此種降低可導致較高的 電何載體動性，但申請人同時聲明本發明之範疇不應限定於此理論 上。本發明所屬技藝領域内的文獻之中，對於等效質量有多種定義加 以描述說明。作為等效質量上之增進的一種量測尺度，申請人使用「導 電5反質量張量」（“C〇ndUCtivityrecipiOcaleffeetivemasstensOT，,>， 以吟及M*分別代表電子及電洞，其定義：

Σ J (V^Ck^)),. (VkE(k,n)). J3k

i>£f b.z.____ BE Σ lf(E(Kn),EF,T)d3k E>EF B.z. 為電子之定義，以及 MdT) = - Σ { (Vk雄，《)),. (Vk£(k,n)) n)>Ef.iO d3k

e<ef B.z.___1 dE 'Σ \〇-~fiE{^,n),EF,T))d3i e<ef b.z.

則為電洞之定義，其中f係為費米-狄拉克分佈(Fermi_Dirac distribution) ’ EF 為費米能量(Fermi energy)，τ 為溫度，E(k，n)為電子 在對應於波向量k及第n個能帶的狀態之中的能量，下標丨及』係對應 笛卡兒座標(Cartesian coordinates# ’ y及z，積分係在布里羅因區(B z.， Bnllouinzone)進行，而加總則是在電子及電洞的能帶分別高於及低於 費米能量的能帶之中進行。 申請人對導電性反等效質量張量之定義，係使得材料之導電性反等效 質量張量之對應分量中的較大數值者，其導電性的張量分量(tens〇rial component)亦得以較大些。在此申請人再度提起下述理論，即此地所描 1311374 當張量魏峨，機 ίί=料，寺性，則前述電子/電洞的導電性等。量 1 有的方向上的計算結果，便可用來分辨出其功效已 ^用可^方式便可為特定目的而選出具有較佳能帶構造 的-種實例可岐用於-轉體元件騎道區域之_超晶格 以下將先參考圖1所描述依據本發明之一包括超晶格25 材枓。

MOSFET20。其中描述依據本發明包括有超晶格25之一平面 MOSFET(planarMOSFET)20。然而，熟習本技藝者皆可理 指材料係可應用於許多不同型態的半導體元件上，像是離散元 (discrete devices)及/或積體電路等。 圖中所示的MOSFET20包括一底材21，其具有位於其中之淺溝渠隔離 (shallowtrenchisolation，STI)區 80、8卜更特別地，MOSFET 元^ 20 "T以疋互補金氧半導體(CMOS)元件，其包括N與P通道電晶體與對靡 的超晶格通道，熟悉此技藝者應可了解，其中STI區係用以電性隔離" 鄰接的電晶體。舉例來說，底材21可以是一半導體（例如矽）底材或 一絕緣體上覆矽(silicon-on-insulator, SOI)的底材。STI區80、81可包括

氧化物，比如說’像是二氧化矽，不過在其他實施例中也可採用^ 合適的材料。 圖中所示的MOSFET 20更包括淡摻雜的源極/没極延伸區22、23，較 濃摻雜的源極/汲極區26、27，以及介於其間由超晶格25所提供的一 通道區。如圖所示，環狀植入物區(halo implant regions)42、43係被包 括在介於源極與汲極區26、27之間，並位於超晶格25之下。源極/ 沒極金屬梦化物(Source/drainsilicidelayer)層30、31覆蓋源極/彡及極 區’此為熟悉此技藝者所可了解者。如圖所示，閘極35包括一閘極介 電層37，其鄰接著由超晶格25所提供的一通道區，且閘電極層36係 位在閘極介電層之上。在圖示的MOSFET20中還提供有側壁隔絕層 (sidewallspacer)40、41，以及金屬矽化物層34，其係位在閘電極層36 之上。 曰 9 1311374 ’環要將形成 =2ΐ開始’其具有形成於其中的STI區80、8l，dm， 層(saCriflcial0Xidelayer)85 與一 下^將進—步描述的結晶_晶格來說，當犧牲氧化層％ ，超晶格25被形成於底材21上時，$沉積會造成』 二 晶體或非結晶的）石夕沉積物86、87覆蓋於STI區8曰曰上?= 漏沉積物需要被移除，以防止鄰接元件“ 當直接的方法針對單—基線主動區⑽ve 86 、圖心斤示）進行遮罩以及非單晶石夕沉積物 摻ίΐίΐΐ _會被不恰#地_而訂—間隙89。其結果是 3雜^=〇_⑽p)可能會非刻意地發生在鄰接非單晶石夕部: 材則可能會源：祕接面漏電一 ^ 罩與鞋Ϊ操作可有利地予以修改，以便於™區80、81的凹 【音邊緣提供非單晶半導體街條或未侧 _ 盥 植t物’如圖1所示。再者，在™區⑽、81上進行 赫H早層的^絲棘巾職生_單晶半導觀積，會形 :石。較佳地，非單晶桁條82、83可有利地予以摻雜，、舉例來 阻絕植入推雜物’如同以下所將透過數種製造範例做進—步 1311374 物85’）’隨後在步驟方塊92進行乾侧（i2〇a =乳化物）。接者在步驟方塊93 ’暴露於氫氣酸(hydroflu。价恤 5iA)。尤妓’魏化物85,的雜餘取及相當短的 HF暴露&間，舉例來說，可協助降低奶凹陷的深度 超日日日㈣職沉積，其將進—步純討論，而在步驟方塊9= 則疋清洗步驟(SPM/200:1，HF/RCA)。

在本範例中，並不採用如上所述之單一基線从遮罩，在步驟方塊％， ^第-過大N通道AA遮罩（如圖5A與圖6A所示），接著在步驟 方塊97，以電雜刻在鄰接料道區的STI區之上的非單 料，以及在步驟方塊98，採用過大的n通道AA遮罩進行NpET通道 阻絶植入（如第九B圖所示）。在圖8八與8]8，過大1^與？遮罩 ^以參考標號88^與88p，標示，而N與P主動區(AA)則分別以參考 1 票 號2ln’與np’標示。此外，反向N與P井係分別以參考標號μ，與 標示。 /' 接著，在步驟方塊99,形成過大P通道aa遮罩（如圖5B所示），接 著在步驟方塊100’以電漿蝕刻在鄰接P通道區的STI區之上的非單晶 半導體材料’以及在步驟方塊101 ’進行PFET通道阻絶植入。 與FET通道阻絕植入較佳地係以一角度或斜度進行，比如說3〇度角， 如圖6B所示，不過在此仍可使用其他的角度。如圖所示，通道絕植 入係以圖上的箭頭表示。舉例來說，硼可用於NPET通道阻絶植入， 而砷或磷可用於PFET通道阻絶植入。在STI區80,、81，的凹陷(divot) 内的桁條以及STI邊緣的未姓刻石夕突起，係較佳地由通道阻絕植入物 咼度地反摻雜(counter-doped)，以中和或減緩從源極—汲極區的摻雜物 擴散進入STI凹陷之中的非單晶矽，或位於元件的通道的角落之突起 的擴散潛變(diffiision creep)，以便有利地讓此寄生邊緣元件具有較高的 二極體崩潰電壓、較高的臨限電壓、以及較低的關閉電流。針對p g N 通道元件採用2種不同的過大的遮罩，可有利地在非單晶矽蝕刻^保 護AA對準標記，並且讓每一主動元件在其相反類型元件進行通 植入時受到保護。 、 一旦PFET通道阻絕植入完成後，在步驟方塊1〇2 (如圖8所示），進 行預先閘極清洗(SPM/HF/RCA)，接著在步驟方塊1〇3，形成閘氧化物 11 B11374 37 (約2〇A) ’以及在步驟方塊104 (如圖8B所示），進行非單晶矽閘 電極36沉積與植入摻雜。在步驟方塊105，進行閘極成像與蝕刻，接 著在步驟方塊106 ’形成側壁隔絕層40,、41，（例如1〇〇人的氧化物）， 以及在步驟方塊107 (如圖8C所示），進行淡摻雜(LDD)22,、23，以 及環狀42’、43,植入。然後在步驟方塊108 (例如19〇〇人的氧化物）， 針對側壁隔絕層40,、41，進行蝕刻。隔絕層4〇,、41，形成後，接著在步 驟方塊109進行源極/ί及極26,、27,植入與回火（例如在1〇〇〇〇c持續 10秒），並且在步驟方塊110形成金屬矽化物，以提供圖丨所示的元'件 20。更特別地，金屬矽化物可以是TiSi2 (例如沉積鈦(Ή)、植入鍺、rta @ 690°C、選擇性剝除、接著RTA @ 75〇«>c )。 圖12A與12B顯示元件結構在形成與閘極層36’平行和垂直的金屬矽 化物後之橫截面圖。在此些圖中，非單晶桁條82,、83,附有雜點桿示， 代表它們已經被摻雜了通道阻絕植入物。應注意的是，在源極/汲極 區内的矽凹處(recess)的深度，與用來移除在STI凹陷與STI邊緣内之 ^單晶街條與未餘刻突起82，、83,的過_的量有關。另外，熟悉此技 资者應可了解，過多的凹處可能會導致增加的串聯RSD，或者讓源極 /汲極與LDD區之間失去接觸。因此，根據所給定的植入情形， 凹處的深度可能需要調整。 二 在上述的製程流程中，進行NFET與PFET#遮罩、餘刻位於奶區 80’、81’之上的非單晶矽86,、87’、以及通道阻絕植入等步驟，係於閘 極氧化之前進行。在圖9至11所提出的替代製程流程中，上述方法係 經修改，使得非單晶矽86,、87,的蝕刻係於隔絕層蝕刻步驟（步驟方塊 108’）$進行。另外，此一替代製程流程同樣也使用在閘電極層％” 之上的氧化物或氮化物蓋層薄膜78”（如圖1〇B所示），以保護閘極多 晶矽(gateP〇lysilicon)在非單晶矽86”、87，，的蝕刻過程中不會被蝕刻。 在步驟方塊92’的乾姓刻結束後，在步驟方塊12〇，，進行清洗步驟 (SPM/200:1，HF (5〇A)/RCA)，隨後進行HF預先清洗(1〇0:1)，持續大約 1分鐘。就NFET與PFET遮罩沉積步驟（步驟方塊96,與99,）來說， 在此實例中疋使用過大混合光阻遮罩(oversized hybrid photoresist mask)，如圖i〇A所示。此外，在步驟方塊1〇4，的非單晶矽閘電極層沉 積後，圖示之方法包括一 NSD遮罩步驟（步驟方塊122，），跟著是在 12 1311374 法 ’與124’的N+閘極植入與蓋層氧化物沉積。其他*上述 單曰程變異包括’在步驟方塊125’银刻sti區8〇”、幻，、，上^ 物^ m .、87’’（比如300幻，接著在步驟方塊126,，侧蓋岸氧化 流擇性)。剩下的製程流程與圖4中所討‘製程 =將ίί®13A# 13B敘述另—可替代的製程流程。此—製程流程 才木用-通用過大AA遮罩，用來侧STI區8G，”、81 86’，’、87”，，接著是2個獨立的遮罩步驟 =早曰曰石夕

。鹏τ與！"Ετ遮罩步驟後進行通道阻絕植入步驟2 ^大起開口中的非單晶石夕。前述的步驟可於閘極氧化步驟之前進 解=是’以上概述之示範的製程流程可有利地在成 j sti區上的非單晶半導體材料。此外，以適當能量鱼 ίϊίΐ植人之通道阻絕植人物’可電性中和來自鄰接的源極與没i f雜物’戦絲至任何絲觸超㉟格娜，其格街條 地隱藏在STI氧化物上的非單誠的主動區邊緣或突起 fSTI凹陷内，因為過大的主動區遮罩而包圍主動區。當然，應可了 =的，，在不_實施方式中，除了上職例的材料和餘流^參數 外，也可採用其他合適的材料以及製程參數。

以下將討論用於MOSFET20的通道區之改良材料或結構，其中 ^OSFET所具有的能帶結構’使得電子以及/或者電洞的適當導電性 有效質量係實質地小於矽的對應數值。額外地參考圖14與圖15，超晶 斧25具有一構造，係於原子或分子層級控制，並可利用已知的原子戋 分子層沉積的技術製作形成。超晶格25包括有以堆疊形式安排的複數 個層群組(1^1^〇叩8)453-4511’如上所述，透過參考由圖14示意之橫 截面圖也許可最為清楚地瞭解。 心/、 超曰曰格25的每個層群組45a-45n，如圖所示包含有分別界定對應基底 半導體部份(base semiconductor p〇rtion)46a-46n的複數個堆疊的基底半 導體單層(basesemiconductormonolayer)46，以及其上的一能帶修改層 (energy-bandmodifying layer) 50。為了說明清楚之故，能帶修改^ 5(J 13 1311374 於圖14之中係以雜點加以標示。 圖中，示代帶修改層5〇包含有—非料體單層(n〇n侧咖 =0^1’其被限制在與其鄰接之基底半導體部份的晶體晶格内。也 層群組45a·4511中相對置的基底半導體單層46係以 =學ϋ/在—起。舉例來說，在㈣單層46的情況之卜在單層 端或頂端半導體單層中的某錄原子，會與群組顿 ίίΐί ΐί )存在的情況下，仍可透過這些層群組 ，《'悉此技藝者射轉，在鄰接的雜45a_45n中相 間將不會有完整或純粹的共價鍵結—tbond),因 ί層中的某些石夕原子會被結合至非半導體原子（亦即本 ϋίΐΐ例之中’多於一個非半導體層的單層亦是可行的。例如， 月⑹修，5G中的非半導體單層的數量，其較 的^如 層，以藉此提供所欲獲得的能帶修改層特性。 』㈣5個早 旨^料賴單層辭導體單層係代表，如果依 曰不必然顯現與其若形成整體區塊或相對之厚層者時的特性。 申請人仍聲明本發明之料不應限定於其理論上 導J部Γ6“6η ’會使超晶格254平‘於層面 改展％會另〜種方式考慮，此平行方向係與堆疊的方向正交。能帶修 2 50亦可錢超晶格25具有共同能帶(eGmmGne ί有利地發揮其作為層間或超晶格垂直上或下方區域之絕 材料的溢觸谢扇的_以及/或者 14 1311374 絕緣之特性或其動性加強，或者在“用中，則 Ϊ二基底半導體部份46a—46η，可以包含由1V族半導體，III V旅束 導體’以及㈣族半導體等所組成的群組之中所2 ^=族的半導體。尤其是，基底半導體可包= 各能帶修改層50可以包含有由諸如氧，氮，氟， :Ϊ工體C°ndUCt〇r)。非半導體。_^ΐ 伸二===有Ξ=Ϊί:Τ ΞΙ::體亦可為符合特定半導體―^ ，予注意的是’單層(m_layer)—詞在此亦應包括單 及單分子層(smglemolecularla㈣。另亦應“的是，由 修改層5() ’ _包含其層中並未完全填滿所有 禮Γ ^的早層。例如，參考圖15 ’其中顯示了一種4/1的重覆 施例之中以及/或者在不同材料的情況之下，如同熟悉此 了 ，，___ , _ 的氧的可能位置‘滿，^ 之ΐ ’氧的個別原子並未沿—平面精確地排列。舉例而言， 15 1311374 亦是為目前所廣泛使用的技術。因此，二的沉積： 的，半導體元軸賴卩_ w===== 超晶格而言， ϊΐΐ5ΐί™ 言具等向性)之導電性等效質量係為^异=/(就整體區塊的石夕而 0,2，, J：：^6 ^ · s-ΐίϊΐ H、中種電何載體的動性，亦皆可能有其好處。 «量可能要比非 讀20中之通道的—部份，則便可以摻 ^要祕 其他實施例中，較佳的作法為依據超晶格在 25的-或更多個層群組45為實質地未推雜(福ζ:置，使超曰曰格 額外地同時參考圖16，接著將依據本發明描 25’的另-實施例。在此實施例之中顯示出超= 別的是，最底下的基底半導體部份46a，具有 3式:，特 的基底半導體部份46b，則有5個單層。此f t；=弟—取底層 之中重覆。每-能帶修改層5G，則各包括在^超^格25’ 的此種超晶格25,而言，其電荷載體動性的i進Sl/〇 16 .1311374 例之中，超晶格25的所有基底半導體部份·46η， :厚，可3相同數目單層疊合的厚度。在其他的實施例之中，至 Ϊ些部份.46η ’其厚度可能是為不同數目單層疊合之厚 Γ:在另外的Ϊ施例之中’所有基底半導體部份46a_46n，其厚度則可 能是不同數目单層疊合之厚度。 、 以1 f Jf 功，論(Density Fracti°nal Th，DFT) 技藝中所廣為習知的是，DFT通常低估能帶間 隙的絕對值。因此間隙以上的所有能帶皆可利用適當的「剪刀形修正 correction”)加以偏移。不過’此一能帶的形狀則是公認遠較 ，可罪。垂直的能量軸(verticalenergyaxes)應在此等認知之下加以

量0 圖ΠΑ為整體區塊的石夕㈣ksilic〇n，以實線表示)以及圖^中所顯示 之4/lSi/O超Ba格25 (虛線表示）’兩者由迦碼點(G)處計算而得之能 帶構造之曲線圖。雖然圖中其(001)之方向確與Si之一般單位晶元的 (〇〇1)方向相符，，然其方向係指4/1 Si/0結構之單位晶元(uniteell)而非 S!的一般皁位晶元，並因而顯示了 Si傳導能帶最小值的期待位置。圖 中的(100〉及(010；)方向係與Si之-般單位晶元的及⑷的方向符 合。热悉此技藝者可以理解，圖中Si之能帶係以摺合顯示，以表示它 們在4/1 Si/O構造之適當的反晶格方向(recipr〇cal lattice directi〇ns)。 圖中可看出，與整體區塊矽(Si)相較之下，4/1 Si/0構造之傳導能帶最 小值係位於迦碼點(G)之處’而其鍵結能帶的最小值則是出.現在(〇〇ί)方 向上，在布里羅因區(Brillouinzone)的邊緣，稱之為ζ點之處。另亦可 以注意到’ 4/1 Si/O構造與Si的傳導能帶最小值之曲率，其相較之下前 者具有較大的曲率，這是因為額外氧層引入了擾亂所造成的能帶分離 之故。 圖17B為整體區塊矽(實線)以及圖14之4/1 si/〇超晶格乃（虛線），兩 者由Z點之處計算得的能帶構造之曲線圖。此圖中所顯示的是(1〇〇)方 向上鍵結能帶之增加曲率。 圖，17C為整體區塊石夕(實線)以及圖16中所顯示之5/1/3/1 si/〇超晶格 25’(虛線）’兩者由迦碼及z點之處計算得之能帶構造之曲線圖。由於 17 1311374 - 第9512206@專利申請案 專利說明^線補充修訂頁 2009年2月修訂 5肋/1 Si/O構造的對雛，在(100)及(010)方向上計算所得的能帶:结構是相 當的。因此，在平行於各層的平面，亦即，在垂直於(001)的堆疊方向上， 導電性等效質f及紐可以職是等向性的。注意到在湖/;l si/0的實例 之中，傳導旎咿最小棱及鍵結能帶最大值兩者皆位於或近於Z點之處。

雖然曲率的增加是等效質量減小的__指標，但經由導電性反等效質量張量 的計算，仍τ以進行適當的比較及判別。此使得本案申請人進一步推論， 5/1/3/1的超晶格25’實質上應是直接的能帶間隙。如同熟悉此技藝者所可以 理解的，可供光學轉移(〇ptical transiti〇n)的適當矩料元(腑^也麵 是區別直接與間接能帶間隙行為的另一種指標。 習於本技藝者在瞭解了本案於前賴败字及關端述的發賴示内容 的情，之下，當可推知瞭解針對本發明的許錄改魏以及其他不同的實 。f此，應予瞭解的是，本發明之範4不應限定於前述特定實施 例的範圍’其他的修改變動及其他實施例仍應是屬本發明之精神範嘴。 【圖式簡單說明】 圖顯示依據本發明一半導體元件之示意橫截面圖，其中包括有 ί匕至2D之橫截面瞧示圖1的半導體元件之形成以及與其相關的潛 ，巧示圖1半導體元件的一部份在經過閘電極成像與蝕 圖4為一流程圖，其顯示製作圖丨的半導體 g 圖4方法之細丁與舰丁$，二i罩之上視圖。 ^ 7 圖4方法之遮罩與通道阻絕植入步驟之橫截面圖。 圖I為！過閘電極成像與蝕刻後的元件結構之上 絕植入應賴4之部份方法之伽的元件區域^ 81貌扣其通道阻 ϊ 作圖，的半導體元件之替代製程流程。 圖10.A至1GB顯不圖9方法之非單晶半導體侧、通道阻絕植入、

/T 1311374 =5%植。入等步驟之橫截面圖。 ΐ 12又ί 2之隔絕層形成步驟後該元件結構之上視圖。 件結構之橫冑叾^。麵_ _層平行㈣直的麵魏物後該元 半導體紐之另-種製賴主動區與 S 圖上之超曰‘之大比例放大橫截面圖。 ^ 3 ίΞϊ不圖14中超晶格之—部份之原子構造。 超晶格可7實關之大比嫩大織面圖，該 【^：|=石?^、整^區塊石夕以及圖14中所顯示之4/1如〇超 圖?處計算得之能帶構造之曲線圖。 ,曰格，珍以及圖14中所顯示之4/1 Sl/〇超 圖nciiiiEiiiiz帶構造之曲線圖。 超晶格，喊岭㈣ 【主要元件符號說明】 20 2 卜 21， 21η， 21ρ， 22 22， 23 25 26、26, 27、27, 30 31 32 33 34 35 36、 36, 37、 37, 38 40、40,

MOSFET 底材 N主動區 P主動區 源極區 LDD 汲·極區 超晶格 源極區 汲極區 源極金屬妙化物層 汲極金屬矽化物層 源極接點 汲極接點 金屬矽化物層 閘極 ' 36”閘電極層 閘氧化物 閘電極層 側壁隔絕層 19 1311374 41、 41’側壁隔絕層 42、 42’環狀植入物區 43、 43’環狀植入物區 45a~45n、45a'〜45η1 堆疊層組 46 基底半導體單層 46a〜46n、46a'〜46η'基底半導體部份 50、50’能帶修改層 52、52'蓋層 78” 氧化物或氮化物蓋層薄膜 79η’ 反向Ν井 79ρ， 反向Ρ井 80、 80’、80”STI 區 81、 81’、81”STI 區

82、 82’非單晶桁條 83、 83’非單晶桁條 84 VT植入物 85 犧牲氧化層 85’ 墊氧化物 86、 86’、86”非單晶矽沉積物 87、 87’、87”非單晶矽沉積物 88 光阻 88η， 過大的Ν遮罩 88ρ’ 過大的Ρ遮罩 89 間隙 130n” NFET通道阻絕遮罩 130p” PFET通道阻絕遮罩 圖4的流程 90STI晶圓 91植入VT井（透過150Α的墊氧化物85’） 92進行乾蝕刻（120人的氧化物） 93 暴露至氳氟酸(hydrofluoric acid, HF)中(SC1/100:1，50A) 94沉積超晶格薄膜(5〇A) 95 清洗步驟(SPM/200:1，HF/RCA) 96形成過大的N通道AA遮罩 97以電漿蝕刻STI區之上的超晶格薄膜 98 NFET通道阻絶植入 99過大的P通道AA遮罩 100以電漿蝕刻STI區之上的超晶格薄膜 20 J311374 101 PFET通道阻絶植入 102進行預先閘極清洗(SPM/HF/RCA) 103形成閘氧化物（約20A) 104非單晶矽閘電極沉積與植入摻雜 105閘極成像與姓刻 106形成側壁隔絕層(100人） 107 LDD與環狀植入物 108形成側壁隔絕層（1900A) 109源極/汲極植入與回火（在1000°C持續10秒） 110形成金屬矽化物（沉積鈦(Ti)、植入鍺、RTA@ 690°C、選擇性剝 除、接著 RTA@750°C) 圖9的流程 90’STI晶圓 91植入VT井（透過150人的墊氧化物85’） 92進行乾蝕刻（120A的氧化物） 120’ 進行清洗步驟(SPM/200:1, HF (5〇A)/RCA) 121’HF預先清洗(100:1)，持續大約1分鐘 94,沉積超晶格薄膜(200人） 95’ 清洗步驟(SPM/200:1，HF/RCA) 96’形成過大的混合N通道AA遮罩 97,以電漿蝕刻STI區之上的超晶格薄膜 98’ NFET通道阻絶植入 99’形成過大的混合P通道AA遮罩 100’以電漿蝕刻STI區之上的超晶格薄膜 101’PFET通道阻絶植入 102’進行預先閘極清洗(SPM/HF/RCA) 103’形成閘氧化物（約20人） 104’非單晶矽閘電極沉積 122’NSD 遮罩 123’N+閘極植入 124’蓋層氧化物沉積 105’閘極成像與蝕刻 106’形成側壁隔絕層（100A) 107’LDD與環狀植入物 108’形成側壁隔絕層（1900A) 125’蝕刻STI上之超晶格突起（300A) 126’蝕刻蓋層氧化物層（具有對矽的高選擇性） 109’源極/汲極植入與回火（在1000°C持續10秒） 21 1311374 第9512^號專利申請案 專利範β線補充修訂本 2009年2月修訂 年>月/f曰修正本j 110’形成金屬矽化物（沉積鈦(Ti)、植入鍺、RTA @ 690。(：、選擇性剝除、垃芏 RTA@750°C) 十、申請專利範圍 1. 一種半導體元件，包含： -一半導體底材； 該底材中之複數個淺溝渠隔離(STI)區，該些STI區其中至少一此句括右办认 其中的凹陷； 负徂於 为別介於鄰接STI區之間的一超晶格；以及 刀別位於該些凹陷中之非早晶街條，其中皆包含一播雜質。 入掺2雜ί巾請專利範圍第1項之半導體树，其中該掺/雜f包含—通道阻絕植 ^如申請專利範圍第1項之半導體元件，更包含複數個與該此 # NMOS與PMOS電晶體通道’以使得該半導體元件包含-CMLS g導 疊的層件美超晶格各包含複數個堆 定在與其鄰接的基底半導體部份的内。）一非半導體單層被限 單層5厚it請專利範圍第4項之半導體元件，其中每一非半導體層各為-單一 於ΛίίϊΙί細第4項之半導體元件’其中每-基底半導體部份各皆小 之上7更奴半導航件，其_晶胁，部層群組 皆為相同數目單層^n。4項之半導體兀件，其中所有的該些基底半導體部份 至少某SijSf f層半導體元件，其令該些基底半導體部份之中的 皆為1項^導體元件，其中所有的該些基底半 導體部份 有由iv解導體，=每-基底半賴部份各包含 的-基底半導體。财、體’叹肩1族料體所構成之群財所^ 氧、1i·、如範圍第4項之半導體元件，其中每一舞丰莫㈣夂^人丄 選定”半;導層各包含由 底半導體部份細轉方式鍵讀，針在相騎群納相對置的基 22

Claims (1)

1311374 第9512^號專利申請案 專利範β線補充修訂本 2009年2月修訂 年>月/f曰修正本j 110’形成金屬矽化物（沉積鈦(Ti)、植入鍺、RTA @ 690。(：、選擇性剝除、垃芏 RTA@750°C) 十、申請專利範圍 1. 一種半導體元件，包含： -一半導體底材； 該底材中之複數個淺溝渠隔離(STI)區，該些STI區其中至少一此句括右办认 其中的凹陷； 负徂於 为別介於鄰接STI區之間的一超晶格；以及 刀別位於該些凹陷中之非早晶街條，其中皆包含一播雜質。 入掺2雜ί巾請專利範圍第1項之半導體树，其中該掺/雜f包含—通道阻絕植 ^如申請專利範圍第1項之半導體元件，更包含複數個與該此 # NMOS與PMOS電晶體通道’以使得該半導體元件包含-CMLS g導 疊的層件美超晶格各包含複數個堆 定在與其鄰接的基底半導體部份的内。）一非半導體單層被限 單層5厚it請專利範圍第4項之半導體元件，其中每一非半導體層各為-單一 於ΛίίϊΙί細第4項之半導體元件’其中每-基底半導體部份各皆小 之上7更奴半導航件，其_晶胁，部層群組 皆為相同數目單層^n。4項之半導體兀件，其中所有的該些基底半導體部份 至少某SijSf f層半導體元件，其令該些基底半導體部份之中的 皆為1項^導體元件，其中所有的該些基底半 導體部份 有由iv解導體，=每-基底半賴部份各包含 的-基底半導體。财、體’叹肩1族料體所構成之群財所^ 氧、1i·、如範圍第4項之半導體元件，其中每一舞丰莫㈣夂^人丄 選定”半;導層各包含由 底半導體部份細轉方式鍵讀，針在相騎群納相對置的基 22 1311374 第9512^6號專利申請案 專利範爵營線補充修訂本 2009年2月修訂 14. 一種半導體元件，包含： 一半導體底材； 其中的複數個淺溝渠隔離(STI)區，該些STI區的至少其中—些包括位於 之非單晶桁條’其中各包含-掺雜質；以及 元件與臓電晶體通道，以使得該半導體 植入1i雜如質申請專利範圍第14項之半導體元件，其中該掺雜質包含-通道阻％ -單1ί厚如/請專利細第14項之半導體元件，其中每-非半導體層各為-單 小於14歡铸觀件，其情—聽铸體部份各皆 組之上更包體之半導體兀件，其中該超晶格於一最頂部層群 w: SiiK以體f底半導體部份各包 ς斤選定的-基底半導體，以及該冓成的群組之中 氧所構成之群組中所選定的一非半導體"。導體0各13由氧、氮、氟及碳- 23