TWI310585B - Method of controlling polysilicon crystallization - Google Patents

Method of controlling polysilicon crystallization Download PDF

Info

Publication number
TWI310585B
TWI310585B TW092128469A TW92128469A TWI310585B TW I310585 B TWI310585 B TW I310585B TW 092128469 A TW092128469 A TW 092128469A TW 92128469 A TW92128469 A TW 92128469A TW I310585 B TWI310585 B TW I310585B
Authority
TW
Taiwan
Prior art keywords
layer
forming
polycrystalline
metal
laser
Prior art date
Application number
TW092128469A
Other languages
English (en)
Other versions
TW200514140A (en
Inventor
Jia Xing Lin
Chi Lin Chen
yu cheng Chen
Yihrong Luo
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW092128469A priority Critical patent/TWI310585B/zh
Priority to US10/772,511 priority patent/US7435667B2/en
Priority to JP2004080363A priority patent/JP4286692B2/ja
Publication of TW200514140A publication Critical patent/TW200514140A/zh
Application granted granted Critical
Publication of TWI310585B publication Critical patent/TWI310585B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

1310585 (茶號第092128469號專利案之翻雜正) 玫、發明說明 【發明所屬之技術領域】 晶矽薄膜層的製造方 本發明是有關於一種薄膜電晶體之多 法’特別是-種多晶德晶的控制方法。 【先前技術】 一種㈣細㈣，通f有非轉、如辣單曰石夕 二種頬型’其中多晶石夕因其特殊理 ς曰曰夕 近幾年於薄膜電晶體製造上廣受到重視，勢而在 動液晶顯示器(TFT-LCD)的應用上。 八Λ、包晶體驅 曰曰 多晶石夕特性介於非晶石夕與單晶石夕之間 石夕’由於多晶石夕為内含許多單晶邊界的聚集^=== 牛知'丨生的&升疋現今相當重要的發展趨勢。 技㈣例，提高多糾薄膜電晶體之電氣特性 L化開翻更高性能的平面1 歸器(如：系 ίon Panel;叫是目前顯示器技術發展的指標。 晶體之電子遷移率(mGb卿)具有可促使顯示器解析 度^、反應速度加快、開Π率增加、消耗功率降低..等優點， 亚進而使得系統化驅動電路隨同薄膜電晶體製作於同— 理想成為可能。 ' 以往傳統製造多晶石夕薄膜的方法為固相结晶化法(祕d拖咖 rystallization),然*因為玻璃基板的最高承受溫度約只有65〇〇c， 故此種方法並不適祕平面齡造上。料，還有直接氣相 沉積多㈣_的方法。但猶是上述之_結晶化法或是直接 1310585 (案號第〇92128409號專利案之說明書修正） 氣相沉積法所形成的多晶石夕之晶粒皆相當小，粒徑約只有湖 nm，因此以這些方法所形成的多晶矽薄膜特性並不佳。 現有的多晶石夕結晶方法多以準分子雷射回火(Exdmer A_⑽技術為主，此技術所得之多晶石夕薄膜晶粒之粒徑約 在300 nm〜_ nm，使多晶砍薄财之電子遷移率可達⑽^ 左右’但對於賴發更高性能之平_示器仍雜。聘 射回火之技術受限於機钟㈣會有#龍#分布不均的^ 1晶粒結晶_分柄自料佳，進㈣會辟元件 _>_ee)，如元叙好遷移較元叙臨界= (threshold voltage ; Vth)的均勻性。 碰 輯元件雜之影響，財結晶錄尺 #電子遷移率大小的關鍵。多晶矽 接办 私子遷料降低、漏電流增純及元件敎 曰 因此除了試圖增加結晶粒徑尺寸外 I.專現象。 勻性與方向規則性亦是減 曰曰粒…曰粒徑分佈的均 氣特性的方法。 H之曰曰界效應以提升元件電 置盘=二種多砂之結晶粒徑成長並精確控制結晶位 之元件電氣特性是相當有助益的。 《恢升職電晶體 【發明内容】 本發明之目的是在提供一種多晶石夕結 面顯示器薄膜電晶體之製 他制方法，以應用在平 石夕層上的溫度梯度，促同的材質製造出非晶 規則的多晶石夕結晶。另外也籍由產生微米等級且排列 猎由1持非日钟猶融溫度來延長結晶時 1310585 修正） (案號第092⑶號專利案之說明書 間及控制熱量傳遞均卞降 _ f·、+ 谓結晶晶粒大小均勻錄的多晶石夕。 法。紐本種可良好控制多晶雜晶的方 跡献，时為板过骑—絲失層，且予以 失層;處曝露出基板的表面。接著，在熱散 ======而言，有底材為基板與熱散 =底材為熱散失層，其一熱傳導係數較= 微米等級且娜。崎得結晶粒徑至 产-m㈣之另—較佳實施例為絲板上先沉積—熱阻層，再沉 貝二狀層，亚賴散失層進行_化步驟岐義出1 口 熱阻層之表面。接著，在熱散失層與開口上 物層之上鳴熱層，最後進行雷射崎 開口^It 有熱散失層及熱阻層兩種不同底材之區域， j处勺非日日石夕層底材為熱阻層，而其他區域之非晶石夕層的底 政失層，其中熱散失層之熱傳導係紐熱阻層之執傳導係數大〜、 故非晶獨雜雷量後，處财晶销之溫度會相對於 區域門顯較高’因此非晶石夕層的結晶行為將由底材為熱散失層的 微而後漸往開口處方向橫向成長。如此可得結晶粒徑至 且^“且排瓶貞辦祕’另外更因加歸捕助加熱的作用， 且可使雷概娜雜躺自，因此可雜結晶餘日_使晶粒成長 1310585 (案號第092丨28469號專利案之說明書修正） 更大且改善結晶晶粒大小之均勻性。 本發明除了可㈣痛結晶行耕，魏將實麵配合上薄 晶體之兀件製造，藉由熱散失層的圖形化定義以控制結晶發生的位置。 【實施方式】 本發明為利用熱傳導係數高的材質，亦即熱傳特性佳的材 此高熱傳魏材___化後置於非晶料下方，在非晶石夕層’ 低溫區域’而非晶砍層下方被其他材質所佔據的 域。當非晶石夕層吸收雷射能量後，能藉由位於其下之底層材質的差显 ^非财層上職明_純溫度分佈。轉辦晶石夕層结 晶形成晶種，然後以高溫區與低溫區的溫度差作為轉力，控制^ 的方向為由低溫區往高溫區橫向成長，因而可獲得結晶粒徑較大^ 向排列規則的多晶石夕層。此外，由於底層高熱傳係數材質的預先圖形 化，也可對多晶石夕層結晶成長的位置加以控制。 第一實施例 本發明揭露了-種多晶石夕結曰曰曰的控制方法。請參照第u圖，首 先於基板100上製作一層具高熱傳係數的熱散失層㈣sink 。上述基板KX)的材質在顯示器應用上可以是玻璃基板，而 …政2失層2的材i例如可為氮化碎，氮化砍的熱傳係數約為 16 〜33 m k。熱散失層102可利用電漿辅助化學氣相沉積阳雛&触臟^ Chemical Vapor版Dep〇siti〇n ; pEcv〇)的方式將其沉積於絲 之上。熱散失層102的厚度較佳約為觸啦。 接著以I又的只光餘刻製程對熱散失層脱進行圖形化的步 驟，以形成開〇 1〇6。上述之圖形化步驟中的細製程可以是電漿乾 1310585 (案號第092128469號專利案之說明書修正） 式I虫刻的方法，使用含有氟離子的氣體，如CF4，物_質的熱 政失層102進行I虫刻。之後再沉積一層非晶石夕層1〇4於熱散失層1〇2 ，上與開^ 106之中’非3_ 1G4 _造方式可為電賴助化學氣 相沉積或是物理氣相沉積(Physical VaporD_ti〇n ; pVD)。所沉積的 非晶矽層104厚度較佳約為5Gnm，並將非晶销耿進行去氫步驟， 以利後續的雷射製程不會出現氫爆的現象。 最後Γ準分子雷射的方法對非晶石夕層104進行雷射製程，使非晶 04中之非晶石夕吸收能量成溶融態。這禮的雷射製程條件雛為 使用XeC1料光源神分子钟，且钟能餘料33料5〇 。由於之前熱散失層102經圖形化定義出開口 ι〇6，此結構使 付非晶石夕層104會有底層為不同材質的區域分佈。開口 1〇6處的非晶 石夕層104之底層為基板100，而其他區域1〇8的非晶石夕層似之底層 則為熱散失廣搬。因此對吸收了雷射能量的非晶獨1〇4而古^ 會因其底層材質獨贿不闕溫度分佈。魏域⑽上之非财層 104因其底層為高熱傳係數的熱散失層1〇2,所以相對於開口脱來說 為低溫區，而在開口 106中的非晶石夕層104則相對為高溫區。° 由於上述結構的设計使得非晶矽層104吸收雷射能量溶融後有不 _溫度分佈，而易於低溫區域廳形成結晶成核點㈣deation =後結晶麟由低雖㈣·的方崎行橫向成長，如此可得超級 ^^^«Super Lateral Growth ; SLG)6^a,M 11〇(f 1β , ^構請鮮4圖之M娜的勤鱗放大示意圖。以此實施例的 ^方法不僅可達到多祕層(即多财層則)之晶粒仙心鄉 尺寸為微米(_等級，同時可控制結晶位置與結晶成長方向 曰二 ，更為規則，而晶界的數目也減少了，麵結構上之改良= 使電子的遷移率大幅增加。 1310585 (案號第092丨28妨9號專利案之說明書修正） 第二實施例 併」外—種多晶雜晶的控制方法，除了同樣使用高熱傳特性的材 貝作為熱散失層外，還加入了辅助加熱的加熱層(heating ι嘴)纽有 保溫作用的熱阻層(heat resist layer)，形成另一齡晶控制的結構設計^ 去开H第2A圖，先於絲上例如使用電裝輔助化學氣相沉積 ，成-層具低熱傳係數的熱阻層2〇1。基板的材質可為 板’而熱阻層20!的材質可為氧切，其熱傳魏約為uw/m2k。 接者以化學氣相沉積的方式將高熱傳係數的熱散失層搬形成於 二=層2〇1之上’熱散失層2〇2材質例如可為氮化碎。縣以的 :絲刻製輯熱散失層2G2進行_化，以形成開〇施，這裡^ 製程隱可闕含有氟離子的氣體(如叫對氮化稽質的 熱政失層202進行電漿乾式蝕刻。 ^參照第2Β圖，接著沉積一層非晶石夕層2〇4於絲上 =層204的製造方式可為電漿辅助化學氣相沉積法或是物 積法’沉積的非晶石夕層204厚度較佳約為5〇⑽ ^ 观進行姆驟，嫩後續峨細產生雜_層 ㈣接丄著再於非晶石夕層施之上以電漿辅助化學氣相沉積法沉積—層 ^射先具有半穿透特性的加熱層2〇5，加熱層2 ‘ =氣化耀利用加熱層2G5之對雷射光的半穿透二= 使_雷射製程的能量除部分可穿狂非晶砍層綱之勺 #因㈣2 至非晶石夕層204。如此，不但 1收長非晶销2()4結晶成長的時間 : 改進雷射能量分佈的均勻性，使非2G4吸收的能量=更= 1310585 (案號第092丨28469號專利案之說明書修正） 勻。 最後進行準分子雷賴程，隱較佳為_ & 分子雷射。雷射能量有部分被加熱層2〇5吸收，而部八、6、的準 層2〇4使非晶矽吸收能量成熔融態 非晶矽 則可對非晶石夕層綱進行辅助持續 另外此實施僧的結構中之非晶砍層綱亦具有不同材 佈，開口 206處的非晶石夕層2〇4之底層為熱阻層2〇1，、‘ ==的非_辦之底層則為熱散失層观。因此對吸收p 矽層204而言’同樣會因接觸之底層材料的不； 因為熱阻層2〇1的阻播熱傳效應，使得開口施的非 ^夕日04為向溫區，而在區域之非晶石夕層綱則會因敎散失声 及而形成低溫區。在此實施财同時翻熱散失層‘ _為了對非_2(34製造高低_大的區域 二=日的橫向成長行為更加顯著°結晶同樣會由低溫區域施 開始成核’然後往開口 2〇6(高溫區)的方向成長，而得到4晶晶粒至 =米，級且規則排列的多晶销別（第2C圖），其微觀結構請見第4 圖之夕晶销之麻局舰衫細。狀實_的製作方法不僅可 ^ ]夕aa夕層4G0 (即多晶石歸21〇)之晶粒彻之粒徑尺寸為微米(㈣ ’同W控繼晶位置與結|成長軸麟結㉟排顺為規則， 而b曰界420的數目也減少了，種種結構上之改良接可使電子的遷移率 大幅增加。 第三實施例 。經由上述實施例的方法，使用現今多晶矽結晶的準分子雷射製 私’僅作翻材料及幾何結構上白勺設計，即可利用熱傳效應導致的溫 11 1310585 (案號第092128469號專利案之說明書修正） ^佈Ϊ異而制超級橫向縣的結晶祕。私論是結晶位置、姓 曰曰排列或是結晶晶粒大小之均句 、、'σ 可推f … U性都月匕予以良好的控制，如此的結果 咬^專膜電晶體製造上’以制電子遷移率更高的元件。 η Γ參’日'?、第3A圖’其係應用本發明之較佳實施例的方法來製作薄 體道眺_面示細。在第3A财，以—薄膜電晶 由兀牛、、、口構為例，先在基板300上沉積緩衝層㈣版咖）搬。其 1基板300例如可為玻璃基板，而緩衝層3〇2的材質例如可為氧化 石夕材質:沉積緩衝層的方法可為電漿輔助化學氣相沉積法。 、>接著例如可使用如同第一實施例之多晶石夕結晶的控制方法予以 進仃。在第3A圖中’在緩衝層3〇2之上形成具高熱傳特性的熱散失 層304 ’_再對熱散失層304進行圖形化定義步驟形成開口 ，以定義 出之後元件的通運區、源極區細urceregi〇n)與沒極區 應位置。然後’在熱散失層304與開口 3〇8上形成多晶石夕層3〇6。對 多晶石夕層306而言’通道區即為開口 3〇8中之多晶石夕層3〇6，沒極區 與源極區則分別為區域310及312中之多晶石夕層306。如此之結贴 進行雷射結晶的製程時，即可誘發結晶成核點於區域31〇及312之多 晶石夕層306中生成’而後漸往開口 308方向橫向成長，這樣一來便可 將多晶矽之橫向成長的結晶區域精準控制於開口 3〇8 _，亦即通道區 的位置可出現結晶粒徑至微米等級且排列規則的晶粒分佈，甚至可達 趨向單晶矽的成果。同時由於通道區的對應位置係由熱散失層304的 圖形化定義所形成，因此亦有利於後續元件製作時，對應於通道區之 閘極區(gate region)的圖形定義之曝光對準更為精準。 最後再直接配合上傳統製造薄膜電晶體之後續流程，如離子佈值 (ion-implantation)、閘極電極(gate-electrode)製作、介電層伽teriayer die丨ectric;ILD)製作、資料線路(data-lme)定義、平坦層 1310585 (案號第092128469號專利案之說明書修正) 的溥膜電晶體元件。射熱散失層3q4的使
作為基板與元件間的隔離，故並不影響元件製造。’、、、5、、幻X 件，读)之薄膜電晶體元
Hr ，以電漿伽化學氣她積法在多晶石夕 層之上沉積__輕邮14，職化層314材質例如可為 嫩卿鐵物極 =間極金屬316材質可為導電性佳的金屬，如華）、翻陶。缺 植的方法，以間極金屬316為罩幕，分別對間極金屬训 :的夕日日石夕層306進行離子佈值以定義出源極區施與沒極區 3〇油，以及介於源顧麵與汲極區鳩之間的通道區施。接著 =以電漿輔助氣相沉積法在閘極金屬316朗氧化層314之上沉積介 =训，並且彳_層318予以圖形化定義出暴露出多日_ 3〇6 之源極區3〇6a與汲極區3〇6b的接觸窗口(c〇ntacth〇ie)3i9，其中 層318的材料可為氧化石夕。 後'、貝還會以物理氣相沉積法與微影蝕刻法形成源/汲極金屬聊 =etal) 32〇與貞料線路。職極金屬顶位於介電層训之上及接觸 ® 口 319中’使職極金屬32()能與多晶㈣祕區驗無極區 06b相連接這裡所指的獻汲極金屬材質可 ㈣、_〇)。接著在介電層318與職極金屬32〇之上形成一平坦 層Γ2 ’亚且將平坦層322予以圖形化定義出介層窗口⑽_ 323以 二路出連接及極區3〇6b的源7汲極金屬320。平坦層322的材質可為具 平:L^b放果的繞緣材料，如氮化矽或是有機感光材料稱。最後以 氣相/儿f貝^:與祕景虫刻法形成晝素電極324與書素線礙圖上未緣 •其中晝素電極324位於平坦層322之上及介層f 口奶中，使晝 13 1310585 (案號第〇92128469號專利案之_兌明書修正） 素 324能與連接汲極區編的源級極金屬32〇相連接。 極324的材質可為透明之導電材料，如銦锡氧化物⑽）。一、兒 耐峨獅㈣時，則須於 、，祕兀成後先將夕晶石夕層上的加熱軒以移除，方 膜電晶體之雜’ 熱散失層與熱阻制t可視為緩衝層 件。上述提及的加熱層移除方法以化學性濕式蝴為佳，如加 吳為敝m辨，則可以氫氟酸(_列_刻溶液予 ^ 若是採用電浆乾式I虫刻法來移除加熱層，則易對多晶石夕層鳥= 漿傷害(plasma-damage)問題，並進而影響元件特性。 电 由上述本發明之實施例可知，應用本發 田 良好的多晶石夕薄膜電晶體，且電子遷移率朗而提升二曰控制 ，曰曰成J方向的控制，能精確控制出通道區域為大尺二曰 晶排列相當規則的多晶石夕層。同時，有利於閉極區與通道 ^ ^應更樹。嫩___如祕輪成之= 佈差以誘發晶粒成長’加上第二實施例中使用加熱層之輔助功用1 寸一::=:::=τ 皆能大幅降倾道㈣軒須跨越的晶概 電晶體之舒遷料。 ★升賴 本發日狀結晶綠不僅舰使驗平崎姑之薄 何多晶_膜電晶體驅航件之製造皆可利發 吨什產品效能。雖然本發明已以實施例揭露如上，然其並 ，在不脫離本發明之精神和細内，^ τ作各種之纖㈣，本發㈣護翻當視触巧請專利 1310585 (案號第092128469號專利案之說明書修正） 範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下 文特舉一較佳實施例，並配合所附圖式，作詳細說明如下： 第1A-1B圖係依照本發明第一較佳實施例之一種多晶矽結晶的 控制方法之製造流程剖面示意圖。 第2A-2C圖係依照本發明第二較佳實施例之一種多晶矽結晶的 控制方法之製造流程剖面示意圖。 第3A圖係應用本發明之較佳實施例的方法來製作薄膜電晶體之 通道區的結構剖面示意圖。 第3B圖係應用本發明之較佳實施例的方法來製作薄膜電晶體的 結構剖面示意圖。 第4圖係應用本發明之多晶矽層的剖面局部放大示意圖。 【元件代表符號簡單說明】 100、200、300 :基板 102、202、304 :熱散失層 104、204 :非晶矽層 106、206、308 :開口 108、208、310、312 :區域 ί10、210、306、400 :多晶矽層 201 :熱阻層 205 :加熱層 1310585 (案號第092128469號專利案之說明書修正) 302 :緩衝層 306a :源極區 306b :没極區 306c :通道區 314 :閘氧化層 316 :閘極金屬 318 :介電層 319 :接觸窗口 320 :源/汲極金屬 322 :平坦層 323 :介層窗口 324 :晝素電極 410 .晶粒 420 :晶界

Claims (1)

1310585 (案號第09212S469號專利案之說明書修正) 拾、申請專利範圍 1. ，種多⑽結晶的控财法，該控制絲至少包含： 办成熱政失層於一基才反上，兮敎再it思今也油、绘"1 板之熱傳導係數； 雜放失層之熱傳導係數大於該基 圖案化該熱散失層，以形成一開口於該熱散失層中暴露出該基板 的表面； 形成一非晶矽層於該基板上； 對該非晶矽層進行一去氫步驟；以及 對及非日曰石夕層進行一雷射加熱步驟，使位於該熱散失層上之該非 曰曰石夕層產生結晶成核點並往位於· 口中之該非晶獨進行長晶，使 位於該開η狀非晶销能成長出微料級且排舰狀晶粒而轉變 成一多晶碎層。 2·如申請專利範圍第i項所述之多晶石夕結晶的控制方法，其中 該熱散失層包含氮化石夕層。 ^ 3.如申請專利範圍第1項所述之多晶石夕結晶的控制方法，其中 該熱散失層的形成方法包含化學氣相沈積法。 ^ 4.如申請專利細第1項所述之多晶石夕結晶的控制方法，其中 該非晶矽層之形成方法包含化學氣相沈積法。 。5,如申請專利範圍第1項所述之多晶矽結晶的控制方法，其中 該雷射加齡·t使狀詩包含XeCl料統的準分子雷射。' 6·如申請專利範圍第1項所述之多晶矽結晶的控制方法，其中 該雷射加熱步驟之雷射能量包含33(M50mJ/cm2。 7.如申請專利範圍第1項所述之多晶矽結晶的控制方法，於形 $該熱散失層之前更包含形成一熱阻層，且該熱散失層中之該開口暴 硌出°亥熱阻層的表面，其中該熱阻層之熱傳導係數小於該基底之熱傳 1310585 (案號第092128469號專利案之說明書修正) 導係數 8. 如巾料梅_7項所述以晶縣晶的控财法 該熱阻層包含氧化石夕層。 八中 9. 如巾請__7撕叙r賴糾控财法 U且層的形财法包含化學氣相沈積法。 ’、 10. 如申請專利細第i項所述之多晶石夕結晶的控制方法 邊去虱步驟與該雷射加熱步驟之間; 〜t 更包含形成一加熱層於該非晶石夕 曰广％、層對該雷射加齡驟所制之㈣具有转透半吸收 月匕刀 η.如申請專利範圍第1〇項所述之多晶石夕 中該加熱層包含一氤竣氧化石夕層。 方法其 12.如申請專利範圍第1〇項所述之多晶晶的控制方法，盆 中該加熱層_彡成方法包含化學氣概積法。 ，、 人.13.如申請專利細第1項所述之多晶石夕結晶的控制方法，更 包含· 形成—閘氧化層於該多晶矽層之上； 形成一閘極金屬於該開口之上； l亥閘極金屬為罩幕’對位於該閉極金屬兩侧之多曰曰曰石夕層進行離 子佈植； 形成一介電層於該閘極金屬與該閘氧化層之上； Θ案化丨電層以於該閘極金屬兩側各形成—接觸窗口； 形成一金屬層於該介電層與該些接觸窗口中； 上圖木化遠金屬層以同時开)成二源/汲極金屬與複數個資料線路，其 中s亥些源7沒極金屬位於該些接觸窗口中； 形成—平坦層於該介電層與該些源/汲極金屬之上； 18 1310585 (案號第092128469號專利案之說明書修正） 圖案化該平坦層，以形成一介層窗口暴露出該些源/汲極金屬之 一；以及 同時形成一畫素電極與複數個畫素線路，其中該晝素電極位於該 介層窗口中以與暴露出之該源/汲極金屬電性連接。 19
TW092128469A 2003-10-14 2003-10-14 Method of controlling polysilicon crystallization TWI310585B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW092128469A TWI310585B (en) 2003-10-14 2003-10-14 Method of controlling polysilicon crystallization
US10/772,511 US7435667B2 (en) 2003-10-14 2004-02-05 Method of controlling polysilicon crystallization
JP2004080363A JP4286692B2 (ja) 2003-10-14 2004-03-19 ポリシリコン結晶化の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092128469A TWI310585B (en) 2003-10-14 2003-10-14 Method of controlling polysilicon crystallization

Publications (2)

Publication Number Publication Date
TW200514140A TW200514140A (en) 2005-04-16
TWI310585B true TWI310585B (en) 2009-06-01

Family

ID=34421037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092128469A TWI310585B (en) 2003-10-14 2003-10-14 Method of controlling polysilicon crystallization

Country Status (3)

Country Link
US (1) US7435667B2 (zh)
JP (1) JP4286692B2 (zh)
TW (1) TWI310585B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI310585B (en) * 2003-10-14 2009-06-01 Ind Tech Res Inst Method of controlling polysilicon crystallization
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
US7569462B2 (en) * 2006-12-13 2009-08-04 Applied Materials, Inc. Directional crystallization of silicon sheets using rapid thermal processing
US9012905B2 (en) 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
CN102945789B (zh) * 2012-11-22 2015-07-22 京东方科技集团股份有限公司 低温多晶硅薄膜制备方法、薄膜晶体管及其制备方法
CN103700695B (zh) * 2013-12-25 2017-11-03 深圳市华星光电技术有限公司 低温多晶硅薄膜及其制备方法、晶体管
CN104658891B (zh) 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
CN106129121B (zh) 2016-08-25 2019-10-25 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
TW569350B (en) * 2002-10-31 2004-01-01 Au Optronics Corp Method for fabricating a polysilicon layer
TWI316736B (en) * 2003-05-02 2009-11-01 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
US6890819B2 (en) * 2003-09-18 2005-05-10 Macronix International Co., Ltd. Methods for forming PN junction, one-time programmable read-only memory and fabricating processes thereof
TWI310585B (en) * 2003-10-14 2009-06-01 Ind Tech Res Inst Method of controlling polysilicon crystallization

Also Published As

Publication number Publication date
JP4286692B2 (ja) 2009-07-01
JP2005123563A (ja) 2005-05-12
US7435667B2 (en) 2008-10-14
US20050079294A1 (en) 2005-04-14
TW200514140A (en) 2005-04-16

Similar Documents

Publication Publication Date Title
TWI310059B (en) Method for fabricating single crystal silicon film
KR100470274B1 (ko) 덮개층을 이용한 비정질 물질의 상 변화 방법
TWI224868B (en) Method of forming poly-silicon thin film transistor
TW595003B (en) Thin-film transistor and method for manufacturing same
KR20030060403A (ko) 비정질 실리콘의 결정화 방법
TW200832714A (en) Fabricating method for low temperatyue polysilicon thin film
TWI244214B (en) Semiconductor device and method of fabricating a LTPS film
TWI310585B (en) Method of controlling polysilicon crystallization
WO2017031937A1 (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
TW522572B (en) Metal induced self-aligned crystallization of Si layer for TFT
CN105957805A (zh) 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置
JPH0454375B2 (zh)
KR20070071968A (ko) 다결정 실리콘 필름 제조방법 및 이를 적용한 박막트랜지스터의 제조방법
JP2007221120A (ja) 有機発光素子及びその製造方法
WO2015192558A1 (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
JP2003031497A (ja) 薄膜半導体装置及びその基板ならびにその製造方法
WO2015100827A1 (zh) 定义多晶硅生长方向的方法
WO2007116917A1 (ja) ３次元半導体デバイスの製造方法
JPS6370576A (ja) 薄膜トランジスタおよびその製造方法
KR101599280B1 (ko) 어레이 기판의 제조방법
TWI311213B (en) Crystallizing method for forming poly-si films and thin film transistors using same
JPS6315468A (ja) 薄膜トランジスタの製造方法
JPH0738118A (ja) 薄膜トランジスタの製造方法
CN105990098B (zh) 形成多晶硅薄膜的方法及包含多晶硅薄膜的薄膜晶体管
JP2687393B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees