TWI309368B - Method for physical parameter extraction for transistor model - Google Patents
Method for physical parameter extraction for transistor model Download PDFInfo
- Publication number
- TWI309368B TWI309368B TW094106559A TW94106559A TWI309368B TW I309368 B TWI309368 B TW I309368B TW 094106559 A TW094106559 A TW 094106559A TW 94106559 A TW94106559 A TW 94106559A TW I309368 B TWI309368 B TW I309368B
- Authority
- TW
- Taiwan
- Prior art keywords
- size
- effect
- transistor
- model
- patent application
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1309368 九、發明說明: 【發明所屬之技術領域】 本發明係有關於半導騎置之模擬與製造,特別是有關於將電晶體模 擬模型與該電晶體裝置製造特性關聯之方法。 【先前技術】 '半導體積體電路(IC)及裝置的製造過程涉及許多的製程步驟,用以 定義及製造特定的電路單元以及在底躲f上的電路佈局。上述製程步驟 包括:設雜序(功能設計、邏輯設計、物理/佈局設料)、製造程序(材 枓及裝置的製造等)、以及戰程序(裝置之物理、電性、以及功能的測 試等)。該設計程序包含模擬方法,其係用以將該裝置中電晶體元件之特 疋物理特性和錢晶體兀件特定的電性表現相關聯。此觀晶體元件模擬 器係用於協助萃取及定義最初的製造參數,以及為校正該電晶體元件之電 性表現’該電晶體元件製造之參數所需要的改變及修正。 裝置上使用場效電晶體的電路通常經過模擬,以決定該電晶體之多晶 石夕閘極電極長度以及該電晶體祕與汲麵域之間物理通道的大小。該主 動區區域寬度、該電晶II在多晶_極電極τ之電性主動區域亦為模擬參 Φ數之- ’其與該裝置電晶體表現密切相關0就裝置設計者以及製造作 觀點而言,電晶體閘極長度和輸出閑極區域寬度的模型可以可靠而正確 估計和表現該電晶體的電性特性。 -般的電晶體模型(例如SPICE模型),係將模擬的閘極長度和 區區域寬度參數轉換絲造電晶體的實際物理量度。此麵财以 擬的多㈣閘録度和區域寬度,將其修正並建立其與實際製造電晶、 鍵尺寸(她eal dimens職,CD)的_,其·_定_鍵尺寸補你 正值為之’或是藉域上製造健之特職定的補償修正值為之。: 體模型取得修正後的電晶體物理量度參數,其通常依據某—特定裝置電^ 〇503-A30162TWF(5.0) 5 1309368 型進仃最佳化。事實上,由於某些現實程序的因素,該電晶體模 1' .二又有針對不同的裝置電晶體佈局方式進行最佳化。例如,就閘極 及主籠寬度在UG腿之譜的先«置加工技術而言,某 乂二、、、矛見象和問通會引起該電晶體之最終電性表現參數出現10%或 =上的偏移。g]此’依據該電晶體模型’在f際製造的裝置電晶體之電性 2和其預期的電性表現特性之間出現了不符合模型的誤差和額外的補償 Π 2鶴差和錯誤可能不僅僅是發生在不同裝置產品之間,也可能發 枯置之不同運作電路之間。當裝置1晶體的A小隨«置和錄 )τ士,而日赶縮小’維持可靠而正確的電晶體模型就越來越困難,而 2的電晶體模型對於維持裝置效能表現和提高褒置之生產良率也更加 參數2ΓΓΓ之流程圖卿顯示用以校正電晶體閘極長度及主動區寬度 _料、在^電晶體電絲現參數關聯之方法。上述方法需制收集到 •、…k過程中線上測量之電晶體關鍵尺寸資料、以及由製造之
步驟S1G2即為該線上關鍵尺寸資料的收 <1隼^w 電晶體電性表現資料的收集。在步驟si06中,利用 ==尺寸資料和電晶體電性表現資料,計算得出電晶體模型 ,電晶體模型中經過補償且修正過的關鍵尺寸參數 補^在步®sws中,係將修正並 佈局設計之《電晶體歡,該電晶體翻備取得不同 口此而要有更好的系統和方絲崎電晶體模擬 之物理參數可以與其f性麵相符合。 b電㈤體4寸14 【發明内容】 置之拉擬與製造’特別是有關於將電晶體模 本發明係有關於半導體裝 0503-A30162TWF(5.0) 6 1309368 擬模型與該電晶體裝置製造特性關聯之方法。 本發明提供-種用於修正裝置尺寸萃取模型之方法。該 至少-種佈局設計之裝置的至少一種組件之線:集 定該組件之裝置主舰佈局尺寸效應。再依據上述. 資料,修正該尺寸萃取模型。 /上述方法射以藉由將财㈣腦可讀_存聰之電腦程 腦糸統中而實現。 料,決轉缝件«•近效應及線性效應。教依據該收=== 之 -種效應中至少兩種 入電 • 【實施方式】 為了讓本發明之目的、特徵、及優點能更明顯易懂,下文特舉較佳者 施例,並配合所關示第2酸第4圖,做詳細之朗。 μ 第2Α圖顯示在電晶體閘極之侧多晶石夕線呈現之鄰近效應的示意 圖i ®巾Χ_以表示鄰近電晶體之閘極線之_間距。圖中γ軸則表示 在多晶極_製程完成後’電晶體閘極線所測量得之閘極長度關鍵尺 寸。圖中所顯示之2條曲線係顯示當鄰近閘極線間距不同時,2條電晶體閉 鲁極線之鄰近效應。每個電晶體閘極線所測量得之閘極關鍵尺寸在不同線間 距的=況下會有不_樣的表現^此不同之表現即為因為裝置電晶體佈局圖 案之密度不同所引發之鄰近效應。利用此種鄰近效應的特性,可以改進電 晶體模擬的方法,使得能齡鄰近效應視為f晶賴财之獨立且可以量 度的變數。 線) 生效應是另一種會影響電晶體模型之正確性及電晶體之預期電性表 現與真實裝置電晶體之間關聯性的現象。線性效應也是發生在進行電晶體 結構製造的製程步财。雜效應影響電晶體模型校正及_性補償,其 係依據預定電路佈局圖案之裝置的閘極線特徵而定。特別是電晶體線結構 0503-A30162TWF(5.0) 7 2處理時有絲發生。、_效_辦係與 1糸0 弟2Β
^09368 較長與較短之電路佈局做比較時 、… 案受到線々生效應的影變時 β -尺寸撕貝會有所不同。當電路圖 某麵上製造餘對不《度的結構進 表示在:電晶體之_極長度。圖中y軸則 仗執订電日日體閘極線之_多晶魏 圖中所顯示之2條曲線係顧-日 "、/Jj里到的偏差效應。 到之偏罢㈣ 晶體閉極線長度不同時,钮刻製程所受 函數關係。此即為由雷日御卩減且 極線長度成 右查線長不_?丨起的線性效應。就一個包含 有數個不同閘極線長之電晶體的梦罟佑Α+ ㈣卢Μ諸 後用之電晶體模型最好 =tr 立描細電晶體之閘極線長。上述鄰近效應以及 線性效應係可能發纽絲區元件和乡晶破元件。 主動,效應是另-種會影響電晶體模型之正確性及電晶體之預期電性 表現與真實裝置電晶體之間關聯性的現象。主動區效應也是發生在進行電 ^體結構製造的製程步财。主祕效應影響電晶體模型校正及關聯性補 償,其係依據模型中電晶體線寬與實際電晶體中關鍵尺寸之偏差而定。需 注意的是,一般電晶體模型僅使用主動區效應來進行電晶體模型的校正及 關聯補償。當主動區效應與鄰近效應和線性效應分別納入電晶體模型中 時’其並不用以描述鄰近效應以及線性效應之影響。 第2C圖顯示在電晶體閘極電極之蝕刻多晶矽線所受到之主動區效應 的示思圖。圖中X軸用以表示某一電晶體之閘極電極之主動區寬度。圖中 Y軸則表示在多晶石夕閘極银刻製程完成後’測量到的電晶體閘極線之閘極 長度關鍵尺寸。圖中所顯示之曲線顯示不同的主動區寬度下所測量到的電 晶體閘極之閘極線關鍵尺寸。當主動區寬度不同時,測量到的電晶體閘極 之閘極線關鍵尺寸也不相同。此種不同的表現即為所謂的主動區效應,其 0503-A30162TWF(5.0) 8 1309368 .係在包含魏個不同絲區寬度之電晶體健置佈局巾發生。则 =效應⑽性,可以改《晶細_方法,使得關社動區效應視 為電晶體模型中之獨立且可以量度的變數。 上述3種效應係為已知會影響半導觀置之電性表現的因子 敘述補償上述3種效應的方法。 ’ 參見第3圖,其顯示依據本發明實施例產生電晶麟擬模型,使得今 電晶體裝置物理參數與其電性表現相關聯之方法·。依據本發日月實施例之 該方法’包含前述三種製程中產生的效應,並將其視為電晶體模擬模型之 個別且獨立之變數4實施例係以多_電極_尺寸模型為例,缺直並 非為本發明實施之限制,本發明亦可以應用於其他裝置元件上。同時採用 -種以上之傳統電晶雜型魏,可以使得模可#性和正確性辦加。 依據方法300之步驟S302,收集元件之不同佈局的線上關獻寸資 枓’以取得鄰近效應、線性效應、以及主動區效應之製程參數。該線上關 鍵尺寸資觸為完成至少-就製程程序之裝置測量轉,例如姓刻或微 影製程等。該製程餐述之決定’係由標準電腦緒為之,其中該電腦系统 安齡用以處理該收集資料以決定該三種效應之關聯特性之特定軟體。類 似如實驗設計、資料分析’以及歷史資料關聯等工程分析技術都可用於建 •轉晶體電性參數舆製程參數之間的關聯。在步驟S304〜308中依據該製 程參數,決定至少-種校正參數。當校正參數決定之後,再執行步驟遍 〜M4,將其用於補償該電晶體模型中關鍵尺寸之差異。並於步驟咖中, 產生校正後的電晶體姻,其可用於萃取_裝置電晶難擬關鍵尺寸參 數:以得到更加正破可靠的結果。最終的關鍵尺寸參數也可以基於線上校 正資料而得。 -就半導體設計而言,多㈣和主動區係、為蚊佈局和電晶體表現的兩 個7C件。因之,上述的鄰近效應和線性效應可以區分為多晶珍鄰近效應、 多晶石夕線性效應、主動區鄰近效應、以及主動區線性效應。上述效應係可 0503-A30162TWF(5.0) 9 1309368 以分別研究之,以產生較佳的電晶體模型。雖然在第3圖中不同參數之設 定顯示為獨立的步驟,但是其並非意味上述三種參數在所有狀況^都必須 加以設定。在某些狀況下,上述三種參數中,只有_個或二個參數需要^
參見第4圖,其顯示依據本發明實施例產生電晶_擬模型,使得該 電晶體裝置物轉數與其表現_聯之方法4⑻。依據本㈣實施:之 該方法,包含前述三種製程中產生的效應,並將其視為電晶體模^模型之 個別且獨立之變數。依據方法·,首先於步驟S4G2 t接收翻之製造完 成電晶體物理資料,再於步驟謂〜猶中得到如第3圖中所示之預期= 電晶體電性表現資料、騎效應參數、線性效應參數、以及絲區效應參 數。繼之’於步驟S410〜S414中,依據上述得到的參數,進行主 繼之’執行步驟讓,以得到主動區的再修正模型。步驟咖所得㈣最 終結果係依據實際需要而定,其可以是再修正主祕㈣(其係為電晶體 模型之輸入資料),或為依據再修正主動區資料和原始模型所得到的裝置 表現資料。上射法可以使得麵的”性和正雜增加。 "
本發明提賴《晶體之難綠,其麟電晶體元叙物理參數能 夠和其電性表現有£好的闕聯性。本發明方法將三種影響製程步驟的效靡 作為電晶體模财之獨立且可以量度的變數,進而使得模型的可靠性^ 確性增加。本發明實施例之電晶體模型在翻於其他電晶體佈局型態 式、以及裝置/製程技術時,健祕持其可靠性及正確性。 ^ 本發明方法無麵外增添耗時耗財的硬體顿別的分私具。本發 方法係利用現有的線上物理㈣、電性表現資料以及製程倾,來產 m晶ΓΓ她樹她鍋、細、⑽其他的半導 ,’使«程參數補·正與爾修正可以被定義,並且完美整r 而無須工程或製造人員付蚊量額外心力來軸該功效。 。 0503-A30l62TWF(5,0) 10 1309368 雖然本發明已峨佳實施觸露如上, 卿,因此她之保護範議後附之申請專刪^=動與 【圖式簡單說明】 為使本發.上述目的、倾和伽 並配合所附圖示,進行詳細說明如下: 下文特舉貝施例 第1圖顯示傳統之肋校正電晶M極長度及絲區寬度雜以及將 其與縣現參數関之綠辦糊。 、 第2A〜2C _示在電晶體閘極之姓刻多晶石夕線呈現之 的示意圖。 !衣々> =圖頁示依據本發明貫施例之產生電晶體模擬模型之方法的流程圖。 第4圖應用於本伽另—實酬之產生電晶體模娜型之方法的 流程圖。 【主要元件符號說明】 無
0503-A30162TWF(5.0) 11
Claims (1)
1309368 十、申請專利範圍: 1.一種用於修正裝置尺寸萃取_之方法,其包括: 收集至少-種佈局設計之裝置的至少—種組件之線上資料; 依據該收集龍,決定與麵件_之鄰近效應; 依據該收集資料’決定與該組件相關之線性效應; 以 及 依據該收集資料,決定與該組件相關之裝置主祕佈局尺寸效應 依據上述三種效射至少兩種之資料,修正該尺寸萃取模型。 2.如申請專利範圍第丨項所述之胁修 ' —步將歸正後之模财施叫取·叙_尺寸 之方法’進 办3^申請專利範圍第1項所述之用於修正裝置尺寸萃取模型之方法,立 尺齡驟進—步於财之製造辦制量《置以«物理關鍵 r /貝機π步驟進-步收集該裝置電性表現資料。 =如申請專利範圍第1項所述之用於修正裝置尺寸萃取模型之方法宜 令該修正辣進-频_三觀紅 =之方法’ /、 6. 如申請專利範圍第i項所述之用;尺:爾型。 中該修正步驟進-步設定至少 /彳置尺寸卒取拉型之方法,其 7. 如申請專繼近效應。 中該近接參數係用以補償多晶销極及其;卒取模型之方法,其 帽====:==_顺方法,其 9.如申請專利範圍第8項所述之用於修性效應。 中該線性參數制簡鮮晶残極林杨區^寸萃取_之方法,其 1〇,如申請專利範圍第1項所述之用於修正裝置尺寸萃取模型之方法, 0503-A30162TWF(5.0) 12 1309368 ' 其中该組件為多晶石夕閘極。 • U.如申請專利範圍第10項所述之用於修正裝置尺十基射^ 士 法,其中該修正步驟進一牛衣置尺寸卒取無型之方 石夕間極之主動區佈局尺技應又。疋〉動區佈局尺寸參數以補償該多晶 造成版寸萃取細方法,其係—製造時 ^^:=局設狀裝置的多_驗財均區之線上資料; 定無多晶销極與其主__之鄰近效岸' ; H收Θ料,決定與該多晶補極與其主__之線性效庫. 應;依據魏咖,蚊娜綱酬m輯局尺;效 依據上述三種效應中至少兩種之資料 應用該修正後_萃取半導_之至二物理;以及 =如=奢專利範圍第12項所述之用以產生裝置尺寸萃取模型的方 法/、中5玄貝料包含物理關鍵 、 測量該裝置而得知。 J於至少-預定之製造程序後 法項所述之用以產生裝置尺寸萃取模型的方 泛八玄貝枓進一步包含電性表現資料。 15. 如申請專利範圍第12項所述之用以產 法,其中該修正步驟進一步設定至少 :、卒禮的方 士 * * 籍錄Μ償卿近效應。 16. 如申晴專利範圍第12項所述之㈣產生裝置尺轉 法,其中該修正步魏—步設定至少—線性參細 、 17. 如申請專利範圍第12項所述之 以生效應 法,其中該修正步驟進-步設定至少一主動區佈 矽閘極之主動區佈局尺寸效應。 ^數以補^夕晶 18. 一種儲存媒體,用以儲存可執行於電腦系統之程式,上述程式包含 °503-A30162TWF(5.0) 13 應
1309368 之程式碼係用以執行用以產生尺寸萃取模 收集至少一稀^ 方法,该方法包括步驟: 依據該收集資料:二多晶矽閘極與其主動區之線上資料; 依據該收集資料,決、:二:,矽閘極與其_區相關之鄰近效應; 依據該收隼:讀’二二^一_與其主_細之線性效應; 以及貝科決讀該多晶石夕閑極相關之裳置主動區佈局尺寸效 依據上述三觀射至少兩種之_,修正 19·如申請專利範圍第18項所述之儲存媒體1卒二型。 後之模型實施轉取触件之物理尺寸。 ’财枝-步該修正 20.如申請專·_18項所述之儲存顧 尺寸資料,錢於至少1 /、中該貝料包含物理關鍵 21如1序彳錢1置而得知。 儿如甲4利減弟18項所述之儲存媒 -步設定至少-近接參數簡償該鄰近效應。〃 4方法之修正步驟進 22.如申請專利顧第21項所述之儲存媒體 -步設定至少-雜參數簡傾雜錢。,、〜方私修正步驟進 23_如申請專利範圍第22項所述之儲存媒體, -步設炫少-主祕饰局尺寸參數以補償該多 寸效應。 其中該方法之修正步驟進 晶石夕閘極之主動區佈局尺 0503-A30162TWF(5.0) 14
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/794,003 US7117460B2 (en) | 2004-03-04 | 2004-03-04 | Method for physical parameter extraction for transistor model |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200530875A TW200530875A (en) | 2005-09-16 |
TWI309368B true TWI309368B (en) | 2009-05-01 |
Family
ID=34912158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094106559A TWI309368B (en) | 2004-03-04 | 2005-03-04 | Method for physical parameter extraction for transistor model |
Country Status (2)
Country | Link |
---|---|
US (1) | US7117460B2 (zh) |
TW (1) | TWI309368B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7533359B2 (en) * | 2005-05-20 | 2009-05-12 | Cadence Design Systems, Inc. | Method and system for chip design using physically appropriate component models and extraction |
US20090070722A1 (en) * | 2007-09-06 | 2009-03-12 | Jeanne Bickford | Method for generating device model overrides through the use of on-chip parametric measurement macros |
US8370774B2 (en) * | 2010-08-30 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Constructing mapping between model parameters and electrical parameters |
TWI644190B (zh) * | 2017-06-29 | 2018-12-11 | 台灣積體電路製造股份有限公司 | 製程系統與製程方法 |
US10628546B1 (en) * | 2018-06-29 | 2020-04-21 | Cadence Design Systems, Inc. | Method and system for automatically extracting layout design patterns for custom layout design reuse through interactive recommendations |
US10699051B1 (en) | 2018-06-29 | 2020-06-30 | Cadence Design Systems, Inc. | Method and system for performing cross-validation for model-based layout recommendations |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6691297B1 (en) * | 1999-03-04 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI |
EP1532670A4 (en) * | 2002-06-07 | 2007-09-12 | Praesagus Inc | CHARACTERIZATION AND REDUCTION OF VARIATION FOR INTEGRATED CIRCUITS |
US6996790B2 (en) * | 2003-01-30 | 2006-02-07 | Synopsys, Inc. | System and method for generating a two-dimensional yield map for a full layout |
US7030966B2 (en) * | 2003-02-11 | 2006-04-18 | Asml Netherlands B.V. | Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations |
US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
-
2004
- 2004-03-04 US US10/794,003 patent/US7117460B2/en not_active Expired - Fee Related
-
2005
- 2005-03-04 TW TW094106559A patent/TWI309368B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200530875A (en) | 2005-09-16 |
US20050198603A1 (en) | 2005-09-08 |
US7117460B2 (en) | 2006-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI309368B (en) | Method for physical parameter extraction for transistor model | |
JP4408613B2 (ja) | トランジスタの拡散層長依存性を組み込んだ回路シミュレーション装置およびトランジスタモデル作成方法 | |
JP2004200461A5 (zh) | ||
TWI270175B (en) | Circuit simulation method | |
US8498855B2 (en) | Circuit simulation based on gate spacing from adjacent MOS transistors | |
US10747916B2 (en) | Parameter generation for modeling of process-induced semiconductor device variation | |
KR20080010305A (ko) | 반도체디바이스의 특성과 회로설계에 이용하는시뮬레이션장치, 시뮬레이션방법, 및 반도체장치의제조방법 | |
TW200416799A (en) | Simulation method and simulator of semiconductor circuit device | |
US10713405B2 (en) | Parameter generation for semiconductor device trapped-charge modeling | |
JPH09171521A (ja) | 半導体のシミュレーション方法及び装置 | |
JP5731032B2 (ja) | 定電力密度スケーリングの方法 | |
US7761823B2 (en) | Method for adjusting a transistor model for increased circuit simulation accuracy | |
JP2001188816A (ja) | 回路シミュレーション装置、回路シミュレーション方法、回路シミュレーションプログラムを格納したコンピュータ読取り可能な記録媒体および回路製造方法 | |
CN106777546A (zh) | 一种考虑版图环境的电阻模型提取方法及系统 | |
WO2012081158A1 (ja) | 回路シミュレーション方法及び半導体集積回路 | |
JP5139391B2 (ja) | ばらつき分布シミュレーション装置及び方法 | |
JP2010062441A (ja) | シミュレーション装置、及びシミュレーション方法 | |
JP5405055B2 (ja) | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 | |
US7630850B2 (en) | Integrated circuit tester information processing system for nonlinear mobility model for strained device | |
US6321183B1 (en) | Semiconductor device characteristic simulation apparatus and its method | |
US7844927B2 (en) | Method for quality assured semiconductor device modeling | |
US9852956B2 (en) | Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices | |
CN113408231B (zh) | 退化模拟模型建立方法 | |
CN101315885B (zh) | 半导体器件栅极残留最大允许值确定方法 | |
JP5405054B2 (ja) | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |