TWI306276B - Methods and systems for a stress-free buff - Google Patents

Methods and systems for a stress-free buff Download PDF

Info

Publication number
TWI306276B
TWI306276B TW094121619A TW94121619A TWI306276B TW I306276 B TWI306276 B TW I306276B TW 094121619 A TW094121619 A TW 094121619A TW 94121619 A TW94121619 A TW 94121619A TW I306276 B TWI306276 B TW I306276B
Authority
TW
Taiwan
Prior art keywords
substrate
stress
treatment
layer
processing
Prior art date
Application number
TW094121619A
Other languages
English (en)
Other versions
TW200608481A (en
Inventor
Andrew D Bailey Iii
Shrikant P Lohokare
Yunsang Kim
Simon Mcclatchie
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/879,598 external-priority patent/US7129167B1/en
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200608481A publication Critical patent/TW200608481A/zh
Application granted granted Critical
Publication of TWI306276B publication Critical patent/TWI306276B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

ΐ3〇627β 九、發明說明: 【發明所屬之技術領域】 二其是關於, 【先前技術】
典型φ雙金屬鑲嵌製程已變得越來越普遍。在 之_上’在—半導體基板中或該半導體基板上 層窗中以形成=之^22材質於已預先圖案化之溝渠及介 in電材質既不需要亦非所想要的,必須加以 之闲ΐί生*屬鑲嵌特徵部以及提供一平坦表面供後續處理 的邱形成於下方階層中之已_化溝渠及介層窗,超載 邛刀吊有者低下或突起區域而不均勻地形成。 ,電材質之超載的部分通常利用化學機械撤光(CMp)以及
脾甘-Λ學f光(ECP)(例如蝕刻)以及cmp和ecp的組合處理而 sV、斑,?體基板上去除。該等處理的每—種均有著重大的不足 舉例來說,ECP通常具有相對較低的產出,粗劣的—致性且益 法有效去除非導電材質。 …、 CMP是-種物理獅處理’且通常會殘留導錢餘物,或是 各種材質的舰,或造成去料-致,目*無法妥善地使内 線及内階層間介電層(ILD)上表面平坦化。CMp亦會引起應力
相關的損害(例如層間分層、剝離)而留下内連線及ILD結構。CMP 引起之應力損害乃因最近使用材質(例如低]^介電材質)之粗劣層 間黏,附特性而更形惡化。但降低CMp處理之物理力度以減少物理 應力卻常導致無法接受之低產出率以及其他低劣之處理效能變 數。 圖1A顯示一典型之半導體基板丨〇〇。一典型CMp處理已應用至 該半導體基板100以便實質去除一超載層,並暴露出一下方^ 1306276' 104。層1〇4包含形成於前一製程中的特徵部(例如介 等等)。該超載層的-部份仍留在半導體基板1〇〇表面^一3 =搬中。料社㈣_的厚产= 處將說明不-致區102之多升高部搬A〜1〇2E ^古^ ;〇2A=含的區域可代表不一致_中厚度約低於觸二^ ^類似地,升尚部麵所包含的區域可代表不 = 憎賴條·〜3_的部分。升
包含=區域可代表不_致_中厚度約mp ΐΐ埃的 =卿所包含的區域可代表不一致_中厚度大於 的表將—移输光墊杨料導體基板觸 及’導體基板100的表面材質之間產 將+—縣板表面上之—部分材f去除。半導體 d,丰材質與抛光塾均具有不同的摩擦係數。舉例
之;=物之間具有一第一摩擦係數,而銅則與拋 尤坚之間具有-4二摩擦係數。通常該第—摩师數料望 擦係數是不_ (換句話說,更高或更^)私係數與料一摩 奸數與第二摩擦係數不同時,應力便會傳遞於半 大大it隹**在兩種不同摩擦係數相接的點或區域處,應力便 晨靈中ΐΐ:,例來說’#—典型CMP處理將—鋪拋光穿透而 Ιίΐί層時,應力便集中在摩擦係數不同之區域上(也 就疋5兄在鋼層與氧化層相接之處)。 露之ΐίίΐ上、面的圖1Α,#拋光墊橫越第—材質(也就是該外 時,雜而至第二材f (也就是不—致區102)進行拋光 半導^/^更θ不同。因此,抛光處理可集中可觀的應力至該 土板100上不一致區最薄的地方(例如區域102Λ)。區域 1306276 102A可具有相當大的範圍。因此,應力可傳遞至半導體基板1〇〇 之一相,大的部分。這些應力可以是實質平行(也就是水平)之 應力向量而與基板100的表面實質平行。這些應力也可以是實質垂 直之應力向量而與基板100的表面實質垂直。 '
圖1B顯示半導體基板1〇〇之一詳細橫剖面圖。如圖1A所示, 不一致區102在例如區域ι〇2Α處變的相當薄(例如朝向外側邊緣 處),該不一致區變得越來越容易因該垂直及水平應力而受傷害。 舉例來說,若拋光塾相對於基板表面而沿著方向移動,因下方 層1Ό4與拋光墊之間的第一摩擦係數與不一致區1〇2與拋光墊之間 的第二摩擦係數不同而引起水平應力,進而使得不一致區102之薄 的邊緣區域102A自下方層1〇4中分層。當不一致區丨〇2自下方層1〇4 拉開時,連接於不一致區102之一特徵部112也以垂直方向被拉扯 或,壓。舉例來說,特徵部112可以是一填滿導電材質(例如銅、 銘4等)之介層窗以便與下方層116中之裝置114相接觸。當導雷 材質被垂直拉離介層窗112時,與裝置114相接的區域便大幅減少。
圖1C顯示出由典型CMP處理所導致之損害132的另一個例 =。由於第一摩擦係數(例如在層1〇4與拋光墊之間)與位於介層 囪112内之導電材質之間的第三摩擦係數的不同,層1〇4可被拉離 介層窗112中之導電材質。圖1D顯示出由典型CMp處理所導致之損 害132之另一詳細圖。如圖1D所示,介層窗112中之導電材質相對 於層ι〇4而有些微凹陷。因此而顯露出層1〇4之邊緣134。邊緣134 可將應力更集中於邊緣處,俾使層1〇4的邊緣被拉離介層窗112 之導電材質。 由於層104被拉離介層窗112中之導電材質,在介層窗112之導 電材質以及層104之間便產生一空隙132。空隙132在後續的製程中 可引起無數的問題(例如腐蝕、錯位等等)。空隙132亦可能 降低與裝置U4相接的可靠性。如上述圖1A〜C所示,因 ^田 處理而施加於上層職級應力可損訂方—或多層之$徵= 112 及 114。 1306276· 第一部分:無應力平坦化 之一=發明之—實施例而顯示出—雙金屬鑲嵌處理中 程之基板2(K) °基板2GG已經在例如—雙金屬鑲後製
2〇〇。趣2ί^Ϊ一部份中圖案化。一光罩可用來圖案化基板 屏处^板〇包S 一大型但有點隔絕之特徵部202 (例如凹槽、介 )以及—較小型但有點闕之特徵部2G4以及許多密集緊縮 起的特徵部206。亦包含壁層21〇。障壁層21〇為一典型斑基 板2曰00或-導軸連線材_杯同的㈣。導物連線材質^可 以疋銅或銅合金或是其他導電材質。 導電内連線材質220之一超載部212延伸至特徵部2〇2、204及 206之上,並包含在超載部212的厚度上相應的局部變化214、216 及218二如圖所示,相較於較小特徵部204之在超載部212的厚度上 具有稍微較小的變化來說,較大的特徵部2〇2在超載部212的厚度 上具有相對應較大的減少。而密集緊縮特徵部2〇6在超載部212的 厚度上則有著些微增加。 典型的蝕刻處理係以相當一致的速率在整個晶圓區域上蝕刻 導電内連線材質220之超載部212,如此該典型蝕刻處理便可在靠 近密集t緊縮特徵部206之障壁層210暴露之前先暴露靠近大特徵部 202之障壁層21〇。總而言之,典型蝕刻處理並無法使導電内連線 材質之超載部212平面化。 、 圖2B顯示根據本發明之一實施例所增加之一添加層222。添加 層222係形成於超載部212的頂端。添加層222可實質上為一平面填 充材質(例如旋塗玻璃(SOG)、多晶矽、高分子抗蝕劑、雙層、 UV或熱固型材質或其他可以流動以形成一平坦表面且具有適| 的餘刻特性的材質)。另一種選擇是一相當薄型(例如厚度約25〜 100nm)的保形層224,其可包含於添加層222及超載層212之間。 保开》層224可以是一障壁層或是一黏附層。保形層224可以有較大 1306276 範圍的材質選擇而可用於添加層222。 添加層222以及超載部212實質具有1:1的蝕刻選擇性,如此後 續的触刻處理(例如電漿或氣體蝕刻處理)可以實質相同的速率 來蚀刻添加層222以及超載部212。 圖3顯示根據本發明之一實施例中之一實質平坦的超載部 21Γ。由於添加層222在一堆疊層2〇〇、210、212、222上形成一實 質平坦的表面,一第一蝕刻處理便可在整個區域上均勻地蝕刻添 加層222以及超载部212,直到局部變化214、216及218已實質消除 而使剩下的超載部212,實質上局部平坦。 '
典型的處方會包含在添加層222以及超載部212之間提供一 1:1 之蚀刻選擇性的情況。舉例來說,若添加層222為s〇G,且超載部 212為銅,則鹵素類(例如Cl、F、Br、I)化學品則可提供對soo 以及銅的蝕刻率控制以便可調整至所需之Li選擇性。雖然任何可 產生反應鹵素自由基的電漿供給氣體均可使用,通常的例子為 CF4、CL以及HCI。不同的處理參數,包含例如基板溫度之處理變 數的變化以及含有一或多個添加物(例如Ar、氏、c卜〇2、CH3X (X F’ Cl、Br、I)、CH#2以及CH4)可用來調整控制餘刻率、選 擇性、一致性並可降低腐蝕。 另種方法係關於錢射優先餘刻,乃以Ar或其他例如He、
Xe Ne Kr的惰性氣體以及其他添加物來作為銅超載部212的主 刻巧,俾對添加層222提供姓刻率之控制以及對剩餘銅&之 上表面提觀化。其他添加物可包含例如H2以及域CF4。這些處 理的^一個均可在約75°C〜·。C之間的大範圍溫度内操作。一 第一蝕刻處理乃設計為使剩餘超載部212,實質局部平挺化,i =m216及2酬_'除掉_之-或n刻處 錢部分的超載部212,。一拋紐刻處理將接續姓刻 載部212,自障壁210移除的那—終點。拋絲刻處理可^ 處理中。在拋光侧處理之後的後續處理可包含選 早J去除以及鈍化剩餘的導電材質22〇以防止腐蝕並提供之 11 1306276 ίίίίί定性。拋光蝴後之—額外處理並非設計用於大幅移 二之後處;之^生絲鈍化剩餘之導電材㈣崎止舰並提 Α柄示根據本發明之—實施财已經過第二次_處理之 導雷;導電材質(例如銅、含銅合金及組合物以及其他 露。貝)220的部分之外’障壁層21〇在所有區域均實質同時暴
例來與第二_處理可實質類似或可大不相同。舉 2〇2、綱置一致尺區Γ、216及218的關係(例如因特徵部 侧處理ΪΓ是Λ、改尺及/方層之集中度所引起),第一 理。㈣、w ΐ用域善超載部212之局部平坦性之姓刻處 時移除。以第及一部份均可在第-蝕刻處理 可移除大吾劍丄弟一银刻處理為一較多選擇性敍刻處理,其 經外露時厂、、’旦超载部212’至該終點(也就是當障壁層210已
加财高載部212且最好對障㈣ 理中。在另—方法中ϋ卞可有效第二餘刻處 ^射處理之—物理性優先侧或惰性氣體) 板溫度平衡之調整處晴mj數可包含例如反應物種之基 〇2、Ar、He、Xe包含—❹個添加物(例如H2、 平坦發二^實施例中,執行一局部 '、 中添加層222乃增加至導電超載 12 1306276 幅軟化超載部6G2之輪廓。鹵化銅可與銅超載部⑽維持一實们·· δΠίίΓ、操作7G5及71G可重複許多*以便實質平坦化超載部 6D所厂、'輪廓成果已實質平坦而成為後續輪廓6〇6,以及606,,,如圖 依照开> 巧而开)成化合物的方式所進行之銅超載部的化學 =通常可藉由在銅反應物齡面上氧化㈣達成。此例中的銅 il"包含元素銅在正氧化狀態下化學轉化成含銅之銅化合物。 =來說,在表面將銅氧化成一價銅或含銅氣化物(cuclor CuCl2)可在低溫(例如<2〇(rc)下在氣化電漿中發生。
、回韻處理包含將此銅化合物還原成另一種可揮發之化學化合 1勿因此在固定的基板溫度下可保留剩餘超載部602,的表面。舉 ^來說’可在反應氫物種(例如氏電漿)下將CuC12還原成揮發性 =C13。,轉化部回蝕之後,依照形狀轉化的另一種處理為超載部 2的大置移除,且同時進行銅超載部6〇2地形(例如輪廓) 坦化。 〇在操作715中,若超載部6〇2已實質平坦化,則本方法便停止 巧作。或者,若在操作715中,超載部6〇2並未實質平坦化,則本 操作方法便接著到上面之操作7〇5繼續進行。在一實施例中,操作 705〜715可在單-侧處理室中之原處發生。在另一選擇性實施 、例中’操作710則可在異處發生且可包含ECD或低下壓力CMp處理 以達成如圖6D所示之實質平坦的超載部6〇2,。 圖6A〜7所描述之操作方法可用來當作一平坦大量移除處 理,其同時處理不平坦超載部6〇2的平坦化以及移除大量之超載部 602。 夕基板200及600之局部平坦化可透過熟習此技藝者所熟知之許 多層厚度映射技術中之一或多個技術來決定。舉例來說,一渦流 感應器可繪製超載部212及212,的厚度,如同共同持有之由Gotkis 等人發明且在2002年12月23日申請之美國專利申請號 10/328,912,發明名稱為「system,Method And Apparatus For
14 1306276
Thin-Film Substrate Signal Separation Using Eddy Current」以及由
Gotkis等人發明且在2002年9月19曰申請之美國專利申請號 10/251,033 ’ 發明名稱為「System And Method For Metal Residue Deteetion ^nd Mapping Within A Multi-Step Sequence」中所說明 者,此兩篇内容均完整收錄於此以供參照。 立上述圖1〜7所描述之方法及系統說明了各種實質消除一超載 邓上之局部、圖案依存不一致區的方法。然而,上述圖1〜7所描 法及系統並未直接說明整體不一致區的修正方式。比起基
^及其他非局部性現象的不—致區,整體不—致區可包含 在基板中心之材質移除率的變化。 圖8顯不一流程圖,說明根據本發明之一實施例中,修正整體 ^^8〇° ° ^8〇5" * 在操作例如在超載部上具有特徵圖案依存不一致區。 车餘、盆上’,過例*cmp、ecp或上述圖1〜7所描述之方法及 i 支藝者熟知的方法’該局部不-致區可實質消 例如局料坦化超載部, 超載= 顯已實質去除且平坦化之 幾百埃切當^^且+触之峨舯财為,如厚度約 化平基射經—認並量 上述說明之熟習此枯一致£。該平坦化超載部可利用 處(在本處理室之外部) (在目刖之處理室中)或異 讓後著後續處理的:行而理可以是動態的且可 位置及數量乃藉中由^^8:5以定出之整體不-致區的 測出整體不-致區的特殊需求而次 1306276 除。舉例來說,若餘留的超載部902之中心厚度約5〇〇埃而邊緣 : 度約3〇〇埃時,則處方可調整成使中心到邊緣之不一致區均予以 :彳員而使整個障壁層210可同時外露。由於在回蝕處理時並沒有機械 力施加於基板上,故此無應力處理可避免上述之(:]^1)的問題。 、所選擇之處方(例如處理變數中之所選數值)對障壁層21〇乃 為選擇性的(換句話說,比起蝕刻銅的速率,此處方 ^ 的速率絲刻該障壁,例如,在這些處理中,相對於障壁$低 典型銅蝕刻的選擇性範圍約大於丨但低於3),且如此可極小化任 凹陷(例如在特徵部202、204及206中導電材質220之過量移除)。 % 拋光蝕刻對餘留超載部902以及障壁層210上的銅均且有相 較低的餘刻率’以便在障壁層210之剩餘障壁高度中可極小化 Γ當〇2高Γ=6。中之凹陷。如此,該抛綱對侧銅便不會i 亦可包含一最後回蝕處理。最後回蝕處理包含以適當 性和一致性控制來進行光罩材質以及/或ILD材質之回蝕,如 終結果可以最少的㈣及ILD損耗而可提供實體—致性 質平坦特徵部(例如在最後綱及雜移除處理
之任何,凹槽均為整體—致)。在這種情形下,最 將巴3--致處理而以尚選擇性來回蝕光罩材質,俾便極小 銅;?以來說,—低鹵素濃度以及低基 ㈣i m®·之自翻處理將轉—低細辭但仍足以化學餘 ,光罩,=何含有鹵素反應物種之電$供應氣體(例广 「二2 I可使用),刻率控制添加物則可包含Ar、〇2、 CH2F2,也可包含其他添加物。 最如倾狀末,級上之整體銅凹槽 f/^光罩/LD她林—断’則必須在處方巾增加變數以修 。舉例來說’通常的情況為因描述為中心快‘ :、’,均ΐ導不—致性所導致。不論是這些情況的哪 種句TV致基板上銅凹槽以及/或光罩/ILD損耗的變化。在光 16 1306276' 致性以及選擇性控 終鳴理時使用適當之-一心 得整體之平挺特成反制這些變化之補償而獲 心較大,:以 性含壓力 '基板上溫度變化、離子流二 應函素物源控制選擇性的變數包含反
第二部分:不均勻蝕刻 刿。合力局部或整體平坦化處理常會引起輕微不均勻敍 i 崎質在基板表闕相辦,此輕微不均句最為明 的詳細圖。上声之中一基板上層1000之一區域 1 射、㈣包3 一第一材質層1002以及一由第二材質 β之結構1010 (例如一介層窗、内連線結構等等)。第一 及々、求夕έ 導電材質(例如銅、1呂、錄、鐵、鈦、组等等以
)°導電材質_形成—通過第—材質層_至-形 ΐ二顯示)中之-裝置結構的内連線。結構1010亦 3或夕個熟習此藝者週知的襯裡型材質1006。 材質層職以及導電材質驅乃於位置1014處相遇。由 :歹1 _ P使是十分細微之第一材質層1〇〇2以及導電材質⑴⑽之 =不,餘,率的不同處理變數,導電材質便可發生非常輕微之凹 S度Ϊ)凹陷之凹陷深度(Ah)的範圍約在0〜500埃⑽並未依照 雪可用錢擇性侧第—材質層_而不需钱刻導 電貝04或襯裡材質。因此,終點蝕刻可大幅減少凹陷, 如此而使凹陷深度△11趨近於零。終點蝕刻乃詳細說明於共同擁有 17 1306276 之審查中的美國專利申請號10/769,522,申請日為2004/1/30,發明 名稱為「System and Method for Stress Free Conductor Removai:, : 此處並完整收錄以供參照。 第三部分:清洗
如上所述,前述無應力局部及整體平坦化方法可用來平坦化 一銅超載層。然而,通常所產生之外露且平坦的層卻具有一相對 粗糙的表面。圖11A顯示根據本發明之一實施例中一無應力平坦化 基板1100的詳細圖。無應力平坦化基板1100包含一形成於第一材 質層1002内之銅裝置1102。第一材質層1〇〇2之外露表面u〇3以及 銅裝置1102之外露表面1104乃相當粗链。外露表面_之粗縫度 係表示為粗糙值「rl」。銅表面11〇4之粗糙度則表示為粗糙值「U」。 粗糙值rl及r2為相關表面ι103及11〇4之峰至峰的平均尺寸。 若銅裝置1102以及第一材質層10〇2具有實質丨:丨蝕刻選擇 性’則rl及r2便實質相等。舉例來說,rl&r2可具有低於約驗爪 ,值。或者,若該蝕刻對第一材質層1002具選擇性,則^可小於或 等於r2。舉例來說,啊具有一低於約35nm的值,而r2則具有低於 約100nm的值。相反地,若該蝕刻對銅裝置11〇2具選擇性,則η可 大於或等於r2。舉例來說,!·2可具有—低於触啦的值,而d則具 有低於約lOOnm的值。表面之粗縫相信是因敍刻處理中強烈學 反應所引起的。 表面粗糙之一部分是可以忍受的(例如^及〇的值低於 約20埃)。然而,若rl&r2其中之一超過2〇埃,則一後續材質層便 無法妥善附著至表面1103及1104。舉例來說,表面測以及可能 形成於表面1104上的後續材質層(未顯示)之間可能產生空隙。 此種空隙騎降低練置觀以及後猜f層之_接觸ς積。 接觸面積的降低則會因例如電阻的增加而降低接觸效率。此等空 隙亦可促成腐蝕而更降低接觸。如同下面所將詳述者,一清洗處 18 1306276 之 在操作1420中’係平坦化基板之上表面。此 J質|有裝置依存平坦度不—舰以及錄置依存平坦度不一致 ,化基板n述之圖2A〜9的方式而在—無應力平坦化處理中平 ’ ί也可在任何適當之處理中進行平坦化,而可不 罟二ί正^餘應力即可成功將上表面平坦化成為實質沒有裝 置依存平坦度不-致區以及錄置依抑坦度不一致區。 第-含一第一材質(例如氧化物)以及-形成於該 传由2 裝結構(例如内連線、溝槽等等)。該裝置結構 ^由-弟材搞形成。該第二材f可以是—導電材質(例如銅、 Γ。S ίΐΐΐ述之組合等等)。第二材質亦可以為—非導電材 产。表面乃外露。裝置之表面係具有-第-表面粗糙 又第粗糙;度之平均粗糙值大於約40埃。 當-’係於""'上表面上進行—清洗處理以實質降低 低於約4。埃。清洗處理可以是一低下壓力cMp處- 至少並ΐΐ'Ϊΐΐ,一__處理或—清洗及清洗處理等 少八中之一或更多。之後本操作方法便可结束。 理李說明根據本發明之—實施例中之一基板處 j統15GG。基板處理祕測包含—平坦化處理工且⑽以及 一,應力清洗處理工具152G。如上所述,平坦化處理卫且151〇 =何可將基板1515平坦化至實質消除任何裝置依存:及非裝 ,依存不-顏的平坦化處駐具。在至少—實施辦 地理工具1510可執行上述圖2A〜9之平坦化處理。 热嫩無應力清洗處理卫具152G可以是—終點侧處理工具、-動 ,面處理工具、一刷盒、以及一低下壓力CMp處理工具等其 約 此處所用來說明本發明的「約」代表±1〇%。舉例來說, 23 1306276 250°C」表示介於225°C〜275°C之間的範圍。吾人更需瞭解到,上 述任一圖所表示之操作指令並非必須以所述順序操作,且前述操 作之所有處理對執行本發明並非必要。且前述任一圖中所說明^ 處理亦可安裝於儲存在一電腦或一微電腦控制系統(例如一處理 控制系統)中之RAM、ROM或硬碟的軟體内。 ^然本發明係以某些特定之實施例來說明,吾 ,内之精神及範圍之各種變更丄^ 内之範圍及等同物内作‘改。疋M在不雜所附ΐ請專利範圍
24 !3〇6276 簡化圖; 作之近接頭;根據本毛明之一實施例中執行一示範基板處理操 俯視顯示根據本發明之—實施例中—近接頭之一部分之— 示ΪΪί發明之—實施例中之—示範近接頭; 恢—侧+之—綱以及由近接 處理說明根據本發明之—實施例中於一無應力 理系、為一方塊圖’說明根據本發明之一實施例中之一基板處 元件符號說明: 100 半導體基板 102 不一致區 102 A 、102B、l〇2C、102D、102E、102F 升高部 104 下方層 112 特徵部(介層窗) 114 裝置 116 下方層 120 方向 132 損害 134 邊緣 200 半導體基板 202 特徵部 204 特徵部 206 特徵部 210 障壁層 26 1306276 212、212’ 超載部 t
214 局部變化 216 局部變化 218 局部變化 220 導電内連線材質 222 添加層 224 保形層 402 下方遮罩層 600 基板 602、602’ 超載部 604 添加層 606、606’、606” 輪廓 902 超載部 1000基板上層 1002第一材質層 1003 表面 1004第二材質層 1005 表面 1006襯裡型材質 1010結構 1014位置 1100無應力平坦化基板 1102銅裝置 1103 表面 1104 表面 1106蝕刻殘餘物 1150 清洗系統 1152 刷盒 1154清洗刷 27 1306276
1155 力 1156 支承裝置 1158 清洗化學品 1160 喷嘴 1170 低下壓力CMP系統 1172 拋光頭 1174 拋光墊 1175 滚輪 1176 下壓力 1177 方向 1200 基板 1202 來源入口 1204 來源出口 1206 來源入口 1210 IPA 1212 真空 1214 去離子水 1216 液面 1220 近接頭 1230 基板 1230a上表面 1230b底表面 1300 近接頭 1302 入口 1304 入口 1306 入口 1308 出口 1320 感應器 1350 液面 28 1306276 1352 中央區域 1515基板

Claims (1)

  1. 哪62雕件二:第咖〗9_申謝文申請專利範圍修正權書線〉 十、申請專·®·· 97ί!^! 1·—種基板的處理方法,包含下列步驟:6. I 8f£ 接收一具有一上表面之基板; 補充 1、叫4、H , L"丨丨丨 - 不-何Μ贿平坦度 應力於該基板上的平坦化^理|置或結構之應力相關失敗的 且無;致實=面置^ 一第一材質;以及 3. 置ΐΐ冓’形成於該第—材質内,該裝置結構具有-外露之 第二材質所=置及表面具有一第一表面粗糖度,該裝置結構乃由- 洗工ΐ用Si ϊί ίίί 清洗處理,該無應力清 2. 板的處理方法,其中該裝置結構係 3.
    =請專概圍第1項之基板的處理方法,其巾實質並 依存平坦度不,區且無非裝置依存平坦度不—致區^ 4. 表面係包含實質局部平坦且實質整體平坦之上表面。μ 如申請專利範圍第1項之基板的處理方法,其中< 平 =洗處理之至少-者實質降低該第-表面 5. 如申請專利範H第1項之基板的處理方法,其中 與該清洗處理之至少-者包含-動態彎液面處理β 一化處理 6·如申請專利範圍第丨項之基板的處理方法,其中該平坦化 包含一低下壓力CMP處理。 一 7.如申請專利範圍第6項之基板的處理方法,其中該低下壓 CMP處理包含施加低於約ipSi的下壓力。 人- ”306276 〇 ; ^ 卜兮月4壞更)正·頁i 申》月專利範圍苐1項之基板的處理 = 化處理 y•如申請專利範圍第1項之基板的處理 苴 含在該基板表面上使用-鮮。 去/、中知洗處理包 '\l=—^ "HSSiF:= 一近接頭表面; 複數個開口,位於該近接頭表面,該等開口 至少一處理化學品來源入口; 至少一真空來源出口;以及 至少一表面張力控制來源入口。 之基板的處理方法,其中該平坦化處理 13·=請專利範圍第旧之基板的處理方法, 该第一材質乃為選擇性。 /、甲及0洗處理對 14.如申請專利範圍第〗項之基板的處 該第二材質乃為選擇性。< ^其中赫洗處理對 =·如申請專利範圍第i項之基板的處 f/亥清洗處狀至少—者轉_基板;it力其巾5奸垣化處理 6_ 一,基板的處理系統,其包含: 垣化處Ξΐίίΐ ^中該平 敗的應力於該基板上;以及 裝置或、,構之應力相關失 二,應力清洗工具,用以在該基板上施加一益 1 ·申請專利範圍第16項之基板的處理系統,其、中該無應力处清洗 31 ' 1306276 ___________ .:1... * ; i ···, It- : ….... -----------------' f具包含能夠在介於一近接頭與該基板t商;£择一^態彎液面的 該近接頭,其中該近接頭包含: —近接頭表面; 複數個開口,位於該近接頭表面,該等開口包含: 至少一處理化學品來源入口; 至少一真空來源出口;以及 至少一表面張力控制來源入口。 專機圍糾項之基板的處理緣,其中該無應力清洗 Si含一清洗刷。 L9呈料18項之基板的處理系統,其中該無應力清洗 :式_化學品與—濕式侧處理卫具,且 =式_處獻具能夠在錄板之表面上施加濕柄刻g 2工0:ιΐ!1 專利範圍第18項之基板的處理系統,其中% “ 工具更包含能夠在介於-近綱與觀板 二錢應力清洗 21.如申請專利範圍第16項之基板的處理系 工具包含一低下壓力CMP工具。 、、^中該無應力清洗 的該近接頭。 η撐〜動態彎液面
    .〆 ip», ' is ,) 32
TW094121619A 2004-06-28 2005-06-28 Methods and systems for a stress-free buff TWI306276B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/879,598 US7129167B1 (en) 2003-03-14 2004-06-28 Methods and systems for a stress-free cleaning a surface of a substrate

Publications (2)

Publication Number Publication Date
TW200608481A TW200608481A (en) 2006-03-01
TWI306276B true TWI306276B (en) 2009-02-11

Family

ID=36742910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094121619A TWI306276B (en) 2004-06-28 2005-06-28 Methods and systems for a stress-free buff

Country Status (3)

Country Link
KR (1) KR101149346B1 (zh)
CN (1) CN100479104C (zh)
TW (1) TWI306276B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI623380B (zh) * 2011-01-26 2018-05-11 美商卡博特微電子公司 具有同心或趨近同心之多邊形溝槽圖案的拋光墊

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9724803B2 (en) 2012-03-30 2017-08-08 Acm Research (Shanghai) Inc. Nozzle for stress-free polishing metal layers on semiconductor wafers

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051481A (ja) 2001-08-07 2003-02-21 Hitachi Ltd 半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI623380B (zh) * 2011-01-26 2018-05-11 美商卡博特微電子公司 具有同心或趨近同心之多邊形溝槽圖案的拋光墊

Also Published As

Publication number Publication date
KR101149346B1 (ko) 2012-05-30
KR20060048646A (ko) 2006-05-18
CN100479104C (zh) 2009-04-15
CN1767155A (zh) 2006-05-03
TW200608481A (en) 2006-03-01

Similar Documents

Publication Publication Date Title
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6342448B1 (en) Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
CN101399222B (zh) 具有空气间隙的半导体元件的制造方法
US7208404B2 (en) Method to reduce Rs pattern dependence effect
EP1083597A2 (en) A method to create a controllable and reproductible dual copper damascene structure
TWI228794B (en) Method of selectively making copper using plating technology
JPH09167797A (ja) 半導体ウエハの金属パターン形成方法
IL170852A (en) System, method and standard for improved global plannerization of the Damascus-double type
US20040121583A1 (en) Method for forming capping barrier layer over copper feature
JP2003179135A (ja) 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法
TWI306276B (en) Methods and systems for a stress-free buff
US6821899B2 (en) System, method and apparatus for improved local dual-damascene planarization
JP2017532789A (ja) バリア層の除去方法及び半導体構造体の形成方法
US6448172B1 (en) Manufacturing method of forming interconnection in semiconductor device
TW439148B (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
US7129167B1 (en) Methods and systems for a stress-free cleaning a surface of a substrate
JP2000235973A (ja) 半導体装置およびその製造方法
TW304297B (zh)
CN100468688C (zh) 侧壁具有缓冲层的铜双镶嵌结构的制造方法
US6903011B2 (en) Displacement method to grow cu overburden
TW525248B (en) Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication
TW457683B (en) Cu damascene processes preventing hillock on the surface
KR100528449B1 (ko) 화학·기계적 평탄화 및 스핀 에치 공정을 이용한 반도체 소자의 상감형 금속배선 형성방법
TW527694B (en) Manufacturing method of damascene copper metal interconnection
TW508735B (en) A method to create a controllable and reproducible dual copper damascene structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees