TWI305273B - A test assembly for testing a ball grid array package device - Google Patents

A test assembly for testing a ball grid array package device Download PDF

Info

Publication number
TWI305273B
TWI305273B TW095131049A TW95131049A TWI305273B TW I305273 B TWI305273 B TW I305273B TW 095131049 A TW095131049 A TW 095131049A TW 95131049 A TW95131049 A TW 95131049A TW I305273 B TWI305273 B TW I305273B
Authority
TW
Taiwan
Prior art keywords
wires
electrically connected
detecting
wire
flip chip
Prior art date
Application number
TW095131049A
Other languages
English (en)
Other versions
TW200811454A (en
Inventor
Chi Sheng Chung
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW095131049A priority Critical patent/TWI305273B/zh
Publication of TW200811454A publication Critical patent/TW200811454A/zh
Application granted granted Critical
Publication of TWI305273B publication Critical patent/TWI305273B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

1305273 九、發明說明: 【發明所屬之技術領域】 本發明係涉及一種積體電路封裝,尤1 θ J衣兀具疋關於一種覆 晶接合產品之檢測組件。 【先前技術】 現今的晶片封裝體焊接技術’演變至今,歷經許多改 進,直至今日,大都是利用錫球連接的方式,即球形^ (ball gnd array,BGA)的連接方式。蚁,錫球的連 接方式可能會有假焊的情況,導致元件部份產生斷路情況 而發生故障。因此,各界皆為此提出解決方式。如美國專 利公報公告號第6534968號專利、第6535〇〇5號專利、第 6564986號專利與第6788092號專利,揭露了___
接錫球而形成-個以上串聯迴路,並經由探測某些接點之 電阻或電壓差之方式,用以決定錫球是否確實連接。以上 之技術揭露,利用「第i圖」作為說明。 一 矛i圖」所 不’ 一覆晶構裝件P10透過錫球P30而電性連接 P50,而且,覆晶構裝件P1〇包含一積體電路晶片^與一 基板P13’積體電路晶片P11係利用覆晶接合的方而 性連接於基板P13 -側’而另一方面基板pi3另一側細由 =形陣列之錫球P3G以焊㈣方式而連接於檢職 亚且於基板P13朝向檢測板P5〇之側具有複數個第一 導線P】5,此第-導線P15彼此電性連接於—對的錫球 5 1305273
P30 ’同樣地,於檢測板連接錫球Ρ3〇之侧亦具有複數個第 一V線P51,此弟一導線P51亦電性連接於—對的錫球 P30 ’且此第二導線P51所連接的一對錫球P3〇與第一導線 P15所連接的一對錫球P30係為不同對錫球,但是第一導 線P15與第二導線P51皆會共同連接於同一個錫球, 而使錫球P30經由第一導線P15與第二導線P51而形成一 個以上的串聯迴路’並施加電壓於此等串聯迴路上,以檢 測其電阻值或電壓差,而用以判斷錫球P3〇是否確實電性 連接於基板P13與檢測板P50。然而利用第一導線與第二 導線將錫球全部或部份串聯,而形成一串聯迴路的方式稱 為雛菊鏈(DaisyChain)檢測法,可快速地了解此覆晶構 裝件是否確實地透過錫球而電性連接另—元件上,而用以 =整錫球之材質與焊接k參數。但是,#檢測出某一串 恥迴路中的錫球有假焊的情況時,並無法馬上得知是那一 個锡球為假焊,且根據不同串物路的連接方式,更加難 卜鍋轉,㈣崎,僅能對檢 正行破壞,隸出線路後再兩兩測試焊球,方能 止確找出有問題的錫球。 【發明内容】 供所欲解決的技術題在於提 成,===,細娜爾之間形 阳了直接铋知有問題的錫球。 因此,為解決上述覆晶接合產品之檢測組件的技術問 6 1305273
題’本發明揭露-種覆晶接合產品之檢測組件,係包含一 覆晶構裝件與-測試板。此覆晶構裝件包含有一基板與一 積體電路晶片’此基板具有一第一表面及一相對之第二表 面’於第一表面上配置一以覆晶接合技術電性連接之積體 電路晶片與複數個第-測試塾,而第二表面上具有複數個 第-導線’第-導線係電性連接於複數個成對之錫球,且 ’I於每對錫球之第-導線係各自對應地電性連接於每—第 :測試墊。而檢測板—側具有複數個第二導線,第二導線 係電性連接於複數個成對之錫球,且不同於每一第—導線 所連接成對之錫球,並第二導線經由錫球而與第一導線形 成^少-個=聯迴路,而於檢測板另一側面具有複數個第 -測4墊,母—第二_係職地電性連接於介於每對 =之間的第二魏,以使每—第―測試墊係透過錫球而 與母一第二測試墊形成一導電路徑。 個、鱼:板,有一内層線路’此内層線路係具有複數 ¥、、: ’母—連接導線係紐連接於每-第-測試墊 /、Μ於成對錫球之間的第_導線。 具有複數個通孔,並於通孔巾電料電金 屬^吏母一通孔電性連接於成對錫球之間的第二導線盘每 一第二測試墊。 、可 亦或疋檢顺巾具有魏鱗電層 碰峨㈣積__谢,岐每== 】電性連接於母~第二測試墊與成對錫球之間的第二導 7 1305273 是檢測板中具有一内層魏,此内層線路係具有 ;執固接導線’每一連接導線係電性連接於每-第:, 式墊與成對錫球之間的第二導線。 弟叫則 因此,本發明之-種覆晶接合產品之檢測組件, =、線串聯錫球所形成的串聯迴路令,於成對的錫球之間 开測試點。因此,於兩兩測試點之間施加電塵,並予 ^測其额㈣賴麵方式,以敬每—錫球之優 另,而後再針對有問題之錫球加以進行分析,以改變錫球 之加工参數或材料。故本發明省卻了以往未能確定那一錫 f有問題而必須同時對多個錫球各別進行分析,而予以判 斷何者為有問題之錫球,相較於此,便可節省了檢測時可 觀的時間、設備與人力。 、,有關本發_特徵與實作,兹配合圖示作最佳實施例 詳細說明如下。 【實施方式】 請參閱「第2圖」、「第3A圖」與「第3B圖」,所示為 本發明之制她合剖φ讀目j^及制板觸球結合之 兩個視角不意圖。如「第2圖」所示,為本發明之一種覆 晶接合產品之檢測板2〇,其中此檢測板2〇係透過複數個 錫球14而電性連接於一覆晶構裝件1〇,此覆晶接合產品 之檢測板20係具有一個以上第二導線21丨與複數個第二測 武塾221 ’此些第二導線2U係設於檢測板2〇連接錫球14 之側,且此些弟—導線211電性連接於複數個錫球14 ,而 1305273 形成-個以上串聯迴路。如「第3A圖」所示,以本實施例 而吕,此第二導線211係整個將全部的錫球u串接於一 起’而形成_個串聯迴路。如「第3β圖」所示,複數個第 二測試墊221係設於檢測板2〇另一側,且每—第二測試墊 221電性連接於介於每對錫球u之間所連接的第二導線 211,如此,使每一第二測試墊221係透過錫球14與第二 導線211而形成一導電路徑。
因此,當欲檢測錫球是否有假焊情況時,便先以整個 串聯迴路作為檢測,而後逐漸縮小串聯迴路的範圍,=至 透過每-第二測試_快速地找出那-錫料有問題的錫 請參閱「第4A圖」、「第4B圖」與「第4C圖」,所示 為本發明之檢翁巾第二導軸第二職财同實施例連 接示意圖。如「第4A圖」所示,於檢測板2〇中開設有複 數個導電通孔30,係於孔31中電鍍導電金屬33而導 通於檢測板20之兩侧,使每一導電通孔3〇電性連接於 介於成對錫球14之間的第二導線211與每—第二測試墊 221。如「第4B圖」所示,其中檢測板2〇中具有複數個導 電層40’每一導電層40係由複數個導電片41呈堆積 狀排列於檢測板20中,而導通於檢測板2〇之兩側, 且每一導電層40係電性連接於每一第二測試墊221與介於 成對錫球14之間的第二導線211。如「第4C圖」所示, 其中檢測板20中具有一内層線路5〇,此内層線路5〇係具 有複數個連接導線51,此連接導線51導通於檢測板2〇 1305273 墊纫盘入於Γ運接導線51係電性連接於每一第二測試 墊纫與介於成對錫球14之間的第二導線2n。 本圖」、「第6A圖」與「第_」,所示為 μ-ΪΓΓ 檢測組件組合剖面示意圖、錫球 如、「第?Π示意圖以及錫球與第二導線連接示意圖。 紐件,勺人二不,本發明係為—種覆晶接合產品之檢測 件10呈:一:曰曰構裝件10與一檢測板20。此覆晶構裝 有—第、矣^ 與一積體電路晶片121,此基板η具 f弟—表面12及一相對之第二表面13,此第-表面12 _=1以覆晶接合技術電性連接之積體電路晶請愈 並於第二表面13上具有複數個第 …如厂第::,^係電性連接於複數個錫球 =電性連接於兩個錫球14。並且每一第一測試塾= ㈣應地雜連接於介於每_球14之間 =娜,-第-表面㈣其相對之3 第1 2’於弟二表面21具有複數個第二導線21卜每一 ==連•複數個錫球14,如「第_」 球14。如第Γ二弟二導線211係電性連接, 如#5圖」所不,第二導線211所連 =與第_導線131所連接的兩個錫球 = =球14’如此第二導線211經由錫球14而與第= 線131形成至少一個串聯 ^ 第二測气墊切,备Γ 弟四表面22具有複數個 貝Μ墊221 ’母-第二測試塾221係對應地電性連接 10 13〇5273 於介於每對錫球】4之間的每一第二導線2n,以使每一第 一測試墊]透過錫球14而與每一第二測試塾2 一導電路徑。 清參閱「第7圖」’所示為本發明之基板設置内層線路 示意圖。如「第7圖」所示,其中基板Μ具有一内層線 路123 ’此内層線路123係具有複數個連接導線⑼,此連 接導線124導通於基板u之兩側,且每一連接導線124 係電性連接位於第—面12的每―第—測試独2鱼介於每 對錫球14之間的位於第二表面13的第一導線i3i。 而本發明之覆晶接合產品之檢測扳係運用前述說明檢 測板,已詳細述明,於此不在贅述。 雖然本發日⑽祕之較佳實_揭露如上,社並非 33:=,,熟習相像技藝者,在不脫^發明 之專利伴^ R w可作鱗之更動朗飾,目此本發明 者為準 視本朗書所附之申請專鄕圍所界定 【圖式簡單說明】 7示意=」細°敝瓣編彻結構剖 弟2圖」係顯示本發明之檢測板組合剖面示意圖; 11
1305273 「第3A圖」與「第3B圖」係顯示本發明之檢測板與 錫球結合之兩個視角示意圖, 「第4A圖」、「第4B圖」與「第4C圖」係顯示本發明 之檢測板中第二導線與第二測試墊不同實施例連接示意 圖, 「第5圖」係顯示本發明之本發明之覆晶接合產品之 檢測組件組合剖面示意圖; 「第6A圖」係顯示本發明之錫球與第一導線連接示意 圖; 「第6B圖」係顯示本發明之錫球與第二導線連接示意 圖;及 「第7圖」係顯示本發明之基板設置内層線路示意圖。 【主要元件符號說明】 P10 覆晶構裝件 P11 積體電路晶片 Π3 基板 P15 第一導線 P30 錫球 P50 檢測板 P51 第二導線 10 覆晶構裝件 12 1305273
11 基板 12 第一表面 121 積體電路晶片 122 第一測試墊 123 内層線路 124 連接導線 13 第二表面 131 第一導線 14 錫球 20 檢測板 21 第三表面 211 第二導線 22 第四表面 221 第二測試墊 30 導電通孔 31 孔 33 導電金屬 40 導電層 41 導電片 13 1305273 50 内層線路 51 連接導線
14

Claims (1)

  1. 1305273 十、申請專利範圍: 1. 一種覆晶接合產品之檢測組件,其包含: 一覆晶構裝件,該覆晶構裝件具有一基板,該基板 之一側面上具有一以覆晶接合技術電性連接之積體電 路晶片與複數個第一測試墊,該基板之另一侧面上具有 複數個第一導線,複數個成對錫球分別電性連接於相對 應之每一第一導線,且該些第一導線各自對應地電性連 接於每一第一測試墊;以及 一檢測板,其一侧面具有複數個第二導線,該些第 二導線係分別電性連接於與每一第一導線所電性連接 之該成對錫球之一,使每一第二導線經由成對錫球之一 而與每一第一導線形成一串聯迴路,而該檢測板另一侧 具有複數個第二測試墊,每一第二測試墊係對應地電性 連接於該些第二導線,使每一第一測試墊係透過每一第 一導線與每一第二導線共同連接之成對錫球之一而與 每一第二測試墊形成一導電路徑。 2. 如申請專利範圍第1項所述覆晶接合產品之檢測組 件,其中該基板中具有一内層線路,該内層線路係具有 複數個連接導線而導通於該檢測板之兩侧,每一連接導 線係電性連接於每一第一測試墊與介於每對錫球之間 的每一第一導線。 3. 如申請專利範圍第1項所述覆晶接合產品之檢測組 件,其中該檢測板具有複數個導電通孔,使每一導電通 孔電性連接於介於每對錫球之間的每一第二導線與每 15 1305273 一第二測試墊。 4. 如申請專利乾圍第1項所述覆晶接合產品之檢測組 件,其中該檢測板中具有複數個導電層,每一導電層係 由複數個導電片呈堆積狀排列於該檢測板中,而導通於 該檢測板之兩侧,使每一導電層係電性連接於每一第二 測試墊與相對應的每一第二導線。
    5. 如申请專利範圍弟1項所述覆晶接合產品之檢測組 件,其中該檢測板中具有一内層線路,該内層線路係具 有複數個連接導線而導通於該檢測板之兩侧,每一連接 導線係電性連接於每一第二測試墊與相對應的每一第 二導線。
    16
TW095131049A 2006-08-23 2006-08-23 A test assembly for testing a ball grid array package device TWI305273B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW095131049A TWI305273B (en) 2006-08-23 2006-08-23 A test assembly for testing a ball grid array package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095131049A TWI305273B (en) 2006-08-23 2006-08-23 A test assembly for testing a ball grid array package device

Publications (2)

Publication Number Publication Date
TW200811454A TW200811454A (en) 2008-03-01
TWI305273B true TWI305273B (en) 2009-01-11

Family

ID=44767711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095131049A TWI305273B (en) 2006-08-23 2006-08-23 A test assembly for testing a ball grid array package device

Country Status (1)

Country Link
TW (1) TWI305273B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI486598B (zh) * 2012-09-06 2015-06-01 Tpk Touch Solutions Xiamen Inc 電性連接組件及其檢測方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI486598B (zh) * 2012-09-06 2015-06-01 Tpk Touch Solutions Xiamen Inc 電性連接組件及其檢測方法

Also Published As

Publication number Publication date
TW200811454A (en) 2008-03-01

Similar Documents

Publication Publication Date Title
TWI443349B (zh) 具有偵知晶片斷裂結構之半導體裝置
US7741834B2 (en) Method to monitor substrate viability by a sensor mounted to a substrate
US20080290885A1 (en) Probe test system and method for testing a semiconductor package
KR102702092B1 (ko) 반도체 테스트 장치 및 그 테스트 방법
KR101390140B1 (ko) 저항 측정 구조를 갖는 3차원 집적 회로 및 이의 이용 방법
CN112309882B (zh) 三维集成器件焊接可靠性试验方法及监测系统
US20090015278A1 (en) Apparatus to monitor substrate viability
TWI585426B (zh) 電子裝置之基板及包含其之電子裝置
TWI305273B (en) A test assembly for testing a ball grid array package device
KR102124550B1 (ko) 전기 특성의 검사 방법
JP4179234B2 (ja) 半導体装置
US20060091535A1 (en) Fine pitch bonding pad layout and method of manufacturing same
JP2006165325A (ja) Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法
JP5764897B2 (ja) 半導体パッケージ基板の検査方法
KR101112567B1 (ko) 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판
US9535108B2 (en) Inspection apparatus and inspection method
KR100871386B1 (ko) 반도체 패키지 및 이의 제조 방법
US20230352387A1 (en) Built-In Serial Via Chain for Integrity Monitoring of Laminate Substrate
JP7468164B2 (ja) 配線基板、及びその検査方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
WO2024036910A1 (zh) 检测封装芯片性能的结构及方法
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
JP2021004887A (ja) 電気特性の検査方法
JP5014943B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
KR100876964B1 (ko) 반도체 패키지 제조용 테스트 보드