TWI304237B - Process for packaging a flip chip on a leadframe - Google Patents
Process for packaging a flip chip on a leadframe Download PDFInfo
- Publication number
- TWI304237B TWI304237B TW093127345A TW93127345A TWI304237B TW I304237 B TWI304237 B TW I304237B TW 093127345 A TW093127345 A TW 093127345A TW 93127345 A TW93127345 A TW 93127345A TW I304237 B TWI304237 B TW I304237B
- Authority
- TW
- Taiwan
- Prior art keywords
- bumps
- lead frame
- flip chip
- adhesive
- flip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
1304237 五、發明說明(1) 【發明所屬之技術領域】 本發明係有關於一種覆曰 種在導線架上覆晶封裝之製;封裝製程’㈣係有關於-【先前技術】 ^封裝(flip chip package)係為 發展重心,基板與導線架均可 曰 對裝技術的 然而一般導線架之複數個導腳並^ ^日:之承載70件, 成^ Π ^ 腳並不容易製作出基板之防鋥 層,故凸塊之銲接面積無法有效界定,因此當以一曰 片之複數個凸塊接合於該些導腳時,該些 散而影響接合後之凸塊高度,為控制該些凸塊高1貝= 民國專利公告4985 1 7「具控制潰縮量功能之導線架及且 該導線架之覆晶型半導體封裝件」係揭示有一種覆晶型 導體封裝件,其係包括一導線架、至少一半導體覆^晶片 以及一封裝膠體,該導線架係具有一覆晶晶片座及鄰接該 覆晶晶片座配置之多數導腳,其中該覆晶晶片座高度係^ 於該等導腳厚度,且該覆晶晶片座與該等導腳間之高度差 不超過提供半導體覆晶晶片與該等導腳電性連接用之多數 導電元件(凸塊)之南度’該半導體覆晶晶片係藉由多數導 電元件(凸塊)將該半導體覆晶晶片電性連接至該等導腳 上’該封裝膠體係用以包覆該半導體覆晶晶片及多數導電 元件(凸塊)於該導線架上,雖然該覆晶型半導體封裝件可 藉由該覆晶晶片座與該等導腳間之高度差來控制該等導電 元件(凸塊)迴銲後之高度,但於該導線架之製作過程中, 為控制該導線架之該覆晶晶片座與該等導腳間之高度差不
第6頁 1304237 五、發明說明(2) "—: 超過該等導電元件(凸塊)之高度,常造成該導線架之良率 過低’增加成本,且該覆晶晶片座高度之變異性也太大, 使得該半導體覆晶晶片覆晶接合後之高度之變異性也增 大。 【發明内容】 本發明之主要目的係在於提供一種在導線架上覆晶封 裝製程,首先以一黏晶膠將一覆晶晶片黏接於一導線架之 ^晶片承座,以使該覆晶晶片之複數個凸塊對平於該導線 架之複數個導腳,再形成一封膠體,以密封該覆晶晶片之 該些凸塊,之後進行一回銲步驟,以使該些凸塊銲接於該 導線架之該些導腳,並且藉由該封膠體局限該些導腳供該 些凸塊之接合面積,避免該些凸塊潰縮造成該覆晶晶片上 浮或滑動。 •本發明之次一目的係在於提供一種在導線架上覆晶封 裝^程,其係以一黏晶膠將一覆晶晶片之一主動面貼合至 二導線^之一晶片承座,以在固化該黏晶膠後,使該覆晶 晶片固定於該導線架,以避免進行壓模與回銲步驟時,該 覆晶晶片產生位移。 依本發明之在導線架上覆晶封裝製程,其係包含提供 —導線条,該導線架係具有複數個導腳及一晶片承座,接 著,形成一黏晶膠於該晶片承座,之後,以該黏晶膠貼合 覆晶晶片之一主動面至該晶片承座,該覆晶晶片係具有 上述之主動面及一背面並包含複數個在該主動面之凸塊, 在固化該黏晶膠之後,接著形成—封膠體,以密封該覆晶 1304237 五、發明說明(3) 晶片之該些凸塊並局限兮此 接合面積,最後,進2;;:;回供凸塊或銲料之 些導腳,以構成-覆晶封裝構^ 传該些凸塊導接該 【實施方式】 參閱所附圖式,本發明將丨爽 士主灸胡筮T国丄个知a將列舉以下之實施例說明。 喷參閱第1圖,本發明在莫綠& 要包含有.「摇徂導 覆晶封裝製程係主 ^3有.k供具有晶片承座之導線架」步驟i、 成黏晶膠於晶片承座」步驟2、 「貼合覆晶晶片之‘ 至黏晶膠」步驟3、「預烘烤黏θ赚半跡1 「 莉® . 顶L涔黏日日膠」步驟4、「形成封膠 體」步驟5以及「回銲」步驟6。 , ’ 依本發明之第一具體實施例,一種在導線架上覆晶封 衣製程,首先,請參閱第2圖,在r提供具有晶片承座之 導線架」步驟1中,提供一導線架11〇,該導線架11〇係具 有複數個導腳111及一晶片承座Η2,較佳地,可在該些導 腳111之一上表面111a形成複數個銲料120,該些銲料12〇 係可為錫63/鉛37之共晶鮮料。 請再參閱第3圖,在「形成黏晶膠於晶片承座」步驟2 中’形成一黏晶膠130於該晶片承座112之一上表面112a, 該黏晶膠1 3 0係可為一種絕緣性之熱固性導熱黏膠。 請再參閱第4圖,在「貼合覆晶晶片之主動面至黏晶 膠」步驟3中,以該黏晶膠1 30貼合一覆晶晶片1 40於該晶 片承座112,該覆晶晶片140係具有一主動面141及一背面 142並包含有複數個在該主動面141之凸塊143,該些凸塊 143係可為共晶凸塊,該些凸塊丨43係設於該主動面141之 1304237 五、發明說明(4)
周邊,在本實施例中,該主動面1 41係大於該晶片承座 112,該黏晶膠130係黏合該覆晶晶片140之主動面丨41與該 導線架110之晶片承座11 2,並使該些凸塊143對準於該導 線架110之該些導腳111並接觸該些銲料120,此外,在形 成該黏晶膠130於該晶片承座111之步驟中,該黏晶膠13〇 之高度係高於該些凸塊1 43之高度。接著,執行一「預供 烤黏晶膠」步驟4,以固化該黏晶膠1 30,使該覆晶晶片 140固定於該導線架11〇,並使該覆晶晶片14〇之主動面141 與該些導腳111之間距被該黏晶膠130固定,該黏晶膠丨3〇 之固化溫度係低於該些銲料120之熔化溫度(例如為攝氏 183度)與該些凸塊143之溶化溫度,即在該步驟4之預烘烤 溫度係低於該步驟6之回銲溫度,故在固化該黏晶膠丨3 〇之 過程中,該些銲料120或該些凸塊133並不會熔化。
請再參閱第5圖,在「形成封膠體」步驟5中,形成一 封膠體150於該導線架11〇之該些導腳in,以密封該些凸 塊1 4 3及该些録料1 2 0,較佳地,該封膠體1 5 0係包覆該覆 晶晶片140之背面1 42,且該些導腳1 11之一下表面1 1 ib與 該晶片承座112之一下表面112b係顯露於該封膠體15〇,之 後可再進行一後固化製程(p0St mold cure),以增進該封 膠體150與該些導腳ιη以及該覆晶晶片13〇之背之結 合強度,在形成該封膠體150與固化過程中,最高溫度一 般係控制在攝氏1 7 5至1 8 0度,仍低於該些銲料1 2 0之溶化 溫度(攝氏183度)與該些凸塊133之熔化溫度,故該些鋅料 1 20與該些凸塊丨33亦還不會熔化銲接。
1304237 五、發明說明(5) 請再參閱第6圖’進行該r回銲」步驟6,使得該些凸 塊143銲接於該些導腳in,以構成一覆晶封裝構造,在回 銲過程中’由於该覆晶晶片14〇之主動面141與該些導腳 111之間距係已被该黏晶膠1 3 0固定,且該些凸塊14 3及該 些銲料120係被該封膠體15〇密封,當該些銲料12〇與該些 凸塊143因回銲溫度升高而產生熔融銲接於該些導腳丨^ 時,其可炼化流動空間已被該封膠體丨5〇限制,因此不會 造成該些凸塊143潰縮而使該覆晶晶片14〇上浮、下沉或滑 動’該些凸塊1 4 3係能順利銲接至該些導腳丨丨1,以電性連 接該覆晶晶片140與該導線架。 本發明之回銲步驟係在形成該封膠體15〇之後進行, 不同於習知之覆晶封裝製程,習知係先進行回銲步驟使凸 塊與導腳接合’再形成一封膠體以包覆凸塊,因此,本發 明可則用該封膠體1 50局限該些導腳111在回銲時供該些銲 料120與該些凸塊143之接合面積,以避免該些凸塊143在 回銲步驟潰散擴散至整個導腳1 1 1而影響接合後之凸塊高 度覆晶晶片。 依本發明之弟二具體實施例,一種在導線架上覆晶封 裝製程,首先’請參閱第7圖,在步驟1中,提供一導線架 21 0,該導線架2 1 0係具有複數個導腳211及一晶片承座 212 ’並於该些導腳211形成複數個鲜料220,該些銲料220 係可為錫6 3 /錯3 7之共晶銲料;請再參閱第8圖,在步驟2 中,形成一黏晶膠230於該導線架210之晶片承座212,較 佳地,該黏晶膠2 3 0係包含有至少一固定尺寸之間隔物
第10頁 1304237 五、發明說明(6) 231,用以界定該覆晶晶片240之主動面241與蝽導線架210 之晶片承座2 1 2之黏合間距;請再參閱第9圖,在步驟3 中’以該黏晶膠23 0貼合一覆晶晶片240之一主動面241於 該晶片承座212 ’該覆晶晶片240係另具有一對應於該主動 面241之背面242並包含複數個在該主動面241之凸塊243, 在本實施例中,該些凸塊243係為高鉛凸塊或其它高溶點 金屬凸塊,該黏晶膠230係貼合該覆晶晶片240之主動面 241與該導線架210之晶片承座212,且該些凸塊243對準該 些導腳211並接觸該些銲料220,接著固化該黏晶膠230,
該黏晶膠230之固化溫度係低於該些銲料220之熔化溫度 (攝氏1 83度),故在預烘烤該黏晶膠丨3〇之步驟4中,該些 鲜料220並不會溶化。 請再參閱第1 0圖,執行上述之步驟5,形成一封膠體 250於該導線架2 1〇之該些導腳211,以密封該些凸塊24 3, 之後叮再進行一後固化製程(post mold cure),以增進該 封膠體250與該些導腳21 !以及該覆晶晶片23〇之背面232之 結合強度,在形成該封膠體25〇與固化製程中,最高溫产 一般係控制在攝氏175至18()度,仍低於該些銲料22〇之^ 化溫度(例如為攝氏183度),故該些銲料22〇亦還不會熔
兮此Ϊ後…亍「回銲」步驟6,使得該些凸塊2 4 3導 =:211 ’以構成一覆晶封裝構造,在回銲過程中 0 2 ^二凸塊243係為高鉛凸塊或其它高熔點金屬凸塊 -有該些銲料22 0會溶化鲜接該些凸塊⑷與該
第11頁 1304237 五、發明說明(7) 211,並利用該封膠體2 5 0局限該些導腳211在回銲時供銲 料220之接合面積與該些凸塊243供銲料220之接合面積, 以避免該些銲料220回銲步驟潰散擴散至整個導腳211而影 響接合後之強度。 ' 、本發明之保護範圍當視後附之申請專利範圍所界定者 為準,任何熟知此項技藝者,在不脫離本發明之精神和# 圍内所作之任何變化與修改,均屬於本發明之保護範軏
1304237 圖式簡單說明 【圖式簡單說明】 Ξ .依據本發明在導線架上覆晶封裝之流程圖。 上覆曰封V制依,本發明之第一具體實施例,一種在導線架 第7至曰10图導線架在封裝過程中之截面示意圖。 =0曰圖.依本發明之第二具體實施一插: 圖。 導線木在封裝過程中之截面示意 元件符號簡單說明: 1 提供具有晶片承座之導線架 2 形成黏晶膠於晶片承座 3 貼合覆晶晶片之主動面至黏晶膠 4 預烘烤黏晶膠 少 5 形成封膠體 6 回銲 110 導線架 111 b下表面 112 b下表面 120 銲料 140 覆晶晶 143 凸塊 111 導腳 112 晶片承座 111 a上表面 11 2 a上表面
片 130 141 黏晶膠 主動面 142 背面 150 封膠體 210 導線架 211 導腳 220 銲料 212 晶片承座
第13頁 —^
1304237 圖式簡單說明 230 黏晶膠 231 間隔物 240 覆晶晶片 241 主動面 242 背面 243 凸塊 250 封膠體
II·! 第14頁
Claims (1)
1304237
年月曰 六、申請專利範圍 【申請專利範圍】 1、一種在導線架上覆晶封裝製程,包含: 提供一導線架,該導線架係包含有複數個導腳及一晶 片承座; 形成一黏晶膠於該晶片承座; 以該黏晶膠貼合一覆晶晶片之一主動面至該晶片承 $ ’該覆晶晶片係包含有複數個在該主動面之凸塊; 形成一封膠體,該封膠體係密封該些凸塊並局限對該 些導腳之銲接面積;以及 於封膠之後進行一回銲步驟,使得該些凸塊導接該些 導在回系"過程’該覆晶晶片之主動面與該些導腳之間 距係已被該黏晶膠舆該封膠體固定。 γ、如申請專利範圍第i項所述之在導線架上覆晶封裝製 程,在形成該封膠體之前,其另包含:提供一預烘烤步 驟’以固化該黏晶膠。 3如申明專利範圍第2項所述之在導線架上霜封#制
坚〇现興該些導腳。 以供銲接該 項所述之在導線架上覆晶封裝製 、如申請專利範圍第5項所述之 ,其中該些凸塊係為高鉛凸塊。 1304237
如申^專利範圍第5項所述之在導線架上覆晶封裝製 程,其中該些銲料之熔化溫度係高於該黏晶膠之固化溫 如申明專利乾圍第1項所述之在導線架上覆晶封裝製 程’其中該些凸塊係與該些導腳銲接接合。 9、如申請專利範圍第8項所述之在導線架上覆晶封裝製 中〃亥些凸塊之溶化溫度係南於該黏晶膠之固化溫 度。 1 〇、如申請專利範圍第i項所述之在導線架上覆晶封裝製 程’其中在形成該黏晶膠於該晶片承座之步驟中,該黏晶 膠之塗施高度係高於該些凸塊之高度。 11、 如申請專利範圍第1項所述之在導線架上覆晶封裝製 ,’其中該黏晶膠係包含有至少一間隔物(spacer),以界 定該覆晶晶片之主動面與該導線架之晶片承座之距離。 12、 如申請專利範圍第1項所述之在導線架上覆晶封裝製 程’其中該覆晶晶片之主動面係大於該晶片承座。
第16頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093127345A TWI304237B (en) | 2004-09-09 | 2004-09-09 | Process for packaging a flip chip on a leadframe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093127345A TWI304237B (en) | 2004-09-09 | 2004-09-09 | Process for packaging a flip chip on a leadframe |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200610070A TW200610070A (en) | 2006-03-16 |
TWI304237B true TWI304237B (en) | 2008-12-11 |
Family
ID=45070892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093127345A TWI304237B (en) | 2004-09-09 | 2004-09-09 | Process for packaging a flip chip on a leadframe |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI304237B (zh) |
-
2004
- 2004-09-09 TW TW093127345A patent/TWI304237B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW200610070A (en) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI255020B (en) | Stacked die semiconductor device | |
TWI495021B (zh) | 半導體封裝結構的製造方法 | |
US8420521B2 (en) | Method for fabricating stack structure of semiconductor packages | |
TWI601219B (zh) | 電子封裝件及其製法 | |
TWI550741B (zh) | 四方扁平無接腳封裝及其製造方法 | |
JP3813797B2 (ja) | 半導体装置の製造方法 | |
KR101661442B1 (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
US6600232B2 (en) | Flip-chip semiconductor package structure and process for fabricating the same | |
TWI311352B (en) | Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process | |
US10472231B2 (en) | Assembly and packaging of MEMS device | |
US20020162679A1 (en) | Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies | |
JP2009518875A (ja) | 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法 | |
TW201306202A (zh) | 半導體封裝件及其製法 | |
TW201528459A (zh) | 晶片的封裝結構及其製造方法 | |
US20060214308A1 (en) | Flip-chip semiconductor package and method for fabricating the same | |
JP7189672B2 (ja) | 半導体装置及びその製造方法 | |
TWI582867B (zh) | 晶片封裝製程 | |
KR20120042240A (ko) | Tmv 패키지온패키지 제조방법 | |
TWI311806B (en) | Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same | |
JP2004282042A (ja) | 半導体デバイスのアセンブリ法 | |
JP3857574B2 (ja) | 半導体装置及びその製造方法 | |
TWI304237B (en) | Process for packaging a flip chip on a leadframe | |
US20070281397A1 (en) | Method of forming semiconductor packaged device | |
TWI273681B (en) | Semiconductor package with flip chip on leadless leadframe | |
US20140099755A1 (en) | Fabrication method of stacked package structure |