TWI299847B - Analog output buffer circuit for flat panel display - Google Patents
Analog output buffer circuit for flat panel display Download PDFInfo
- Publication number
- TWI299847B TWI299847B TW94144667A TW94144667A TWI299847B TW I299847 B TWI299847 B TW I299847B TW 94144667 A TW94144667 A TW 94144667A TW 94144667 A TW94144667 A TW 94144667A TW I299847 B TWI299847 B TW I299847B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- electrically connected
- circuit
- input
- source
- Prior art date
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Electronic Switches (AREA)
Description
I299^7w,doc/g 九、發明說明: 【發明所屬之技術領域】 本發明是關於一種類比輸出緩衝電路,且特別是關於 一種適用於平面顯示器的類比輸出緩衝電路。 【先前技術】 在液晶顯示器中,雖然低溫多晶矽(1〇w temperature poly-sihcon,簡稱LTPS)製程具有將驅動電路與控制電路 積體化至面板上的優點,但是相對於單晶矽(single crystal silicon)而言,低溫複晶矽仍具有低載子移動率(m〇biUty)、 尚截止電麼、薄膜電晶體(thin f|im transist〇r,簡稱τρτ)電 性不均勻等問題,且製程穩定性也不如一般單晶矽製程穩 定,導致電路在積體化至面板上時電性不容易控制,造成 電路設計上的困難。 一此外,由於吼號端的阻抗負載與面板端的阻抗負載不 同,如果直接由訊號端輸入面板端也會發生訊號失真的問 題,且會導致灰階顯示不正確。所以,在訊號端與面板端 之間一般會藉由一類比輪出緩衝電路去驅動面板端的負 載,此輸出緩衝電路必須完整呈現訊號端所輸入的訊號,' 同日守也隔離吼號端與面板端的負載,使訊號端不會因為面 板端負載的改變而使輸出訊號失真。 由於傳統輸出緩衝電路設計不良與複晶矽薄膜電晶體 (poly-silicon TFT)電性不均的問題,而使得經由輸出緩^ 電路輸出的訊號會發生失真的現象,也就是說,其訊號和 原先訊號端所傳送的訊號不一樣,反而造成顯示器上=書 1299847, :wf.doc/g 面品質不佳。因此叫固可以克服低溫複晶石夕製程中品質 不穩定的類比輸出緩衝電路對於低溫複晶石夕顯示器的訊號 驅動而言相當重要。 & 圖1為-傳統的類比輪出緩衝電路,其中_ N10與P型電晶體P10皆為複晶石夕薄膜電晶體。請參照^
1 ’電晶體N10與電晶體P10串聯電性連接於電壓源VDD 與電壓源VSS之間。輸人節點IN電性連接至電晶體删 的閘極與電晶體H0的閘極,輸出負載電容CL電 於輸出節點OUT與接地GND之間,及輸出節點〇υτ電 性連接至電晶體Ν10與電晶體ρ1〇的共用節點。i中 出負載電容CL係輸出節點0UT所電性連接的面板上金: (pixel)之總電容。 旦尔 =:號Vin經由輸入節點IN輸入,輸出訊號— 則經由輸出端點OUT輸出,其輸入訊號v ,如圖2所示。由圖2可以看到當輸増Vi= =上升到6伏特時,輸出麵ν_明顯無法上升至6伏 二即輸,訊號經由輸出緩衝電路後的輪出訊號電位無法 Ή輸入訊號相同。 …、 圖3為另一傳統的類比輸出緩衝電路,其盥 要差別在於利用—輸入電容C3〇與開關〜= :二:3示電:之輪入與輸出訊號電位無法相同的缺 容S31、S33導通時’可以在輪入電 上储存一龟壓差,然後關閉開關S31、S33 開關啦,則輸入訊號Vin經由輸入電容⑽會得== 7
l299UZ,oc/g 入訊號Vin加一電壓差的電壓訊號,藉以提升原先的輸入 亂號準位。 但是因為電晶體N10作為開關元件在關閉時的非理想 特性,即使輸出訊號Vout電位上升到使得電晶體N10關 閉時,仍會有漏電流流過並對輸出負載電容CL不斷充電, 造成輸出訊號Vout高於輸入訊號Vin的問題。圖3的電路 之輸入訊號Vin與輸出訊號Vout如圖4所示,可以明顯看 出輸出訊號的準位明顯隨著時間而上升,並且超出輸入訊 號的準位,造成輸出訊號Vout的失真。 【發明内容】 本發明的目的是在提供一種類比輸出緩衝電路,適用 於平面顯示器,利用增加一電流源提供補償電流的方式, 避免電晶義漏f流使輸&織失真,並且降烟電晶體 電性變異對訊號傳輸的影響,提升電路穩定性。 且 本發明的另一目的是在提供一種類比輸出緩衝電 路’適用於平面騎H,可以在不制f容充電的方 升一辦位,達到輸出訊號不失 …9效果,減少晶片面積與降低成本。 ^達成上述目的及其他目的,在—實麵中,本 面顯示11之類比輸出緩衝電路,包括電 =體η源、上開關、下開關、第一開關、第 第二開關以及輸入電容。電晶體包含一第一源:二: 接至第m _第二源/汲極電性至路於、 點,以及-閉極電性連接至輸入電容的第—端電 d〇c/g
1299MZ Iΐί f電晶體,例如一 N型複晶石夕薄膜電晶體。上述 發生漏連接於電路輸出節點與第二€壓源之間,當 ^給電電流源會_麵電流大小提供-補償電 士私山曰曰豆,避免其漏電流繼續對輸出負載電容充電,造 入ΐ容=失真。上述之上開關電性連接於輸入節點與輸 電之間,下關電性連接於輸入節點與輸入 端盥之間’第—開關電性連接於輸人電容的第二 二二,節點之間’第二開關電性連接於電路輪出節 楚Γ =即點之間’以及第三開關電性連接讀出節點與 一電壓源之間。上述之類比輸出緩衝電路的運作方式則 依序分為三個期間,在第三期間開啟第三開關以重置系 統,在第一期間開啟上開關與第一開關以對輸入電容充 ,,以及在第二期間開啟下開關與第二開關以利用輸入電 容兩端的電壓準位使輸入電壓準位提升。 上述之平面顯示器在一實施例+包括》夜晶顯示哭 (LCD)或低溫複晶矽液晶顯示器(LTPS LCD)。上述之電流 源在-實施例中,可由-偏㈣晶體所實現,而此偏二$ 晶體可以是P型電晶體亦可以是P型複晶㈣膜電晶體, 其p型電晶體包含-第-源/汲極電性連接至電路輸出節 點,一第二源/汲極電性連接至第二電壓源,以及一閘極電 性連接至-偏壓電壓源。藉由調整偏壓電壓源的電壓大 小,可控制通過此P型電晶體的電流大小。 i 為達成上述目的及其他目的,在—實施例中,本發明 提出另一種適用於平面顯示器之類比輸出緩衝電路,&括 1299獅 第一電晶體、第二電晶辦、一 電晶體。第-電晶體包含m電j體以及第二輸入 _第二源/汲極電^二一^及極電性連接至第一電 性連接至一電路輸入節點^堂輪曰出節點,以及一間極電 電性連接至輸出節點,丄第一 含—第一源/汲極 壓源,以及-閘極電性、極電性連接至一第二電 晶體包含一第一、为/連接至電路輪入節點。第-輸入電 沒極=連=至接至輸入節點’一第二源/ 入節點。第二輸入電晶體包二;=f電性連接至輸 閑極雷m上 連接至輸入節點,以及- 明杜電性連接至電路輸入節點。
體在ίΐ二第:電晶體、第一輸入電晶體與第二輸入電晶 =晶_晶體。上述之第二電晶丄=J 電曰曰而Ρ型電晶體包括—Ρ型複晶石夕薄膜電晶 上述之千面顯示器在—實施例中包括液晶顯示器&⑽ 或低溫複晶矽液晶顯示器(LTPS LCD)。 本毛明因㈣電流源以排除因電晶體漏電流所造成 輸出訊號失真的問題’所以即使電晶體電性上有很大的變 異性可藉由外部偏壓調整電流源的電流大小,使電路 工作在取佳的狀況下’因此可以增高電路穩定性,將正確 的輸入说號導入面板中。另外,本發明因採用電晶體並聯 電性連接的方式,取代以電容儲存電荷讓輸入訊號電壓提 升的電路設計’因此,可以降低電路面積與成本 12998^4 i7wf. doc/g 為縣發明之上述和其他目的、特徵和優點能更明顯 易憧,下文特舉本發明之較佳實施例,並配合所 '、 作詳細說明如下。 【實施方式】 …、下文特舉本發明一較佳實施例,並配合所附圖式,作詳 細β兄明如下。無論在圖式帽是本文的描述裡,除非另外說 明’相同或相_元件符號即是表示作用相同或相似的元件。 以下况明請參照圖5,圖5繪示為根據本發明一實施 =之,比輸出緩衝電路的電路圖。類比輸出緩衝電路 Ν型複晶石夕薄膜電晶體购(以下簡稱電晶體 S52、第^容⑽、電流源150、上開關S51、下開關 弟二開關S53、第二關S54以及第三開關S55。類 衝Ϊ路鄕應用到譬如低溫複晶#液晶顯示器 · CD)日守係用以驅動電路500所電性連接到面板中之 旦素(师1)的電容,在此以輸出負載電容⑶表示。 VDn電3獅的第一源7汲極電性連接至第一電壓源 甘 其弟二源/沒極電性連接至電路輪出節點0UT1,且 電性連接至輪入電容C50的第—端。電流源ΐ5〇電 ,連接於電路輸出節點㈤T1與第二電壓源vssi之間, 2生漏電流時,電流源I5G會根據其漏電流大小提供〜 ^電=電晶體N50 ’避免其漏電流繼續對輸出負載電 雷招η电’造成輸出訊號失真。如果電晶體N50沒有漏 =象日可,電流源150僅提供電路所需電流量,而不提供 補侦電流。上述之電晶體N50的漏電流,除因元件電性不 I299847wfd〇, …還包括當電晶體N50工作在 電晶體N50因通道未完全關閉 均或疋製程問題所造成之外, 三極管區(trioderegi〇n)時,電 所造成之漏電流。 々上開關S51電性連接於輸入節點IN與輸入電容⑽ 的第-端之間’下開關S52電性連接於輸入節點取 入二谷C50的第二端之間,第_開關s53電性連接於輸入 電谷C50的第二端與電路輸出節點〇υτι之間,第二開 S54電性連接於電路輸出節點〇σπ與輸出節點⑽τ之 間,、以及第三開關S55電性連接於輸出節點〇υτ與第三 電壓源VSS2之間。其中,電壓源VSS1與VSS2譬如 地電位或負電位。 ° 在-貫域中,上述之類比輸出緩衝電路5〇〇中開關 S51〜S55 #工作方式依序分為三個期間,其分別為第 間T3、第-期間丁1與第二期間T2,且每一期間不相重疊, 其期間長短與起始時間亦不4然相同,例如可調整這些且 間Τ1〜Τ3如圖7所示。 — 電壓差。在本實 晶體N50的臨界 請參照圖7, 一開始,所有開關S51〜S55皆關閉。在 第三期間T3内,第三開關S55開啟而其餘開關關閉,使 輸出負載電谷CL上的訊號重置。接著,在第一期間τ 1内, 上開關S51與第一開關S53開啟而其餘開關關閉曰,由輸乂 節點IN輸入一輪入訊號Vin,通過上開關%〗、輸入電容 C50、第-開關S53及電流源15〇所形成的路徑對輸入電 容C50充電,在其第一端與第二端形成—電壓
12 I299U2 :wf.doc/g 電壓(threshold voltage)。然後,在第二期間T2内,下開關 S52與第二開關S54開啟而其餘開關關閉,在電晶體Ν50 的閘極則可得一輸入訊號Vin加上電晶體Ν50的臨界電壓 的訊號輸入。因此,可以消除輸出訊號Vout與輸入訊號 Vin因電晶體N50臨界電壓所造成的訊號失真現象。
圖6為圖5所示電路500的輸入訊號Vin與輸出訊號 Vout之模擬圖。請參照圖6,與圖4相比可以看出本實施 例消除傳統架構上輸出訊號Vout與輸入訊號Vin間原本存 在一電壓差的現象,即輸出訊號Vout並不會隨著時間而有 逐漸升高的現象,這是因為電流源15〇防止電晶體N50的 漏電流繼續對輸出負載電容CL充電。
當然地,電流源150有許多種實現方法。例如,電流 源150可以由一偏壓電晶體所實現,而此偏壓電晶體可以 是P型複晶矽薄膜電晶體(以下簡稱p型電晶體)。即,p 型電晶體的第一源/汲極電性連接至電路輸出節點〇UT1, 其第二源/汲極電性連接至第二電壓源VSS1,以及其閘極 電性連接至一偏壓電壓源。經由調整偏壓電壓源的電壓大 小’即可调整P型電晶體通過的電流大小,達到提供電晶 體N50所需的作電流與補償電流。熟習本相關技藝者在 經由本發明之揭露,皆可輕易推知其電流源 150可由一偏 ΐ電晶體配合—控财壓取代,或是由其他形式之電流源 旧為根據本發明另一實施例之類比輸出緩衝電路的 黾路圖,包括第一電曰@ # 包曰日溫NSO、弟二電晶體ρ8〇、第一輸入電 13 1299847—
曰曰體N81以及苐一輸入電晶體N82。類比輸出緩衝電路8〇q 應用到譬如低溫複晶矽液晶顯示器(LTPS LCD)時係用以 驅動電路800所電性連接到面板中之畫素(pixel)的電容, 在此以輸出負載電容CL表示。在本實施例中,第一電晶體 N80、第一輸入電晶體N81以及第二輸入電晶體N82皆為N 型薄膜複晶矽電晶體,而第二電晶體P8〇則為p型薄膜複晶 矽電晶體。 ' I 第一電晶體N80的第一源/汲極與第二源/汲極分別電性連 接至第一電壓源VDD與輸出節點0UT,及該第一電晶體N8〇 與第二電晶體P80的閘極皆電性連接至電路輸入節點以丨。第 二電晶體P80的第一源/汲極與第二源/汲極分別電性連接至輸 出=點OUT與第二電壓源VSS之間。第一輸入電晶體顺 的第一源/汲極與其閘極皆電性連接至輸入節點^^,第二輸入 電晶體N82的第二源/汲極亦電性連接至輸入節點取,第一輸 入電晶體N81的第二源/汲極電性連接至電路輸入節點mi, 以及第二輸入電晶體N82的第一源/汲極亦電性連接至電路輸 入節點IN卜輸入節點in電性連接以接收一輸入訊號νώ, 而輸出節點out電性連接以送出一輸出訊號v〇ut。 如果一開始輸出負載電容CL透過關閉第一電晶體N8〇 人開啟第一電晶體P8〇而被重置(即輸出節點為低電 位),則由於第一電晶體腦的第一源/汲極與間極連接形成一 -極體(diode)結構,故電路輸入節點聰的電壓為¥11^制 (其中vthi為第一輸入電晶體N81的臨界電麼)。後來,當輸 入訊號Vin上升至電路輸入節點mi的電壓νίη_νώι可二^ 14 f.doc/g 啟第一電晶體N80時,第一電晶體N80有電流流通並開始對 輸出負載電容CL充電,使得輸出訊號v〇ut的電壓逐漸上升。 此時,因為第一電晶體N80的閘極與輸出節點out有寄生電 谷,故會使彳于第一電晶體N80的閘極端電壓上升(即電路輪入 節點IN1的電壓上升;)。這時第二輸入電晶體N82開始有次臨 界電流(subthreshold current)流通,直至電路輸入節點IN1的電 ,為Vin+Vth2 (其中職2為第二輸入電晶體的臨界電壓) 牯才會形成平衡狀態。所以,此時輸出訊號v〇ut的電壓為 Vin+VA2-VthO (其中Vth0為第一電晶體N8〇的臨界電壓)f 若設計第二輸入電晶體N82與第一電晶體N8〇在面板上 的位,相當近,勤者的臨界電壓實質上相等(vth2=v制), 也就是說此時輸出訊號v〇ut的電壓實質上等於輸入訊 (Vout=Vin)。 圖9為圖8所示電路800的輸出訊號vin與輸入訊號 Vout之模擬圖。請參照目9,與圖2相比較可以看出其輸入 訊號V〇ut與輸入峨Vin間的電壓差明顯改善,輸出訊號v⑽ 與輸入訊號Vin間的失真現象得到明顯的修正。 执依照本發明的較佳實施例所述,本發明藉由加入一電流源 白“又计嘴善類比輸出緩衝電路中因元件漏電所造成得訊號失 同時也藉由此_方式,改善複晶々製程中電晶體電性 %二、,、電路造成的影響。在本發明的另—實施例中,則以電路 ^十^式,在不使用電容的情況下,達到輸人訊號修正的效 果,大幅減少電路面積,有效降低成本。 雖然本电明已以較佳實施例揭露如上,然其並非用以 15 f.doc/g 限定本發明,任何_此㈣者,衫麟 i口範圍心當可作些許之更動與潤飾,因此本發明之ί 犯圍當視後附之申請專利範圍所界定者為準。 ’、 【圖式簡單說明】 中電晶體皆為複晶石膜^貝出、電路之電路圖,其
神 護 ==圖1所示電路之輸入與輸出訊號模擬圖。 圖曰不為另一傳統的類比輸出緩衝電路之電路圖。 圖4繪示為圖3所示電路之輸入與輪出訊號模擬圖。 之電為根據本發明—實施例之類比輪出緩衝電路 圖61示為圖5所示電路之輸入與輪出訊號模擬圖。 圖7繪不為圖5所示電路中開關之工作時序圖。 圖8緣示為根據本發明另一實施例之類^ 路之電路圖。 』印、、友衝电
圖9繪示為圖8所示電路之輸入與輪出 【主要元件符號說明】 訊號模擬圖 VDD、VSS、VSS1、VSS2 :電壓源 GND :接地(電位)
Vin :輸入訊號 Vout :輸出訊號 IN :輸入節點 IN1 :電路輸入節點 OUT :輸出節點 16 129984i7twf.d〇c/g ουτι :電路輸出節點 • N10、N50、N80〜N82 : N型複晶矽薄膜電晶體 P10、P80 : P型複晶矽薄膜電晶體 500、800 :類比輸出緩衝電路 CL :輸出負載電容 C30、C50 :輸入電容 150 :電流源 S31〜S33 :開關 • S51 :上開關 552 :下開關 553 :第一開關 554 :第二開關 555 :第三開關 T1 :第一期間 T2 :第二期間 T3 :第三期間 17
Claims (1)
12998τ4 7wf.d〇c/g 十、申請專利範圍: 1· -種類比輸出緩衝電路,適用於 類比輸出緩衝電路包括: 一電晶體’包含一第一源/没極電性連接至-第_電谭 源’-弟-源/祕電性連接至―電路輪出節點,以及一^ 極電性連接至一輸入電容的第一端;
-電流源’電性連接於該電路輸出節點與—第 源之間’當發生漏電鱗提供—補償電流給該電;土 山一々開關’電性連接於一輸入節點與該輪入電二的第 一鈿之間,並於一第一期間時導通; -下開關’電性連接於該輸人節點與該輪人電容的第 一端之間,並於一第二期間時導通; -第-開關,電性連祕該輸人電容的第二端與該電 路輸出節點之間,並於該第一期間時導通;以及 -第二開關’電性連接於該f路輪出節點與一輸出節 點之間,並於該第二期間時導通,其㈣第二_
第一期間之後。 2·如申請專概®第丨項所述之類比輸出緩衝電路, 其中該平面顯示器包括一液晶顯示器(1_叩㈤ display) 〇 3.如申請專利範圍第丨項所述之類比輸出緩衝電路, 其中該平面顯示器包括-低溫多晶梦液晶顯示器(low temperature poly,silicon liquid crystal display)。 4·如申請專利範圍第i項所述之類比輸出緩衝電路, 18 f.doc/g I29984i7w 其中該電晶體包括一 N型電晶體。 5.如申请專利範圍第4項所述、 其中該N型電晶體包括一 N型類,輪出緩衡電路 (poly_silic〇n thin flim transistor)。钱晶石夕薄膜電晶骨 ^如中請專職圍第 更包括· 和出緩衝電路 -第雜連接於該輪_ 之間,亚於一弟三期間時導通,其 弟三電壓竭 期間之前。 、μ弟二期間在該第— i φ ^二申請專利範圍第1項所述之類比輪出% 其中该電流源包括: 我1出緩衝電路, 认一偏座電晶體,包含一第一源/沒極 輸出節點,-第二源/汲極電性連接至該 j接至該電路 一閘極電性連接至一偏壓電壓源。A —電壓源,以及 8·如中請專利範圍第7項所述之類 其中該偏㈣晶體包括—p型電晶體。4出、讀電路, 9.如巾請專利範圍第8項所述之類比輪 ”中該P型電晶體包括一 p型複、路, (P〇ly_silicon thin flim transistor)。 ’ ㉟電晶體 ίο. —種類比輸出緩衝電路,適用於— 該類比輪出緩衝電路包括: '^顯不益’ 錢C包含一第一源/聽電性連接至-第- 極電二―接:一::^ 19 I299847wf.d〇c/g 一第二電晶體,包含一第一源/汲極電性連接至該輸出 節點,一第二源/汲極電性連接至一第二電壓源,以及一閘 極電性連接至該電路輸入節點; 一第一輸入電晶體,包含一第一源/汲極電性連接至一 輸入節點,一第二源/汲極電性連接至該電路輸入節點,以 及一閘極電性連接至該輸入節點;以及 一第二輸入電晶體,包含一第一源/汲極電性連接至該 電路輸入節點,一第二源/汲極電性連接至該輸入節點,^ 及一閘極電性連接至該電路輸入節點。 11·如申請專利範圍第1〇項所述之類比輸出緩衝電 路,其中該平面顯示器包括一液晶顯示器(liquid crystal display) 〇 12·如申請專利範圍第ι〇項所述之類比輸出緩衝電 路,其中该平面顯示器包括—低溫多晶發液晶顯示器(1〇w temperature poly_silicon liquid crystal display)。 13·如申請專利範圍第10項所述之類比輸出緩衝電 路,其中該第—電晶體、該第—輸人電晶體及該第二輸入 電晶體皆包括一N型電晶體。 14. 如申請專利範圍第13項所述之類比輸出緩衝電 路’其中該N型電晶體包括-N型複㈣薄膜電晶體 (poly-silicon thin flim transistor)。 15. 如申請專利範圍第10項所述之類比輸出緩衝電 路’其中该弟二電晶體包括一 P型電晶體。 16. 如申請專利範㈣151 員所述之^員比輸出緩衝電 20 1299847wf-d〇c/g 路,其中該p型電晶體包括一 p型複晶矽薄膜電晶體 (poly_silicon thin flim transistor)。
21
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94144667A TWI299847B (en) | 2005-12-16 | 2005-12-16 | Analog output buffer circuit for flat panel display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94144667A TWI299847B (en) | 2005-12-16 | 2005-12-16 | Analog output buffer circuit for flat panel display |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200725520A TW200725520A (en) | 2007-07-01 |
TWI299847B true TWI299847B (en) | 2008-08-11 |
Family
ID=45069808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW94144667A TWI299847B (en) | 2005-12-16 | 2005-12-16 | Analog output buffer circuit for flat panel display |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI299847B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI678649B (zh) * | 2018-03-27 | 2019-12-01 | 大陸商北京集創北方科技股份有限公司 | 用於觸控接收之共通電壓解耦合電路,以及利用其之觸控顯示整合驅動器及觸控顯示面板 |
-
2005
- 2005-12-16 TW TW94144667A patent/TWI299847B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200725520A (en) | 2007-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6313819B1 (en) | Liquid crystal display device | |
CN100567903C (zh) | 传感设备和检测电路 | |
JP4748414B2 (ja) | アナログバッファ及びこれを有する表示装置並びにアナログバッファの駆動方法 | |
KR100968401B1 (ko) | 디스플레이 구동장치 | |
TWI474597B (zh) | 用於轉移電荷的裝置 | |
JP5143431B2 (ja) | 出力偏差の改善された出力バッファ及びこれを備えた平板表示装置用のソースドライバ | |
US20080180174A1 (en) | Output buffer with a controlled slew rate offset and source driver including the same | |
TWI252949B (en) | Semiconductor integrated circuit | |
CN113196368A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
CN102006054B (zh) | 自举电路 | |
TW200303644A (en) | Electric circuit | |
JP4326215B2 (ja) | 表示装置 | |
TW200530995A (en) | Semiconductor circuit | |
JP4412027B2 (ja) | 増幅回路及び表示装置 | |
JP5404235B2 (ja) | 振幅変換回路 | |
US20040041614A1 (en) | Amplitude converting circuit | |
US7411430B2 (en) | Analog output buffer circuit for flat panel display | |
JP2009159611A (ja) | トランジスタ出力回路と方法 | |
CN100442334C (zh) | 适用于平面显示器之模拟输出缓冲电路 | |
TWI299847B (en) | Analog output buffer circuit for flat panel display | |
JPH08264758A (ja) | 電圧を高い線形性で複写する素子 | |
TWI286733B (en) | Amplifier circuit | |
TW200534588A (en) | Two-ended voltage level shifter for TFT LCD gate driver | |
JP3386661B2 (ja) | 出力バッファ | |
Yiu et al. | Design of polysilicon TFT operational amplifier for analog TFT AMLCD driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |