TWI298539B - - Google Patents
Download PDFInfo
- Publication number
- TWI298539B TWI298539B TW95119156A TW95119156A TWI298539B TW I298539 B TWI298539 B TW I298539B TW 95119156 A TW95119156 A TW 95119156A TW 95119156 A TW95119156 A TW 95119156A TW I298539 B TWI298539 B TW I298539B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- emitter
- base
- collector
- bipolar transistor
- Prior art date
Links
Landscapes
- Bipolar Transistors (AREA)
Description
1298539 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一植電晶體及其製造方法,特別是^ ; 一種異質接面雙極性電晶體及其製造方法。 q . 【先前技術】 η 圖1所示為一般利用微影、沈積、與蝕等傳統製程所製 造之異質接面雙極性電晶體1(ΗΒΤ)。該電晶體i包含—半 _ 導體基板11,及由下而上依序疊接於基板11上之—緩衝層 12 "人集極層13、一集極層14、一基極層15、—射極片 16及一帽層17。其中,次集極層13、集極層14、基極^ 15及帽層17是由砷化鎵(GaAs)磊晶材料所構成,而射 極層16為具較大能隙值之砷化鋁鎵(A:UGai_xAs)或磷化 銦鎵(InawGauiP )磊晶材料,其中,砷化鋁鎵之鋁莫耳 分率範圍為oag。且該次集極層13、集極層14、射極層 16及巾目層π是N型摻雜,而基極層15是以p型摻雜。由 • ?該電晶體1具有高功率密度、高線性度、及較佳毫米波段 向頻等優異能力’使得它們適用於現今CDMA、丁 DMA與 GMS無限通訊中之高功率放大器。 一 然而,傳統電晶體i存在著先天上的缺陷,亦即mv ’ =半導體表面具有較高的表面復合速度,不利於元件尺寸 、、倚】化α及射極尺寸效應提升表面復合電流與其所衍生 之電流增益衰減缺失。此外,當傳統電晶體於高溫高電塵 下操作使用時,在裸露之基極層15表面與射極層Μ側壁之 空間電荷區間所產生的熱缺陷,將衍生諸如較小之電流增 5
1298539 益、較小之電晶體操作溫度範圍、較小之工作電流範圍、 較大之漏電流及較低之可靠度等缺點。 為減少表面複合電流與熱缺陷所弓丨起的問題,發展 圖2所示之電晶體2,其構造大致與傳統之電晶體i二同亦 是包含-半導體基板2卜及由下而上依序叠接於基板η上 之-緩制22、一次集極層23’ 一集極層Μ、一基極居 25、-射極層26及—帽層27。其不同之處在於其以大能二 舆低複合速率射極層26材料覆蓋於裸露之基極層乃表面,、 也就是說,該射極層26具有一蓋覆於該基極層^頂面之’ 極凸出部26卜及-疊接於射極凸出部261頂面且外徑= 極凸出部261外徑小之射極頂部262。利用大 速率之射極凸出部261覆蓋於部分裸露之基極層;;表:: 可減少電子横向擴散至基極層25表面,降低表面複‘電流 ’且可減少電晶體於高溫高電壓下操作使用所產生 陷。 ”、、聊: 而’射極凸出部261並未完全覆蓋於裸露之基極層 25表面’故習知表面通道仍存在於射極凸出部261未蓋覆 之裸露基極層25頂面。且射極凸出㉝261之最佳化外觀: 准度疋與基極層25之厚度及摻雜濃度有關,不易掌控與 =配。,增加射極凸出部261之長度,將有利於減少通道之複 合速率,但過長之射極凸出部261將衍生元件面積增加虫介 面電容增加’不利於元件集積化與高頻之特性。相反的, 射極凸出部261若過短,將無法有效抑制表面復合電流。另 外’田電晶體操作在主動區時’其基極層25與射極層26間
1298539 之空乏區將隨順向偏壓增加而變小,導致射極凸出部26i並 未完全空乏’故電子可經由未空乏之射極凸出部261中性通 道,橫向擴散至未保護且裸露之基極層25表面區域,街生 非理想之大量表面複合電流。若降低射極凸出部261厚产, 則抑制横向擴散的電子能力變差,於未保護且裸露之^極 層25表面區域造成—顯著之表面復合電流,衍生基極電流 增加與電流增益降低等缺失。 夕有鑑於上述之現有技術之作法與缺點,本案發明人經 夕年研究異質接面雙極性電晶體之經驗,成功地發展出可 解決上述缺點之異f接面雙極性電晶體及其製造方法。 【發明内容】 因此,本發明之目的,即在提供一種可全面性抑制基 極層表面復合電流之異質接面雙極性電晶體及其製造方法 成功解決突出部尺寸維度與厚度不易控制、裸露基極表面 區域之表面通道衍生缺失以及基極金屬電極層 習知缺失。 ^ ^ 於疋,本發明異質接面雙極性電晶體包含一半導體基 板二由下而上依序疊接於基板上之一緩衝層、-次集極層 ’-集極層、一基極層、一射極層與一帽層,及一披覆於 基極層、射極層與帽層外之硫化保護層。 、 違次集極層具有一次集極本體,及一電連接於次集極 本體表面且為金屬材質之集極電極。該基極層具有一基極 本體」及-電連接於基極本體表面且為金屬材質之基極電 c㈣極層具有—形成於該基極層頂面之射極凸出部, 1298539 及一疊接於雜凸出部頂面且外徑較射極凸出部外徑小之 射極頂部。 該帽層具有-帽層本體,及一電連接於帽層本體頂面 且為金屬材質之射極電極。該硫化保護層披覆於帽層之側 面、、射極頂部之側面、射極凸出部之裸露頂面與側面、基 極裸露之頂面,及基極電極與基極本體間之介面。 上述之異質接面雙極性電晶體的製造方法,包括以 步驟: (A)於該基板上依序成長該緩衝層、次集極層、集極 層、基極本體、射極層與帽層本體。 (B )於帽層本體頂面沉積該射極電極。 —(C)以射極電極當餘刻罩幕,對帽層本體及射極層進 行蝕刻,以使具一預定厚度之射極層裸露於表面。 (D)以顯影㈣技術,對射極層㈣,以成型一特定 尺寸維度與厚度之射極凸出部,同時部分之基極層表 路° ⑻將該基極層、射極層與帽層泡浸於含硫原子之冰 液中’以於帽層之側面、射極頂部之側面、射極凸出部2 裸露頂面與側面、基極裸露之頂面,及基極電極與基極本 體間之介面形成該硫化保護層。及 (F)以標準之清潔程序去除殘留於金屬表面之硫化物 後,再以金屬構成基極電極。 【實施方式】 有關本發明之前述及其他技術内容、特點與功效,在 1298539 ‘以下配合參考圖式之三個較佳實施例的詳細說明中,將可 清楚的呈現。 在本發明被詳細描述之前,要注意的是,在以下的說 明内容中,類似的元件是以相同的編號來表示。 >閱圖3 ’本發明異質接面雙極性電晶體3之第-較佳 實施例“ -半導體基板31、由下而上依序疊接於基板h 上之、友衝層32、一次集極層33,一集極層%、一基極層 #極層36與—帽層37,及—披覆於基極層35、射 極層36與帽層37外之硫化保護層38。 體基板3 1疋由係由半絕緣型之砰化鎵(以八3 ) 所組成,但實施上亦可以由N型或p型摻雜之石申化鎵( 以句所組成,實施範圍不以基板31之材質為限。 該緩衝層32是由厚度lnn^ 1〇_之石申化鎵蟲晶所製 成。 該次集極層33具有一厚度範圍為1〇職至5〇〇〇腿且ν 辰度為5x10^·^ 9xl〇lw之砷化鎵磊晶所製成 的二人集極本體33卜及複數由金(Au)、鈦/金(Ti/Au)、鎳
Nl)、金-錯(An-Ge)或金令鎳(Au也犯)等並中一 :金材質所製成且電連接於次集極本冑331表面且為金屬 材處之集極電極332。 該集極層34是由厚度範圍為l〇nm至500011111且 H辰度為5;<1()18加_3之碎化鎵蟲晶所製成。 #該基極層35形成於該集極層34之頂面,並具有一厚 度摩巳圍為1〇細至_nm 型摻雜濃度為ixiqIw、 1298539 9 10 em之砷化鎵磊晶所製成的基極本體%i,及複數由 鈦/翻/金(τ—)、金鋅(AuZn)或金鈹(AuBe)等其 中曰金材貝所製成且電連接於基極本體351表面且為金 屬材質之基極電極352。 忒射極層36是以厚度為lnm至5〇〇〇nm且N型摻雜濃 度為 lx l〇i6cm-3 至 9χ 1〇19cm-3 之砷化鋁鎵(AixGa^As) 磊晶製成,其中,砷化鋁鎵之鋁莫耳分率範圍為〇<χ<1。該 射極層36具有一形成於該基極層35頂面之射極凸出部361 及&接於射極凸出部361頂面且外徑較射極凸出部361 外徑小之射極頂部362。於本實施例中,該射極凸出部361 形成於基極本體351表面,故可有效降低於高溫、高電壓 下操作使用時,發生於裸露基極頂面與射極側面之空間電 荷區間的熱缺陷,進而提高電晶體3可靠度。 該帽層37形成於該射極頂部362之頂面,並具有一厚 度為10nm至5000nm且Ν型摻雜濃度為lxl〇ncm,3至 9 10 em石申化叙蟲晶所製成之帽層本體]7丨,及複數電連 接於帽層本體371頂面且為金(AU)、鈦/金(Ti/Au)、鎳( Νι)、金-鍺(Au-Ge)或金·鍺-鎳(Au-Ge-Ni)等其中一種 合金材質製成之射極電極3 72。 本實施例中該次集極層33 '集極層34、射極層36與 帽層37是N型摻雜,而基極層35是p型摻雜,以形成 NPN型異質接面雙極性電晶體3,但實際實施時亦可將該次 集極層33、集極層34、射極層36與帽層37是P型摻雜, 而基極層35是N型摻雜,以形成pnp型電晶體3 ,實施範 10 1298539 圍不以各層摻雜種類為限。 該硫化保護層38是利用硫原子與帽層37、射極層36 =基極層35表面之材質結合以形成特殊效果之保護層,該 硫化保護層38具有_披覆於帽層37之側面及射極頂部^ 之侧面的第一保護部381、一披覆於射極凸出部361之裸露 頂面與侧面的第二保護部382、一披覆於基極本體如裸露 之頂面的第二保護部383,及一夾疊於基極電極说與基極 本體351接面間之第四保護部384。 、 以下續分別以硫化保護層38之各保護部381〜384之功 效加以詳細說明: 该第一保護部381形成於帽層37側面與射極頂部362 側面,其中硫原子與珅化鎵或坤化紹録結合,而形成⑸也 或As2S3的化學鍵結保護於坤化鎵或石申化紹鎵表面,亦即^ 原子〃表面不凡全鍵結之懸浮鍵結合而形成一穩定共價鍵 。虽電晶體3於高溫高電壓下操作使用時,於帽層37側面 與射極層36側面產生之熱缺陷將因此而降低,故電晶體3 可有效降低漏電流。 該第二保護部382形成於射極凸出部361頂面及側面 ,硫原子與坤化㈣結合,而形成_3或^而的化學鍵 結保護於坤㈣鎵之射極突出表面,將與表面上不完全鍵 結之懸浮鍵形成-穩定之共價鍵,降低因表面氧化物所衍 生之非放射性複合缺陷,藉以有效降低表面漏電流。 該第三保護部383形成於裸露基極層35表面,硫原子 與石申化鎵結合,而形成Ga2S3或AS2S3的化學鍵結保護於石申 1298539 :::面,使硫原子與基極表面不完全鍵結之 4鍵,使得費米能階鎖定效應所造成之表面、= 二極低之表面複合電流。此外,該:減; 疋介於射極凸出部361盘基 千^383 35 基桎電極352之間的裸露基極戶 表面,可改善習知因射極凸出部361太才層 抑制電子橫向擴散能力變差的缺點。並可改善習:而” 凸出部361長度過短,導 D "亟 之缺陷。 ¥致抑制表面複合電流的效應變差 之間該^保護部384形成於基極電極352與基極本體州 人缺,:降低丰導體表面氧化物所產生之非放射性複 ^觸I使得元件之基極表面電阻降低,改善基極電極352 :觸;^的缺點,且可進-步增加元件之最大《頻率
Umax) 〇 本發明異質接面雙極性電晶體3之第二較佳實施例之 構造大致與該第一較佳實施例相同,其不同之處在於該基 鲁板31、緩衝層32是以嶙化銦(ίηρ)蟲晶製成,該次集極 層33、集極層34、基極層35與帽層37是由神化鋼錄 (I:3Ga〇.47As)磊晶所製成,而射極層%是以磷化銦㈤ )磊晶製成。且該次集極層33、集極層34、射極層%與 帽層37是以N型摻雜’而基極層35是p型摻雜,以形成 NPN型雙極性電晶體3。 該硫化保護層38之硫原子與帽層37及基極層35之砷 化銦鎵(InGaAs)結合,將形成Ga-S_Ga或As_s_As或In_s_
In的化學鍵結保護於砷化銦鎵表面,且於射極層%形成 12 1298539
In S 1二的化學鍵結保護於魏銦表面。本發明異質接面雙 極性電晶體3之^ # 、 + 弟二杈仏實施例之構造大致與該第一較佳 實施例相同,复ζ门&丄 ’、同之處在於該該射極層30是以磷化銦鎵 (In_G^P)蟲晶製成,其餘結構與第一較佳實施例相 同,以下不再多作說明。 二圖4’以下續說明本發明異質接面雙極性電晶體的 1仏方法,製造方法包括以下步驟:
、(A)賴影、沈積、錢刻製程於該基板31上依序 成長該緩衝層32、+隹朽@ u ^ -人集極層33、集極層34、基極本體351 、射極層36與帽層本體371。 (B)以被影、光雕像、沈積等技術於帽層本體gw頂 面丨儿積该射極電極3 72。 (C)以射極電極372當蝕刻罩幕,對帽層本體371及 射極廣36進行餘刻’以使具—預定厚度之射極層36裸露 於表面。 (D) 以顯影蝕刻技術,對射極層%蝕刻,以成型一 特定尺寸較與厚度之射極凸出部361,同時部分之基極層 35表面裸露。 (E) 將該基極層35、射極層%與帽層37泡浸於含硫 原子之溶液40中,以於帽層37之側面、射極頂部如之 側面、射極凸出部361之裸露頂面與側面,及基極本體351 裸露之頂面上形成該硫化保護層38 (可見於圖4中之步驟 (F))。其中含硫原子溶液4〇中硫所佔之重量百分比範圍 介於2%至20%之間其中,且溶液4〇溫度範圍介於它至 13 1298539 】25°C之間,而硫化處理之時間範圍介於$分鐘至分鐘 之間。上述之含硫原子溶液4〇《成分是由⑽抓、 (NH4)2S或Na2S所組成。 / (F)以標準之清潔程序去除殘留於金屬表面之硫化物 後,再於基極本體351頂面以金屬構成基極電極说。 綜上所述本發明異質接面雙極性電晶體3利用硫化保 護層38披覆於該帽層37之側面、射極頂部如之側面、 射極凸出冑361之裸露頂面與側面、基極裸露之頂面,及 基極電極352與基極本體如間之介面,以解決射極凸出 4 361尺寸維度與厚度不易控制、裸露之基極層%表面區 域之表面通道衍生缺失以及基極電極352接觸不佳等缺點, 所以確實可達到本發明之目的。 准乂上所述者,僅為本發明之較佳實施例而已,當不 ^以此限定本發明實施之範圍,即大凡依本發明申請專利 範圍及發明說明内容所作之簡單的等效變化與修飾,皆仍 屬本發明專利涵蓋之範圍内。 【圖式簡單說明】 圖1是-傳統電晶體之結構示意圖; 圖2是另一習知電晶體之結構示意圖; 圖3疋本魚明異質接面雙極性電晶體之較佳實施例的 結構示意圖;及 圖4疋本《明異質接面雙極性電晶體之製造方法的較 佳實施例各步驟流程示意圖。 14 1298539 【主要元件符號說明】 3 電晶體 361 射極凸出部 3 1 基板 362 射極頂部 32 緩衝層 37 帽層 33 次集極層 371 帽層本體 331 次集極本體 372 射極電極 332 集極電極 38 硫化保護層 34 集極層 381 第一保護部 35 基極層 382 第二保護部 351 基極本體 383 第三保護部 352 基極電極 384 第四保護部 36 射極層 40 含硫原子之溶液 15
Claims (1)
1298539 十、申請專利範圍: 1· 一種異質接面雙極性電晶體,包含: —半導體基板; —形成於該半導體基板頂面之緩衝層; 一形成於該缓衝層頂面之次集極層,該次 有—次集極本體,及-電連接於次餘本體表面且=具 屬材質之集極電極; 為金 一形成於次集極層頂面之集極層; 基極層,形成於該集極層之頂面,並具— 本體,及一電連接於基極本 土極 電極; 纟體表面且為金屬材質之基極 -射極層’具有—形成於該基極層頂 及-疊接於射極凸出部頂面且外徑較射極= 徑小之射極頂部; 出4外 -帽層’形成於該射極頂部之頂面,並具有―❹ 電極;及曰本體頂面且為金屬材質之射極 一硫化保護層,披覆於帽声 面、射極凸出部之裸露 S 、亟頂部之側 及基極電極與基極本體間之介面。 稞路之頂面, 2·依據申請專利範圍第i項所述 ,其中’該基板、緩衝層…欠隼;;接面又極性電晶體 與帽層是由钟化鎵石曰所:層、集極層、基極層 (AlxGaNxAs) ^ a fj ^ 才層疋以砷化鋁鎵 曰曰氣成,坤化紐鎵之紹莫耳分率範圍 16 1298539 為 0<χ<1 〇 3. 依射請專利範圍第2項所述之異f接面雙極性電晶體 ,其中,該次集極層、集極層、射極層與帽層是以N型 摻雜’而基極層是p型摻雜。 4. 依射請專利範圍第丨項所述之異f接面雙極性電晶體 ,其中,該基板、緩衝層、次集極層、集極層、基極層 與帽層是由砷化鎵磊晶所製成,而射極層是以磷化銦鎵 (In〇.49Ga〇.51P)磊晶製成。 5·依據中4專利乾圍第4項所述之異f接面雙極性電晶體 其中,4次集極層、集極層、射極層與帽層是以N型 摻雜’而基極層是p型摻雜。 6.依據中請專利範圍第1項所述之異f接面雙極性電晶體 其中°亥基板、緩衝層與射極層是以磷化銦磊晶製成 ’該次集極層、集極層、基極層與帽層是㈣化姻録蟲 晶所製成。 7. 依據申請專利範圍第6項所述之異質接面雙極性電晶體 ’其中,該次集極層、集極層、射極層與⑽是以n型 掺雜,而基極層是P型摻雜。 8. 依,申請專利範圍第3、5《7項所述之異質接面雙極性 電晶體,其中,該次集極層之厚度範圍為l〇nm至 5〇〇〇nm 且 N 型摻雜濃度為 5xl〇16Cm_3 至 9χ1〇19_·3。 9. 依據申請專利範圍第3、5或7項所述之異質接^雙極性 電晶體’其中,該集極層之厚度範圍為i〇_ i测饋 ,且N型摻雜濃度為lxl〇16cm-3至5><1〇1、拉.3。 17 1298539 1 〇·依據申請專利範圍第3、s + 電晶體,其中,該基極S ::二之異貝接面雙極性 θ p ^ ^ <各度乾圍為 l〇nm 至 lOOOnm 且P型摻雜丨辰度為1 χ〗〇】7 Θ 10 Cm 至 9xl〇19cm-3。 π ·依據申請專利範圍第3、5赤 或7項所述之異質接面雙極性 電日日體,其中,該射極層 χ 予又範圍為lnm至5000nm 且N型摻雜濃度為1 16 θ X 10 cm 至 9x l〇19cm_3。 12·依據申請專利範圍第3、5七7 s ㈤弟3 5或7項所述之異質接面雙極性 :體、:其中,該帽層之厚度範圍且N 型払雜浪度為1χ1〇17〇ηΓ3至9xi〇i9cm-3。 13.依:申請專利範圍第1項所述之異質接面雙極性電晶體 ’、中、亥巾目層之射極電極的材質係選自金、鈦,金、鎳 、金-鍺及金-鍺-鎳所組成之群體。 14·依據申請專利範圍第彳百 員所迹之異貝接面雙極性電晶體 ”中4基極層之基極電極的材質係、選自鈦/麵/金、 金鋅與金皱所組成之群體。 依據申Μ專利圍第i項所述之異質接面雙極性電晶體 其中,次集極層之集極電極之材質係選自金、鈦/金、 錄、金-鍺與金-鍺-鎳所組成之群體。 以依據中請專利範圍第3、5或7項所述之異質接面雙極性 電晶體,其中,該緩衝層為厚度lnm至1〇μηι。 17. 一種申請專利範圍第1項所述之異質接面雙極性電晶體 的製造方法,包括以下步驟: (A)於該基板上依序成長該緩衝層、次集極層、 集極層、基極本體、射極層與帽層本體; 18 1298539 (B )於帽層本體頂面沉積該射極電極; (C)以射極電極當蝕刻罩幕,對帽層本體及射極 層進行_,以使具-預定厚度之射極層裸露於表面; • (D)以顯影蝕刻技術,對射極層蝕刻,以成型一 \ 特疋尺寸維度與厚度之射極凸出部,同時部分之基極層 • 表面裸露; (E )將該基極層、射極層與帽層泡浸於含硫原子 之=液中,以於帽層之側面、射極頂部之側面、射極凸 出邛之裸露頂面與側面,及基極本體裸露之頂面上形成 该硫化保護層;及 (F)以標準之清潔程序去除殘留於表面之硫化物後 ’再於基極本體裸露之頂面以金屬構成基極電極。 18.依據申請專利範圍第17項所述之異質接面雙極性電晶體 造方法,其中,步驟⑻中之含硫原子溶液:: 分是選自(NH4)2SX、(NH4)2S及Na2S所組成之群體。 籲19·依據申請專利範圍第17項所述之異質接面雙極性電晶體 勺製ie方去,其中,步驟(e )中之含硫原子溶液中硫 所佔之重量百分比範圍介於2%至20%之間。 2〇·依據申請專利範圍第19項所述之異質接面雙極性電晶體 • 的製造方法,其中,步驟(E )中之含硫原子溶液之溶 , 液溫度範圍介於25°C至125Ό之間,而硫化處理之時間 範圍介於5分鐘至20分鐘之間。 19
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095119156A TW200744207A (en) | 2006-05-30 | 2006-05-30 | Heterojunction bipolar transistor and fabrication method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095119156A TW200744207A (en) | 2006-05-30 | 2006-05-30 | Heterojunction bipolar transistor and fabrication method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200744207A TW200744207A (en) | 2007-12-01 |
TWI298539B true TWI298539B (zh) | 2008-07-01 |
Family
ID=45069416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095119156A TW200744207A (en) | 2006-05-30 | 2006-05-30 | Heterojunction bipolar transistor and fabrication method thereof |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200744207A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI394217B (zh) * | 2009-12-22 | 2013-04-21 | Just Innovation Corp | 雙極性電晶體的製造方法 |
TWI463540B (zh) * | 2011-12-27 | 2014-12-01 | Epitron Technology Inc | 製造異質接面雙極性電晶體晶圓之磊晶製程 |
-
2006
- 2006-05-30 TW TW095119156A patent/TW200744207A/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200744207A (en) | 2007-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019136864A1 (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
JPH0435904B2 (zh) | ||
CN107887383B (zh) | GaN基单片功率逆变器及其制作方法 | |
JP2004179318A (ja) | 接合型電界効果トランジスタ及びその製造方法 | |
CN102903737A (zh) | 半导体器件及其制造方法 | |
US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
JPH0525389B2 (zh) | ||
JP2003258271A (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
TWI298539B (zh) | ||
JP6348451B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
CN116504805A (zh) | 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法 | |
CN105826369A (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
JPS6359272B2 (zh) | ||
CN110085675A (zh) | 一种hemt增强型器件及其制作方法 | |
CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 | |
JPH0326535B2 (zh) | ||
JP7478604B2 (ja) | 半導体装置およびその製造方法 | |
CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
TWI310609B (zh) | ||
JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
WO2024122610A1 (ja) | ジャンクションバリアショットキーダイオード及びその製造方法 | |
KR100347520B1 (ko) | 이종접합 쌍극자 소자 및 그 제조방법 | |
JP4048524B2 (ja) | 半導体装置の製造方法 | |
JPH03283624A (ja) | 半導体装置 | |
CN113793869A (zh) | 一种集成混合材料高电子迁移率晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |