CN113793869A - 一种集成混合材料高电子迁移率晶体管及其制备方法 - Google Patents
一种集成混合材料高电子迁移率晶体管及其制备方法 Download PDFInfo
- Publication number
- CN113793869A CN113793869A CN202110998908.6A CN202110998908A CN113793869A CN 113793869 A CN113793869 A CN 113793869A CN 202110998908 A CN202110998908 A CN 202110998908A CN 113793869 A CN113793869 A CN 113793869A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- region
- alloy
- doped semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 166
- 229910045601 alloy Inorganic materials 0.000 claims description 65
- 239000000956 alloy Substances 0.000 claims description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 238000001259 photo etching Methods 0.000 claims description 33
- 238000005468 ion implantation Methods 0.000 claims description 27
- 238000001704 evaporation Methods 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- 230000008020 evaporation Effects 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 17
- 238000007747 plating Methods 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 45
- 239000002184 metal Substances 0.000 abstract description 45
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 230000005012 migration Effects 0.000 abstract description 3
- 238000013508 migration Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 10
- 238000005566 electron beam evaporation Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 229910002065 alloy metal Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000004506 ultrasonic cleaning Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000037 hydrogen sulfide Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种集成混合材料的高电子迁移率晶体管及其制备方法，通过利用石墨烯材料作为导电通道代替传统的异质界面2DEG,实现超高速的电子迁移和导电速率，采用金属半导体接触的肖特基势垒作为栅电源控制整个晶体管的开关，采用碳化硅(SiC)或者硅(Si)或者锗硅(Ge/Si)或者其他可选半导体材料作为基底材料，通过半导体工艺现实不同材料的生长集成，构成全新的具有优良特性的高电子迁移率晶体管。
Description
技术领域
本发明涉及半导体电子信息技术领域，更具体的说是涉及一种集成混合材料高电子迁移率晶体管及其制备方法。
背景技术
一般的高电子迁移率晶体管HEMT(或异质结场效应晶体管HFET，调制掺杂场效应晶体管MODFET)使用两种具有不同能隙的材料形成异质结，为载流子提供沟道，像砷化镓、砷镓铝三元化合物半导体是构成这种器件的可选材料，根据具体的应用场合，可以有其他多种组合。近年来发展的氮化镓(GaN)为代表的第三代宽禁带半导体，以其宽的禁带常数、更高的电子迁移率、抗辐射能力强、击穿电场强度好、耐高温等特点，在半导体领域已经取得广泛应用，其芯片具有反向阻断电压高、正向导通电阻低、工作频率高等特性，但随着应用深入前进，对高电子迁移率芯片的性能和功能要求越来越高，传统的一些设计结构和材料性能面临很大挑战。
传统的高电子迁移率晶体管采用两个异质结材料，一般为化合物半导体，利用两种材料的能带差异会在界面靠近窄带一侧形成二维电子气(2DEG)，二维电子气远离耗尽层区的散射原子，在界面深的势阱中二维方向运动，具有很高的电子迁移率，通过在器件表面制作源极、栅极和漏极可以通过栅极来控制2DEG的密度和移动导通。从而实现整个器件的电流和开关。
目前传统HEMT基于异质结材料的，由于材料生长难度，会造成晶格缺陷，影响器件性能，尤其是第三代宽禁带半导体，AlN/AlGaN/GaN想实现更高的材料质量，非常困难，影响器件电压电流特性和截止频率及器件可靠性；
此外传统高电子迁移率器件的2DEG虽然迁移率已经相对很高，但是受材料本身限制和自身传输特性限制其上限速率，从材料本身突破将是重大的解决方法。
想要实现高的抗电压和高的迁移率，必须使用禁带宽度很大的化合物半导体和禁带宽度差异大的不同材料，需要更加复杂和精细的生长方法和制作成本以及材料成本，不利于批量化，限制了其更大的应用场景和市场。
目前研究和应用表明，石墨烯(Graphene)是一种以sp2杂化连接的碳原子紧密堆积成单层二维蜂窝状晶格结构的新材料具有优异的光学、电学、力学特性，石墨烯在室温下的载流子迁移率约为15000cm2/(V·s)，在某些特定条件下如低温下，石墨烯的载流子迁移率甚至可高达250000cm2/(V·s)。此外石墨烯的电子迁移率受温度变化的影响较小，50～500K之间的任何温度下，单层石墨烯的电子迁移率都在15000cm2/(V·s)左右。此外，石墨烯中电子载体和空穴载流子的半整数量子霍尔效应可以通过电场作用改变化学势而被观察到，石墨烯中的载流子遵循一种特殊的量子隧道效应，在碰到杂质时不会产生背散射，这就就成就了石墨烯很高的载流子迁移率，此外石墨烯具有非常好的热传导性能，能在大电流电压下，表现出优良特性。
通过上面的简要描述可知，传统的高电子迁移率晶体管，由于材料本身的问题，限制载流子的传输速率，材料的生长复杂特性决定了其较高的背景载流子浓度，使得漏电通道大增，通过掺杂深受主杂质方式还会增加工艺的复杂性和不稳定性，很难把控；此外高禁带宽度材料会出现低热导性，而且结构越是复杂制作的难度和成本大量增加。
因此，本发明提供了一种集成混合材料的高电子迁移率晶体管，通过利用石墨烯材料作为导电通道代替传统的异质界面2DEG，实现超高速的电子迁移和导电速率，采用金属半导体接触的肖特基势垒作为栅电源控制整个晶体管的开关，采用碳化硅(SiC)或者硅(Si)或者锗硅(Ge/Si)或者其他可选半导体材料作为基底材料，通过半导体工艺现实不同材料的生长集成，构成全新的具有优良特性的高电子迁移率晶体管。
发明内容
有鉴于此，本发明提供了一种集成混合材料高电子迁移率晶体管及其制备方法，简化了晶体管设计和制造的工艺，同时极大的提升了载流子迁移速率、降低导通电阻、提升工作频率、增大散热效果，实现高性能应用。
为了达到上述目的，本发明采用如下技术方案：
一种集成混合材料高电子迁移率晶体管，包括：基底、Si3N4层、石墨烯层、合金区、S/D电极区和G电极区；
所述Si3N4层、合金区以及G电极区位于所述基底上方，且分别与所述基底连接；
所述石墨烯层位于所述合金区和所述Si3N4层上方，且与所述合金区和所述Si3N4层连接；
所述S/D电极区位于所述石墨烯层上方，且与所述石墨烯层连接；
其中，所述基底上方中心向下设置有掺杂型半导体区，所述Si3N4层位于所述掺杂型半导体区上方两侧，且不与所述掺杂型半导体区接触；
所述G电极区包括G电极，所述G电极位于所述掺杂型半导体区中心上方且与所述掺杂型半导体区连接；
所述合金区位于所述掺杂型半导体区上方，且所述石墨烯层通过合金区与所述掺杂型半导体区连接。
优选的，上述的一种集成混合材料高电子迁移率晶体管，还包括：保护层；
所述保护层设置于所述S/D电极区和G电极以外的石墨烯层和掺杂型半导体区的上方，且包覆所述合金区。
优选的，所述合金区包括合金层一和合金层二；
所述合金层一和合金层二分别位于所述掺杂型半导体区两端上方，且与所述Si3N4层连接；所述石墨烯层通过合金层一和合金层二与所述掺杂型半导体区连接。
优选的，所述S/D电极区包括S电极和D电极；
所述S电极和D电极分别位于所述石墨烯层上方两侧。
优选的，所述基底材料为SiC、Si或GeSi。
优选的，所述掺杂型半导体区为掺杂N型或掺杂P型掺杂型半导体区。
优选的，所述合金层一和合金层二均为由Ti/Al/Ni/Au组合的金属合金层，各层厚度分别为：Ti10-20nm；Al100-150nm；Ni20-30nm；Au20-50nm。
优选的，所述S电极和D电极均为由Ti/Al/Ni/Au组合的金属合金层，各层厚度分别为Ti10-30nm；Al150-200nm；Ni50-100nm；Au50-100nm；
所述G电极为由Ni/Au组合的金属合金层，各层厚度分别为
优选的，所述掺杂型半导体区的深度为30-60nm；所述Si3N4层的厚度为50-200nm；所述石墨烯的厚度为0.5-5nm。
本发明的另一个目的在于提供上述的一种集成混合材料高电子迁移率晶体管的制备方法，包括以下步骤：
(1)在基底上镀一层光刻胶，通过光刻工艺，去掉特点区域光刻胶，制作出用于离子注入的开孔；
(2)通过离子注入工艺，向开孔区域注入P、As、Sb或者Ga、B、Al元素，形成掺杂型半导体区；
(3)通过光刻和镀膜工艺在基底上表面上未被离子注入区的表面镀一层Si3N4层，然后再在离子注入的掺杂型半导体区两端镀上欧姆接触所需的合金层一和合金层二，用来连接石墨烯层和下面的掺杂型半导体区；
(4)生长一层石墨烯层，所述石墨烯层仅覆盖于之前的Si3N4层、合金层一和合金层二的表面；
由于石墨烯在金属层表面生长更容易和生长的质量更好，此时金属或者合金层和下面的N型或者P型掺杂型半导体区接触形成欧姆接触，和上面的石墨烯层也形成低电阻的材料接触电阻；
(5)通过光刻工艺制作出S和D电极图形，然后通过蒸镀工艺蒸镀金属合金层于表面石墨烯接触形成欧姆接触的S电极和D电极；
(6)同步骤(5)，通过光刻和蒸镀工艺，在掺杂型半导体区上表面蒸镀一层金属合金层，和下面的掺杂型半导体区形成肖特基接触，制作形成G电极；
(7)通过光刻和蒸镀工艺，在除S电极、D电极和G电极之外之外的的石墨烯层、合金层一、和基层二和掺杂型半导体区的上方，镀一层保护层，即得所述晶体管。
经由上述的技术方案可知，与现有技术相比，本发明具有如下有益效果：
本发明采用导电性极具优良的石墨烯层，作为导电通道，作为源极S和漏极D直接的电流流通通道，代替以往的2DEG，可以极大的提升电子的迁移速率，实现更高的频率特性；
将石墨烯设计和生在高阻的Si3N4材料上，不但利于石墨烯的材料的高质量生长，还可以实现电流的集中渠道，避免了传统器件的电流分散通道(传统的2DED背景高阻层需要通过掺杂Fe或其他元素或其他复杂设计结构得到)，且以SiC/Si/GeSi材料为基底，不但可以实现和传统半导体集成工艺的兼容，还可以减小材料成本，因为石墨烯主要是碳元素C，而Si是地球上含量最多的元素之一；
通过采用金属和半导体接触的肖特基结构作为G栅极，来控制S极和D极的导通，本体基底材料通过离子注入形成的半导体，与镀层的金属形成肖特基结构，肖特基耗尽层穿过离子注入区，深入到本征基底材料区，零偏压下肖特基区完全耗尽，成为增强型高电子迁移率晶体管；
无需传统的大量深入材料内部台面刻蚀工艺，简化了晶体管设计和制造的工艺，同时极大的提升了载流子迁移速率、降低导通电阻、提升工作频率、增大散热效果，实现高性能应用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明集成混合材料高电子迁移率晶体管的结构图；
图2为本发明基底接触的材料层俯视图；
图3为高电子迁移率栅极G区肖特基结构图。
其中，图中：
1-基底；11-掺杂型半导体区；2-Si3N4层；3-石墨烯层；4-保护层；51-合金层一；52-合金层二；61-S电极；62-D电极；7-G电极。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
参见图1，一种集成混合材料高电子迁移率晶体管，包括：基底1、Si3N4层2、石墨烯层3、合金区、S/D电极区和G电极区；
Si3N4层2、合金区以及G电极区位于基底1上方，且分别与基底连接；
石墨烯层3位于合金区和Si3N4层2上方，且与合金区和Si3N4层2连接；
S/D电极区位于石墨烯层3上方，且与石墨烯层3连接；
其中，基底1上方中心向下设置有掺杂型半导体区1，Si3N4层2位于掺杂型半导体区11上方两侧，且不与掺杂型半导体区11接触；
G电极区包括G电极7，G电极7位于掺杂型半导体区11中心上方且与掺杂型半导体区11连接；
合金区位于掺杂型半导体区11上方，且石墨烯层3通过合金区与掺杂型半导体区11连接。
在本实施例中，晶体管还包括：保护层4；
保护层4设置于S/D电极区和G电极区以外的石墨烯层3、掺杂型半导体区11的上方，且包覆住合金区。
其中，合金区包括合金层一51和合金层二52，合金层一51和合金层二52暴露在外面的部分均被保护层4包覆；
合金层一51和合金层二52分别位于掺杂型半导体区11两端上方，且与Si3N4层2连接；石墨烯层3通过合金层一51和合金层二52与掺杂型半导体区11连接。
S/D电极区包括S电极61和D电极62；
S电极61和D电极62分别位于石墨烯层3上方两侧。
实施例2
实施例1中一种集成混合材料高电子迁移率晶体管的制备方法，包括以下步骤：
1.将Si基底底在丙酮和乙醇中分别进行5分钟的超声清洗，然后用去离子水清洗干净，并在烤箱烘干；
2.接着在基底表面涂上一层光刻胶，利用带有离子注入区图形的光刻板通过光刻MESA工艺，形成出离子注入区图形，然后通过显影去胶清洗，去掉离子注入区上的光刻胶，露出离子注入区，其他区域光刻胶作为屏蔽，阻挡离子注入该区；
3.利用离子注入技术，将PH3或者ASH3气体离子源注入到未被光刻胶覆盖的离子注入区上表面，在衬底该区域形成N型半导体区注入的离子浓度在1015cm-3，离子注入区的深度在60nm；
4.然后去掉屏蔽区的光刻胶，在温度800℃对整个基底进行退火15分钟；
5.再次涂上光刻胶，通过光刻MESA工艺，在已形成的N型半导体区上层形成一层光阻，然后通过PECVD化学气相沉淀，其硅烷和氨气气体流量比SiH4：NH3＝2：1，在未被光阻阻挡的表面区域镀一层Si3N4，厚度在200nm；
6.用去胶液去除N型半导体区上的光阻，再次利用MESA工艺，在N型区的两端紧靠Si3N4层处，制作出用于蒸镀欧姆接触的金属合金区，利用电子束蒸发在该区进行金属淀积，形成Ti/Al/Ni/Au金属组合，各层金属厚度依次为20nm/150nm/30nm/50nm；然后通过金属剥离技术将其他蒸镀区层上金属剥离，留下金属合金区的金属；
7.然后继续通过MESA光刻工艺，其他区域的光刻胶通过显影去胶液去除，只在N型区表面除合金区外保留一层光刻胶，通过CVD技术蒸镀沉积一层石墨烯，厚度在5nm；
8.接着通过带有G电极图形的光刻板结合光刻MESA工艺，在n型区的两端合金金属之间制作出G电极图形区，G型区与两端金属区不相接；
9.接着采用电子束蒸发工艺方法，分别蒸发金属Ni/Au，各自蒸发沉积的厚度为
然后通过金属剥离技术将其他蒸镀区层上金属剥离留下G区金属，形成栅电极G；
10.接着涂上一层光刻胶，利用带有S源极和D漏极的SD光刻板通过光刻MESA工艺，制造出电极图形，将S、D电极图形转移到上表面；
11.利用电子束蒸发进行金属淀积，在S、D电极图形处镀一层Ti/Al/Ni/Au金属，形成Ti/Al/Ni/Au金属组合，各层金属厚度依次为30nm/200nm/100nm/100nm；
12.然后结合MESA工艺，在表面上采用化学气相淀积法PECVD生长一层SiO2钝化层保护层，除三处电极以外所有区域都被覆盖；然后结束。
实施例3
实施例1中一种集成混合材料高电子迁移率晶体管的制备方法，包括以下步骤：
1.将SiC基底底在丙酮和乙醇中分别进行3分钟的超声清洗，然后用去离子水清洗干净，并在烤箱烘干；
2.接着在基底表面涂上一层光刻胶，利用带有离子注入区图形的光刻板通过光刻MESA工艺，形成出离子注入区图形，然后通过显影去胶清洗，去掉离子注入区上的光刻胶，露出离子注入区，其他区域光刻胶作为屏蔽，阻挡离子注入该区；
3.利用离子注入技术，将BF3离子源注入到未被光刻胶覆盖的离子注入区上表面，在衬底该区域形成P型半导体区，注入的离子浓度在1012cm-3，离子注入区的深度在30nm；
4.然后去掉屏蔽区的光刻胶，在温度900℃对整个基底进行退火5分钟；
5.再次涂上光刻胶，通过光刻MESA工艺，在已形成的P型半导体区上层形成一层光阻，然后通过PECVD化学气相沉淀，其硅烷和氨气气体流量比SiH4：NH3＝2：1，在未被光阻阻挡的表面区域镀一层Si3N4，厚度在50nm；
6.用去胶液去除P型半导体区上的光阻，再次利用MESA工艺，在N型区的两端紧靠Si3N4层处，制作出用于蒸镀欧姆接触的金属合金区，利用电子束蒸发在该区进行金属淀积，形成Ti/Al/Ni/Au金属组合，各层金属厚度依次为10nm/100nm/20nm/20nm；然后通过金属剥离技术将其他蒸镀区层上金属剥离，留下金属合金区的金属；
7.然后继续通过MESA光刻工艺，其他区域的光刻胶通过显影去胶液去除，只在P型区表面除合金区外保留一层光刻胶，通过CVD技术蒸镀沉积一层石墨烯，厚度在0.5nm；
8.接着通过带有G电极图形的光刻板结合光刻MESA工艺，在n型区的两端合金金属之间制作出G电极图形区，G型区与两端金属区不相接；
9.接着采用电子束蒸发工艺方法，分别蒸发金属Ni/Au，各自蒸发沉积的厚度为
然后通过金属剥离技术将其他蒸镀区层上金属剥离留下G区金属，形成栅电极G；
10.接着涂上一层光刻胶，利用带有S源极和D漏极的SD光刻板通过光刻MESA工艺，制造出电极图形，将S、D电极图形转移到上表面；
11.利用电子束蒸发进行金属淀积，在S、D电极图形处镀一层Ti/Al/Ni/Au金属，形成Ti/Al/Ni/Au金属组合，各层金属厚度依次为10nm/150nm/50nm/50nm；
12.然后结合MESA工艺，在表面上采用化学气相淀积法PECVD生长一层SiO2钝化层保护层，除三处电极以外所有区域都被覆盖；然后结束。
实施例4
实施例1中一种集成混合材料高电子迁移率晶体管的制备方法，包括以下步骤：
1.将GeSi基底底在丙酮和乙醇中分别进行4分钟的超声清洗，然后用去离子水清洗干净，并在烤箱烘干；
2.接着在基底表面涂上一层光刻胶，利用带有离子注入区图形的光刻板通过光刻MESA工艺，形成出离子注入区图形，然后通过显影去胶清洗，去掉离子注入区上的光刻胶，露出离子注入区，其他区域光刻胶作为屏蔽，阻挡离子注入该区；
3.利用离子注入技术，将PH3或者ASH3气体离子源注入到未被光刻胶覆盖的离子注入区上表面，在衬底该区域形成N型半导体区注入的离子浓度在1013cm-3，离子注入区的深度在45nm；
4.然后去掉屏蔽区的光刻胶，在温度850℃对整个基底进行退火10分钟；
5.再次涂上光刻胶，通过光刻MESA工艺，在已形成的N型半导体区上层形成一层光阻，然后通过PECVD化学气相沉淀，其硅烷和氨气气体流量比SiH4：NH3＝2：1，在未被光阻阻挡的表面区域镀一层Si3N4，厚度在125nm；
6.用去胶液去除N型半导体区上的光阻，再次利用MESA工艺，在N型区的两端紧靠Si3N4层处，制作出用于蒸镀欧姆接触的金属合金区，利用电子束蒸发在该区进行金属淀积，形成Ti/Al/Ni/Au金属组合，各层金属厚度依次为15nm/125nm/25nm/35nm；然后通过金属剥离技术将其他蒸镀区层上金属剥离，留下金属合金区的金属；
7.然后继续通过MESA光刻工艺，其他区域的光刻胶通过显影去胶液去除，只在N型区表面除合金区外保留一层光刻胶，通过CVD技术蒸镀沉积一层石墨烯，厚度在2nm；
8.接着通过带有G电极图形的光刻板结合光刻MESA工艺，在n型区的两端合金金属之间制作出G电极图形区，G型区与两端金属区不相接；
9.接着采用电子束蒸发工艺方法，分别蒸发金属Ni/Au，各自蒸发沉积的厚度为
然后通过金属剥离技术将其他蒸镀区层上金属剥离留下G区金属，形成栅电极G；
10.接着涂上一层光刻胶，利用带有S源极和D漏极的SD光刻板通过光刻MESA工艺，制造出电极图形，将S、D电极图形转移到上表面；
11.利用电子束蒸发进行金属淀积，在S、D电极图形处镀一层Ti/Al/Ni/Au金属，形成Ti/Al/Ni/Au金属组合，各层金属厚度依次为20nm/175nm/75nm/75nm；
12.然后结合MESA工艺，在表面上采用化学气相淀积法PECVD生长一层SiO2钝化层保护层，除三处电极以外所有区域都被覆盖；然后结束。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种集成混合材料高电子迁移率晶体管，其特征在于，包括：基底、Si3N4层、石墨烯层、合金区、S/D电极区和G电极区；
所述Si3N4层、合金区以及G电极区位于所述基底上方，且分别与所述基底连接；
所述石墨烯层位于所述合金区和所述Si3N4层上方，且与所述合金区和所述Si3N4层连接；
所述S/D电极区位于所述石墨烯层上方，且与所述石墨烯层连接；
其中，所述基底上方中心向下设置有掺杂型半导体区，所述Si3N4层位于所述掺杂型半导体区上方两侧，且不与所述掺杂型半导体区接触；
所述G电极区包括G电极，所述G电极位于所述掺杂型半导体区中心上方且与所述掺杂型半导体区连接；
所述合金区位于所述掺杂型半导体区上方，且所述石墨烯层通过合金区与所述掺杂型半导体区连接。
2.根据权利要求1所述的一种集成混合材料高电子迁移率晶体管，其特征在于，还包括：保护层；
所述保护层设置于所述S/D电极区和G电极以外的石墨烯层、合金区和掺杂型半导体区的上方，且包覆所述合金区。
3.根据权利要求2所述的一种集成混合材料高电子迁移率晶体管，其特征在于，所述合金区包括合金层一和合金层二；
所述合金层一和合金层二分别位于所述掺杂型半导体区两端上方，且与所述Si3N4层连接；所述石墨烯层通过合金层一和合金层二与所述掺杂型半导体区连接。
4.根据权利要求1所述的一种集成混合材料高电子迁移率晶体管，其特征在于，所述S/D电极区包括S电极和D电极；
所述S电极和D电极分别位于所述石墨烯层上方两侧。
5.根据权利要求1所述的一种集成混合材料高电子迁移率晶体管，其特征在于，所述基底材料为SiC、Si或GeSi。
6.根据权利要求1所述的一种集成混合材料高电子迁移率晶体管，其特征在于，所述掺杂型半导体区为掺杂N型或掺杂P型半导体区。
7.根据权利要求3所述的一种集成混合材料高电子迁移率晶体管，其特征在于，所述合金层一和合金层二均为由Ti/Al/Ni/Au组合的金属合金层，各层厚度分别为：Ti10-20nm；Al100-150nm；Ni20-30nm；Au20-50nm。
8.根据权利要求4所述的一种集成混合材料高电子迁移率晶体管，其特征在于，所述S电极和D电极均为由Ti/Al/Ni/Au组合的金属合金层，各层厚度分别为Ti10-30nm；Al150-200nm；Ni50-100nm；Au50-100nm；
所述G电极为由Ni/Au组合的金属合金层，各层厚度分别为
9.根据权利要求1所述的一种集成混合材料高电子迁移率晶体管，其特征在于，所述掺杂型半导体区的深度为30-60nm；所述Si3N4层的厚度为50-200nm；所述石墨烯的厚度为0.5-5nm。
10.如权利要求3-9任一所述的一种集成混合材料高电子迁移率晶体管的制备方法，其特征在于，包括以下步骤：
(1)在基底上镀一层光刻胶，通过光刻工艺，去掉特点区域光刻胶，制作出用于离子注入的开孔；
(2)将开孔区域注入P、As、Sb或者Ga、B、Al元素，形成掺杂型半导体区；
(3)在基底上方除掺杂型半导体区以外的表面镀一层Si3N4层，然后再在掺杂型半导体区两端镀上合金层一和合金层二；
(4)在Si3N4层、合金层一和合金层二的上表面生长一层石墨烯层；
(5)通过光刻工艺制作出S电极和D电极的图形，然后通过蒸镀工艺在石墨烯上方两侧蒸镀金属合金层形成S电极和D电极；
(6)同步骤(5)，通过光刻和蒸镀工艺，在掺杂型半导体区上方蒸镀金属合金层，形成G电极；
(7)通过光刻和蒸镀工艺，在除S电极、D电极和G电极之外之外的的石墨烯层、合金层一、和基层二和掺杂型半导体区的上方，镀一层保护层，即得所述晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110998908.6A CN113793869A (zh) | 2021-08-28 | 2021-08-28 | 一种集成混合材料高电子迁移率晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110998908.6A CN113793869A (zh) | 2021-08-28 | 2021-08-28 | 一种集成混合材料高电子迁移率晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113793869A true CN113793869A (zh) | 2021-12-14 |
Family
ID=79182337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110998908.6A Pending CN113793869A (zh) | 2021-08-28 | 2021-08-28 | 一种集成混合材料高电子迁移率晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113793869A (zh) |
-
2021
- 2021-08-28 CN CN202110998908.6A patent/CN113793869A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100726365B1 (ko) | 실리콘 카바이드 금속 반도체 전계효과 트랜지스터 및 실리콘 카바이드 금속 반도체 전계효과 트랜지스터의 제조 방법 | |
| US6303947B1 (en) | Silicon carbide vertical FET and method for manufacturing the same | |
| KR100642191B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법 | |
| US10490625B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| CN109004017B (zh) | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN101989601A (zh) | 半导体装置及其制造方法 | |
| CN105103295B (zh) | 具有垂直漂移区的横向GaN JFET | |
| CN110504329A (zh) | 一种低导通电阻高耐压金刚石功率二极管的制备方法 | |
| CN113113469A (zh) | 一种高耐压双栅极横向hemt器件及其制备方法 | |
| CN113013242A (zh) | 基于n-GaN栅的p沟道GaN基异质结场效应晶体管 | |
| JP5802492B2 (ja) | 半導体素子及びその製造方法 | |
| CN114639736A (zh) | 氧化镓场效应晶体管 | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN104078493A (zh) | 半导体装置 | |
| CN113972263B (zh) | 一种增强型AlGaN/GaN HEMT器件及其制备方法 | |
| WO2021140776A1 (ja) | 化合物半導体装置及び化合物半導体装置の製造方法 | |
| CN115458596A (zh) | 基于Fin-JFET栅结构HEMT及其制作方法 | |
| CN113793869A (zh) | 一种集成混合材料高电子迁移率晶体管及其制备方法 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN116072698A (zh) | 一种锥形栅mosfet器件结构及其制作方法 | |
| CN113871478A (zh) | 基于双栅的具有p型沟道特性的新型半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |