TWI297852B - Processor with specific processor unit - Google Patents

Description

1297852 ⑴ 九、發明說明 【發明所屬之技術領域】 本發明係相關於並列處理多數個工作（task )或是執 行緒（thread )之處理器以及其資訊處理方法。 【先前技術】 近年來，在嵌入式機器中，可並列處理多數個工作或 • 是執行緒而稱爲多工作處理器或是多執行緒處理器之處理 器（以下此些簡稱爲多處理器）正被使用著。 在習知之攜帶式機器中，在藉由同步處理器而進行處 理時，伴隨著攜帶機器之高性能化而使處理變複雜，且， 經由同步處理器之處理變得困難。 即，藉由同步處理器而實現高性能的時候，需要使在 高時脈頻率下而操作，伴隨此的是亦增大消耗電力。且， 例如在行動電話中，在動畫播放時而接收電話的情形之處 # 理等，需要即時應答之情形之對應變得困難。 另一方面，藉由利用多處理器，而可使裝置低時脈化 ，藉此而可實現低消耗電力。且，由於可並列處理多數個 工作等，以即時應答性之觀點來看亦有其功效。 且，在並列處理多工作之裝置中，實現用爲即時應答 之技術係記載於日本專利特開平1 0-22 83 86號公報。 【發明內容】 [發明作爲解決之課題] -4 - 1297852 (2) 但是，記載於專利文獻之技術，係在習知之技術中， 不建構有適切控制多處理之作業系統，特別是，該技術係 爲在一個晶片上搭載多數個處理器核心（core )而使作爲 一個多處理器之作用、而未建構爲以對於所謂密結合型多 處理器而適切對應之作業系統。 爲此，在正在實施通常之處理時，在發生需要即時應 答之高優先度之處理（像是岔斷處理）時，構成多處理器 φ 之各個處理器如果不是在閒置狀態，則對於高優先度處理 之應答性將爲降低而造成問題。此時，將有困難實現即時 應答之問題。 且，爲了實施所發生之高優先度處理，有頻繁發生工 作切換之可能，因爲負擔操作（overhead operation)將增 多之故，而造成處理效率變低。 本發明之課題係在多處理器中，有效率的處理優先度 高者以及高應答性之處理。 [解決課題之手段] 爲了解決以上之課題，本發明係一種處理器，具有複 數個用爲處理工作或是執行緒之處理器部（例如圖2之單 元處理器P0〜P3)，其特徵係包含：專用地處理優先度 高之指定處理（例如，岔斷處理）之專用處理器部（例如 圖2之單元處理器P0)、進行優先度爲高以外之處理（ 例如應用程式之處理）之一般處理器部（例如圖2之單元 處理部P1〜P3)、以及使該優先度高之指定處理被該專 -5- (3) 1297852 用處理部所處理之高優先度處理控制部（例如，圖2之岔 斷控制部1 1 )。 藉由此構成，在產生需要執行岔斷處理等之優先度高 之處理時，藉由直接的專用處理器部而可開始處理之執行 〇 於是，不進行工作等之切換，因爲可迅速地開始優先 度高之處理之執行，因此可將具有效率性以及高應答性之 • 處理予以高優先度的處理。 且，該專用處理器部，其特徵係在於，作爲該優先度 爲高高之指定處理發生時，處理中之程式之取消爲可能之 處理（例如不要求即時性處理）予以作爲該優先度爲高之 指定處理之背景處理而執行。 藉由此構成，因爲可使專用處理器部之操作率向上提 升，且可進行效率化之處理。 且，其特徵爲可切換在進行該背景處理模式、不進行 • 該背景處理模式。 藉由此構成，對應於處理器之處理負荷等，可適當切 換作爲背景處理而處理優先度低之處理等之情形、以及正 常處理之情形，而可進行效率良好之處理。 且，該優先度之高指定處理，其特徵爲具有岔斷處理 〇 藉由此構成，而可在即使爲頻繁發生岔斷處理之情形 ，亦可處理具有效率性以及高應答性之岔斷處理。 且，本發明係爲一種資訊處理方法，其係在多數具備 -6 - (4) 1297852 有處理工作或是執行緒之處理器部之處理器之資訊處理方 法，其特徵爲在指定處理器部中使優先度高之指定處理被 專門處理，對於該優先度爲高之指定處理以外之處理在該 指定處理器部以外之處理器部中進行。 且其特徵在於，在該預定處理器部中，該優先度爲高 之指定處理發生之情形下處理中之程式消除爲可能之處理 予以作爲該優先度爲高之指定處理之背景處理而執行。 • 且，其特徵在於，其可切換進行該背景處理之模式、 以及不進行該背景處理之模式。 且，該優先度爲高之指定處理之特徵在於，具有岔斷 處理。 如此，藉由本發明，在多處理器中，可將具有效率性 以及高應答性之高優先度處理予以處理。 【實施方式】 以下，係參考圖式而說明關於本發明之處理器之實施 之型態。 關於本發明之處理器，係爲以該執行單位而並列處理 工作或是執行緒等、以及程式，在關於本發明之處理器內 係具有以下之硬體構成：實質複數具有執行工作等之處理 器（以下稱爲「單元處理器」）。 即，在多數個單元處理器中，藉由固定地決定執行高 優先度處理（岔斷處理等）之單元處理器’而確保對於高 優先度處理之高應答性。 (5) 1297852 且，執行高優先度處理之單元處理器中，在非正執行 高優先度處理之情形中，即使在該執行中發生高優先度處 理，而背景處理可消除處理中之程式（即，藉由該程式而 處理中之資料）之優先度爲低之處理。 藉此，可防止執行高優先度處理之單元處理器之操作 率低下。 藉此，關於本發明之處理器，而可處理具有效率以及 • 高應答性之優先度高之處理。 首先，說明其構成。 此處，係舉出於攜帶電話中嵌入關於本發明之處理器 之情形時之例子，而說明關於假設作爲高優先度處理之岔 斷處理之情形。且，在以下之說明中，係將執行緒等程式 之執行單元總稱爲『工作」。 圖1係表示關於本發明之攜帶電號1之功能構成之圖 〇 II 圖1中，攜帶電話1，係包含CPU(中央處理單元）10 、快閃記憶體20、記憶體30、緩衝區40、無線部50、 IrDA (紅外線資料關聯）部6音頻部70、計時器（timer )80、USB (通用串列匯流排）介面部90、鍵（KEY)操 作部100、LCD (液晶顯示器）110、照相部120而構成， CPU10、快閃記憶體20、記憶體30或是緩衝器40係藉由 匯流排而被連接。且，無線部50、IrDA部60、音頻部70 、計時器80、USB介面部90、鍵操作部100、LCD1 10或 是照相部120係與CPU10而直接連接。 (6) 1297852 CPU10因爲在並列處理多數個工作的同時，而控制攜 帶電話1全體者，因此，對應於來自鍵操作部1 〇〇所輸入 之各種指示信號，讀出被記錄於快閃記憶體3 0中之作業 系統程式（OS )或是各種應用程式而執行，而自無線部 5〇、音頻部70或是照相部120等之周邊晶片所輸入之岔 斷信號，而執行岔斷處理程序（handler)。 例如，CPU10係將藉由OS而產生之工作以及將由應 • 用程式所產生之工作並行處理，且，在來自周邊晶片之岔 斷信號被輸入的情形，係藉由執行岔斷晶片，而啓動對應 於岔斷信號之應用程式。且，藉由應用程式之處理，因爲 經由OS之工作排程器（task scheduler)而作爲被管理之 工作而被執行，因此可呼叫OS之服務呼叫，另一方面， 岔斷管理因爲具有經由工作排程器無法管理之處理（非工 作處理），因此無法呼叫Ο S工作呼叫。 且’ CPU將各種處理結果收納於快閃記憶體ROM20 _ 或是記憶體30中。 此處，說明關於CPU10之內部構成。 圖2係表示CPU 10之內部構成之方塊圖。 在圖2中，CPU10係由包含多數個單元處理器P0〜 P3、岔斷控制部1 1以及記憶體控制部1 2所構成。 單元處理器P0〜P3係爲個別並列而可處理供作之處 理器，單元處理器P0〜P3中，在本實施型態中，單元處 理器P0係被作爲執行岔斷處理之專用處理器。因此，在 周邊晶片中發生岔斷信號時，岔斷信號被輸入至單元處理 -9 - (7) 1297852 器Ρ0· 且’因爲關於單元處理器Ρ 0〜Ρ 3之內部構成係爲同 樣’因此以單元處理器ΡΟ爲代表而說明其內部構成。 單元處理器ΡΟ係由包含有：取得（fetch)部101、 解碼部 102、算術邏輯單元（Arithmetic and logical Unit )1 03、暫存器l〇4、程式控制部l〇5所構成。 取得部1 〇 1係由後述程式控制部1 05之程式計數器所 ^ 表示之記憶體位址而讀出指令碼，而輸出至解碼部1 02 . 解碼部1 02係將經由取得部1 〇 1而被輸入之指令碼予 以解碼，而將該解碼結果（指令內容以及來源暫存器、目 的地暫存器之位址等）而輸入至ALU 103. ALU103,對應於經由解碼部102而輸入之解碼結果， 而進行指定之演算，而將演算結果寫入至暫存器104,並將 爲分支指令等之演算結果之分支預先位址輸出至程式控制 部 105. ©暫存器104係爲經由載入指令而將來自記憶體30而 讀出之資料、爲ALU 103之演算結果之資料予以記錄之暫 存器群。 程式控制部1 05係爲控制單元處理器P0整體之物， 其係由記錄有單元處理器P0之堆疊（例如，岔斷可否之 狀態、表示被執行之處理以背景處理與否之狀態、在單元 處理器P0中溢位（overflow)之發生狀態）之堆疊暫存器 (PSR)、記錄有收納單元處理器P0接著執行較佳指令的 記憶體位址之程式計數器（PC )所構成。因此，程式控制 -10- 1297852 (8) 部105係在單元處理器P0執行岔斷處理的時候，變更表 不用爲岔斷堆疊暫存器値之處理之禁止之値，並在分支指 令被執行時，將程式計數器之値變更爲分支預先位址。 岔斷控制部1 1，在來自無線部50等之周邊晶片3 0之 岔斷信號被輸入時，仲裁岔斷信號之後，而將指定之岔斷 信號輸入至單元處理器P0. 記憶體控制部12,係被具備於CPU10以及記憶體30 • 之間，而在對於來自CPU10之記憶體30之資料讀出以及 寫入被進行的時候，控制記憶體3 0而進行資料之輸入/輸 出。 且，在本實施型態中，如上述，岔斷處理藉由單元處 理器P0而被處理，其他之單元處理器處理主要地藉由應 用程式而被產生之工作。 具體而言，單元處理器P0,係執行在攜帶電話1之電 源投入時的開機（BOOT )處理、OS之初期化處理、對應 # 於服務呼叫之OS處理，經由岔斷處理程序之處理、對應 於岔斷處理之背景處理（例如，寫入至快閃ROM20之處 理或是不要求即時性（realtime )之處理（記憶體之垃圾 收集（garbage collection)、電池殘量顯示、硬體之監視 處理等））。此中，啓動時只有開機處理或是〇S初始化 處理被執行，與岔斷處理不需要同時發生之背景處理係爲 在岔斷處理發生時允許處理中之資料被取消之優先度爲低 之處理。且，對應於服務呼叫之〇S處理，係爲在背景處 理中，對應於被適當呼叫出之服務而被執行者。且，如上 -11 - 1297852 Ο) 述，在岔斷處理（非工作處理）中，無 〇 且，單元處理器P1〜P3，藉由0S 定之順序而執行經由應用程式而被產生 中，而適當的呼叫〇 s之服務呼叫。 記憶體30係由所謂DRAM (動態 、SRAM (靜態隨機存取記憶體）或 • DRAM)之半導體記憶體所構成，而在 成工作區（working area)並將該處理箱 無線部50係爲在攜帶電話1以及 地台之間進行無線通信。例如，無線部 自基地台而對於攜帶電號1接收到信號 對於CPU10輸出岔斷信號，並通知收 ，無線部50在指示自CPU10發出信號 對於基地台而發送表示發送要求之信號 IrDA部60係爲根據IrDA而進行 根據來自外部之IrDA而接收無線信號日 出岔斷信號，並通知IrDA信號之接收。 音頻部70係爲處理在攜帶電話1 音者，而進行在通話中使用麥克風以及 入輸出或是音樂等之再生等之處理。 麥克風80係根據攜帶電話1之時 ，例如在每一 ms，而在每個指定時間市 出岔斷信號。 法呼叫OS之服務 之工作排程而被決 之工作，在該處理 隨機存取記憶體） 是 SDRAM (同步 CPU10執行時而形 ί果予以記錄。 攜帶電話系統之基 50在接收到表示 之信號的時候，而 到信號之接收。且 之信號被輸入時， 〇 通信之介面，而在 #，對於CPU10輸 中被輸入輸出之聲 揚聲器之聲音之輸 脈信號而計測時間 ί對於CPU10而輸 -12- (10) 1297852 USB介面部90,係爲用爲進行USB通信之介面，USB 纜線被連接的時候或是接收自USB纜線之信號的時候， 而對於CPU10而輸出岔斷信號。 鍵操作部1 〇〇係爲具有用爲對於攜帶電話1而指示輸 入之各種鍵，在押下此些鍵的時候，而對於CPU 1 0輸出 岔斷信號。 LCD110係爲根據藉由CPU10而被輸入之文字或是畫 φ 像等之描畫命令，而顯示指定畫面之顯示裝置。 照相部120係爲具有 CCD (電荷耦合裝置）或是 CMOS (互補式金屬氧化物半導體）感應器等之照相元件 ，在畫像被照相時，而對於CPU10而輸出岔斷信號。 接著，說明其操作。 圖3係爲表示在攜帶電號1之電源投入時之動作的圖 〇 圖3中，在攜帶電話1之電源被投入時，在單元處理 φ 器P0中，而被執行BOOT處理（各個硬體之初始化、程 式載入以及啓動、OS之初始化處理）（步驟S1)。且， 圖中之實線部分係爲表示各單元處理器係在處理執行狀態 ，而虛線部分係表示處理被進行者。 因此，單元處理器P0,係啓動單元處理器P1〜P3, 而使執行正被指示爲執行之應用程式（例如，動畫像之再 生處理等）之工作（步驟S2 )。 此後，單元處理器P0進入閒置狀態，而單元處理器 P1〜P3進入執行應用程式之狀態。 -13- (11) 1297852 此處，係作爲在攜帶電話1中發生岔斷（例如電話之 接收信號之接收）（步驟S3 )。 此時，CPU 10之岔斷控制部1 1將岔斷信號輸出至單 元處理器P0 (步驟S4)。且，此時來自周邊晶片之岔斷 信號被輸入時，岔斷控制部1 1不但將此些調停，且將優 先度最高之岔斷信號輸出至單元處理器P0。 接收岔斷信號之單元處理器P0,直接執行岔斷處理程 φ 序，而開始岔斷處理（步驟S5)。 藉此，而不進行工作切換，而可具有效率的以及高應 答性而處理岔斷處理。 且，在岔斷處理發生時而背景處理被執行時，單元處 理器P0姑且進入至HALT狀態，之後而執行岔斷處理。 此時，關於背景處理之處理中之資料變得被消除。 接著，說明關於背景處理之動作。 背景處理係爲轉移CPU10爲背景處理模式而變成可 • 執行，作爲關於背景處理模式之服務核心，開始背景處理 ” bak__sta()” 、停止背景處理” bak jtp〇” 、對於背景處 理，通知指令爲” bak_cmd()”而被準備。 背景處理系藉由單元處理器P0〜P3呼叫一服務呼叫 ” bak_sta〇”而被開始。 且，在” bak__sta()”之呼叫之後，在單元處理器P0 中OS之計時器岔斷之啓動時序（每lms)下而使背景處 理模式之開始指令被辨識，之後，最初發生之岔斷處理作 爲觸發而轉移爲實際背景處理模式。 -14- (12) 1297852 圖4係爲表示背景處理模式中之動作之流程圖。 在轉移爲背景處理模式時，單元處理器P0藉由輪詢 (polling )而藉由取得以” bak_cmd()”而被通知之指令 ，而進行最好以背景處理之事件監視（步驟S 1 0 1 )、而 判定最好背景處理之有無（步驟S 1 02 )。 步驟S102中，在判定爲有最好背景處理之事件時， 單元處理器P0,取得藉由” bak_cmd()”而被通知之指令（ • 步驟Sl〇3 )。藉此，而使背景處理被執行。 因此，單元處理器P0而再度轉移至” bak_sta()”之 呼叫位址之指標（步驟S 1 04 )，而回到步驟S 1 0 1 · 且，在步驟S1 02中，在判定係非爲最佳背景處理之 事件時，單元處理器P0轉移至步驟S104之處理。 因此，由呼叫” bak__sta〇”之單元處理器P1〜P3,而 在” bak_stp()”被叫出時，單元處理器p〇 —旦轉移至 HALT狀態之後，而終了背景處理。之後，單元處理器p〇 Φ 不進行背景處理，而變成只執行岔斷處理之狀態。 藉此，在程式中，因爲叫出” bak_sta() ”以及” bak_stp〇” ，因此可適當低切換至進行以及不進行背景處 理之模式。 因此，可在發生岔斷處理時，直接藉由單元處理器而 開始岔斷處理之執行。 因此，不進行工作切換，而因爲可迅速地開始岔斷處 理之執行’因此可在效率高以及高應答性地處理岔斷處理 -15- (13) 1297852 例如圖5 ( a )所示，在習知之技術中，係爲以下順序 :在工作處理中發生岔斷時，在避開工作之競賽後而使岔 斷處理被執行，在岔斷處理終了後，而使工作處理之競賽 回復而繼續工作處理。 另一方面，在本發明中，如圖5(b)所示，岔斷處理 發生之後，而可直接轉移至岔斷處理之執行，而不需要進 行競賽之避開、回復等，而可進行效率化以及高應答性之 • 處理。 且，本發明雖然適用於被稱爲多執行緒處理器或是多 工作處理器之各種實施型態之處理器，但是例如在單晶片 上有多處理器被裝設，處理器之構成要素之至少一部份被 此些複數之處理器核心所共用之型態之多處理器係爲特別 有其功效。 圖6係爲表示作爲本發明適用對象之多處理器之構成 例之圖。 # 圖6所示之多處理器係爲複數之處理器核心共用記憶 體控制部以及ALU之型態，係在個別之處理器核心中具 有程式計數器以及狀態暫存器等之控制用暫存器，且另具 有爲了控制多處理器全體之程式控制部以及控制用暫存器 。且，圖6所示，在各處理器中最好具備有共用之競爭快 取記憶體。 如上構成之多處理器之情形中，在各處理器核心於本 實施型態中而執行單元處理器之功能。 -16- (14) 1297852 【圖式簡單說明】 圖1係表示關於本發明之攜帶電話之功能構成之方塊 圖。 圖2係表示CPU 10之內部構成之方塊圖。 圖3係表示在攜帶電話1之電源投入時而動作之圖。 圖4係表示在背景處理模式中之動作之流程圖。 圖5係比較本發明與習知技術之岔斷處理時之動作之 ®說明圖。 圖6係表示本發明之適用對向之多處理器之構成例之 【主要元件符號說明】 1 :攜帶電話 I 〇 ： cpu II :岔斷控制部 ® 1 2 :記憶體控制部 2〇 :快閃記憶體ROM 3 〇 :記憶體 40 :緩衝器 5 〇 :無線部 60 ： IrDA 70:音頻部 8 0 :計時器 90: USB介面部 -17- 1297852 (15) 100 :鍵操作部

110: LCD 120 :照相部 P0〜P3 :單元處理器 1 〇 1 :取得部 102 :解碼部

103 : ALU _ 104 :暫存器 105 :程式控制部 -18-

Claims (1)

1. η 日 ::¾左修.¾¾出原説明書 式所揭露之圍 十、申請專利範圍 第94143439號專利申請案 中文申請專利範圍修正本 民國96年12月26日修正 1·-種具有專用處理器部的處理器，係爲具有複數個 爲處理工作或是執行緒之處理部的處理器，其特徵爲包 鲁含： 專用爲處理優先度高之指定處理的專用處理器部， 進行該優先度高之指定處理以外之處理的通用處理器 部， 使該優先度高之指定處理被該專用處理器部加以處理 的高優先度處理控制部。 2 ·如申請專利範圍第1項之具有專用處理器部的處理 器，其中該專用處理器部係將該優先度高之指定處理發生 Φ 時可以放棄處理中之程式的處理，成爲該優先度高之指定 處理的背景處理而執行。 3 ·如申請專利範圍第2項之具有專用處理器部的處理 器，其中該處理器係爲可切換成進行該背景處理之模式或 不進行該背景處理之模式。 4.如申請專利範圍第1至3項中任一項之具有專用處 理器部的處理器，其中該優先度高之指定處理係爲岔斷處 理。