JP6153925B2 - タスク処理装置 - Google Patents
タスク処理装置 Download PDFInfo
- Publication number
- JP6153925B2 JP6153925B2 JP2014516588A JP2014516588A JP6153925B2 JP 6153925 B2 JP6153925 B2 JP 6153925B2 JP 2014516588 A JP2014516588 A JP 2014516588A JP 2014516588 A JP2014516588 A JP 2014516588A JP 6153925 B2 JP6153925 B2 JP 6153925B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- processor
- circuit
- system call
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
このタスク処理装置は複数のプロセッサと接続され、複数のプロセッサにおいて実行される複数のタスクの実行状態を一元的に管理する。プロセッサは、システムコール命令を実行するとき、システムコール信号をタスク制御回路に送信する。
タスク制御回路は、あるプロセッサAからシステムコール信号を受信したとき、プロセッサAのプロセッサIDとそのプロセッサAで実行中のタスクのタスクIDを登録されているプロセッサ管理情報を参照することによりプロセッサAにおいて実行中のタスクT1を特定し、READY(レディ)状態で待機中のタスクから次に実行対象となるタスクT2を自律的に選択し、タスクT1の処理データをプロセッサAの処理レジスタから所定の記憶領域に退避させ、タスクT2の処理データをプロセッサAの処理レジスタにロードさせ、プロセッサ管理情報を更新することにより、プロセッサAのタスクスイッチを実行する。
まず、SPシステムのタスクスケジューリングを電子回路により実現するタスク処理装置100を「基本例」として説明する。次に、仮想キューアルゴリズムの実装方法を「仮想キュー実装例」、ハードウェア主導による割込処理の実装方法を「HW割込実装例」として説明する。以上の3例を説明したあと、MPシステムを対象としたタスク処理装置100を「MP実装例」として説明する。
以下、「本実施例」というときには、原則として、「基本例」、「仮想キュー実装例」、「HW割込実装例」および「HW割込実装例」全体を示すものとする。
{基本例(SPシステム)}
[タスクの状態遷移]
マルチタスク処理において、各タスクは「状態(ステート)」を持つ。各タスクは、後述する複数の状態間を遷移し、常に、いずれかの状態となっている。状態遷移の契機となるのは、「システムコールの実行」と「割り込み要求信号の検出」である。システムコールとは各タスクが実行する命令のうちの特別な命令である。割り込み要求信号とは、キーボードの押下やマウスのクリック、通信データの受信など、周辺機器から所定データを受け取ったときに発生する信号である。もちろん、各タスクに割り当てられるタイムスライスが消費されたときにも状態遷移が発生する。
タスクが休止状態にあることを示す。一般タスクも特殊タスクもSTOP状態となり得る。以下、STOP状態にあるタスクのことを「STOP−タスク」とよぶ。
1−1.一般タスク
他のタスクが別のタスクの起動を指示するシステムコール(以下、「起動システムコール」とよぶ)を実行すると、STOP状態にある一般タスクは後述のREADY状態に遷移する。
1−2.特殊タスク
特殊タスクは、通常、STOP状態にある。後述のタスク切換回路210により割り込み要求信号が検出されると、特殊タスクはSTOP状態から後述のRUN状態に遷移する。このときRUN状態にあったタスクは入れ替わりにREADY状態に遷移する。
タスクが実行中であることを示す。すなわち、タスクがタイムスライスを割り当てられ、CPUの使用権を取得している状態である。一般タスクも特殊タスクもRUN状態となり得る。以下、RUN状態にあるタスクのことを「RUN−タスク」とよぶ。複数のタスクのうち、RUN状態になることができるタスクは常に1つだけであり、同時に2つのタスクがRUN状態となることはできない。
2−1.一般タスク
RUN状態にある一般タスクは、所定のシステムコールを実行するとRUN状態からREADY状態または後述するWAIT状態に遷移する。RUN状態にある一般タスクは、タイムスライスを消費したときにも、READY状態に遷移する。いずれの場合においても、RUN状態にあった一般タスクの代わりに、READY状態にある一般タスクがRUN状態に遷移する。割り込み要求信号が検出されると、RUN−タスクはREADY状態に遷移する。このときには、STOP状態にある特殊タスクがRUN状態に遷移する。
RUN−タスクが自らを終了させるシステムコール(以下、「終了システムコール」とよぶ)を実行すると、RUN−タスクはSTOP状態に遷移する。
2−2.特殊タスク
割り込み要求信号によりSTOP状態からRUN状態に遷移した特殊タスクは、自処理が完了するとSTOP状態に戻る。特殊タスクが取り得る状態はSTOP状態とRUN状態のみである。
タスクが実行可能な状態にあることを示す。READY状態にあるタスクは、OSから実行権を与えられればいつでもRUN状態に遷移できる。一般タスクのみREADY状態となり得る。以下、READY状態にあるタスクのことを「READY−タスク」とよぶ。
RUN状態にある一般タスクがシステムコールの実行によりRUN状態以外の状態に遷移するとき、または、RUN状態にある特殊タスクが自らの処理を終了してSTOP状態に遷移するとき、READY−タスクが入れ替わりにRUN状態に遷移する。一般タスクは、READY状態からのみRUN状態に遷移する。READY状態にあるタスクが複数存在するときには、コンテキスト情報の一部であるタスク優先順位に基づいて、いずれか一つのREADY−タスクがRUN状態に遷移する。タスク優先順位が同じとなるREADY−タスクが複数存在するときには、READY状態に移行したのが最も古いタスクがRUN状態に遷移する。
タスクが所定のWAIT解除条件の成立を待っている状態を示す。WAIT解除条件が成立すると、WAIT状態にあるタスクはREADY状態に遷移する。一般タスクのみWAIT状態となり得る。以下、WAIT状態にあるタスクのことを「WAIT−タスク」とよぶ。WAIT解除条件に関しては後に詳述する。
[システムコール]
(1)起動系システムコール
STOP状態とREADY状態の間の遷移に関連するシステムコールである。
1−1.起動システムコール
RUN−タスクであるタスクAが別の一般タスクBを起動させるシステムコールである。このとき、STOP状態にある一般タスクBはREADY状態に遷移する。
1−2.終了システムコール
このシステムコールを実行したタスクは、自己の処理を終了させ、RUN状態からSTOP状態に遷移する。終了システムコールは、あるタスクが別のタスクを終了させる命令であってもよい。
(2)WAIT系システムコール
RUN状態とWAIT状態の間の遷移に関連するシステムコールである。
2−1.ウェイトセマフォシステムコール
セマフォ(後述)の獲得を要求するシステムコールである。
2−2.ウェイトミューテクスシステムコール
ミューテクス(後述)の獲得を要求するシステムコールである。
2−3.ウェイトイベントシステムコール
イベント(後述)の成立を待つシステムコールである。イベントIDのほか、待機フラグパターン(後述)やフラグ条件(後述)を変数として実行される。
いずれの場合においても、WAIT系システムコールにより、さまざまなWAIT解除条件が設定される。WAIT系システムコールの実行時において、既にWAIT解除条件が成立する状況にあるときには、システムコールを実行したRUN−タスクはREADY状態に遷移する。一方、WAIT解除条件が成立していないときには、RUN−タスクは、WAIT解除条件の成立を待機するWAIT状態に遷移する。
(3)SET系システムコール
WAIT状態とREADY状態の間の遷移に関連するシステムコールである。SET系システムコールの実行は、WAIT解除条件の成立契機となる。
3−1.リリースセマフォシステムコール
セマフォを解放するシステムコールである。
3−2.リリースミューテクスシステムコール
ミューテクスを解放するシステムコールである。
3−3.セットイベントシステムコール
イベントのカレントフラグパターン(後述)を設定するシステムコールである。
3−4.クリアフラグシステムコール
カレントフラグパターンをゼロクリアするためのシステムコールである。
本実施例においては、以上の計9種類のシステムコールを対象として説明するが、これ以外にもさまざまなシステムコールを実装可能であることはいうまでもない。
[一般的なRTOSの設計思想]
このRTOSはマルチタスクOSである。一般的なRTOSはソフトウェアとして実現される。タスクAからタスクBへRUN−タスクを切り換える場合を例として説明する。タスクAがCPUを占有しているので、RTOSはCPUに割り込みをかけて、CPUの使用権をタスクAから取り上げる。その上で、タスクAのコンテキスト情報をTCBに退避させる。RTOSは、次のRUN−タスクとしてタスクBを選択し、タスクBのTCBからコンテキスト情報をCPUのレジスタにロードする。ロードが完了すると、RTOSはCPUの使用権をタスクBに渡す。このように、RTOSは、一時的にCPUの使用権を取得することにより、タスクAからタスクBへのタスクスイッチを実行する。特殊タスクの実行に関しても同様である。この場合にも、RUN−タスクのコンテキスト情報をTCBに退避させた後、特殊タスクにCPUの使用権を渡すことによりタスクスイッチを実現している。
RTOSは、ソフトウェアとして実現されるため、自らの処理を実行するためにはCPUの使用権を必要とする。いいかえれば、RTOSとタスクは、CPUの使用に関して競合関係にある。以下、このようにソフトウェアによって実現されるRTOSのことを「ソフトウェアRTOS」とよぶ。
CPU84は、メモリアクセスや命令の実行等を統括的に制御する実行制御回路90と、タスクのコンテキスト情報など各種データを格納する処理レジスタ92、演算を実行する演算回路94を含む。処理レジスタ92は複数種類のレジスタの集合であり、特殊レジスタ88と汎用レジスタ86に大別される。特殊レジスタ88は、プログラムカウンタ、スタックポインタ、フラグ等を保持するレジスタである。汎用レジスタ86は、作業用のデータを保持するレジスタであり、R0〜R15までの計16レジスタを含む。特殊レジスタ88は、ユーザ用とシステム用の2面が存在するが、汎用レジスタ86は一面のみである。以下、処理レジスタ92に格納されるデータのことを「処理データ」とよぶ。
<タスクAのコンテキスト情報の退避>
2.実行制御回路90は、汎用レジスタ86のデータを図示しないスタックに退避させる。
3.実行制御回路90は、図示しない記憶媒体、たとえば、別のレジスタから、RTOSのための処理データを汎用レジスタ86にロードする。この段階で、処理レジスタ92の処理データは、完全にRTOS用の処理データに入れ替わる。
4.RTOSは、メモリからタスクAのTCBを検出し、スタックに退避されている処理データをTCBに書き込む。また、ユーザ用の特殊レジスタ88の処理データもコンテキスト情報の一部としてTCBに書き込む。こうして、タスクAの処理データがTCBに退避される。RTOSは、タスクAが「RUN」から「READY(またはWAIT)」に状態遷移したことをタスクAのTCBに記録する。
<タスクBのコンテキスト情報のロード>
2.RTOSは、RTOS処理用のデータを汎用レジスタ86から図示しない記録媒体に退避させる。
3.実行制御回路90は、スタックのコンテキスト情報を汎用レジスタ86にロードする。実行制御回路90は、特殊レジスタ88をシステム用からユーザ用に切り換える。こうして、タスクBの処理データが処理レジスタ92にロードされる。
[タスク処理装置100によるRTOSのハードウェア化]
一般的なソフトウェアRTOSと異なり、本実施例におけるRTOSは、主として、CPUとは別個のハードウェアとして実現される。以下、ハードウェアによって実現されるRTOSのことを、「ハードウェアRTOS」とよぶ。本実施例のRTOSは、主として、CPUとは別個のハードウェアであるため、自らの処理を実行するためにはCPUの使用権を実質的にほとんど必要としない。いいかえれば、RTOSとタスクは、CPUの使用に関してほとんど競合関係にない。図2に示した一般的なソフトウェアRTOSの場合、CPUはタスク実行用回路であるとともに、RTOS実行用回路でもあった。これに対し、本実施例におけるハードウェアRTOSの場合、CPUはタスク実行回路として明確化され、タスクスケジューリング機能は後述の退避回路120とタスク制御回路200を中心として実現することができる。
タスク処理装置100は、CPU150に加えて退避回路120とタスク制御回路200を含む。CPU150はタスクの実行主体であり、退避回路120とタスク制御回路200が図4に示したRTOSの役割を担う回路である。タスクススケジューリング処理は、タスク制御回路200により主導される。
以下、システムコールと割り込み要求信号のそれぞれについてタスクスイッチの実行方法を説明する。
[1]システムコール実行
<タスクAのコンテキスト情報の退避>
<タスクBのコンテキスト情報のロード>
[2]割り込み要求信号の発生
(A)処理データの退避・ロード
(B)タスクの状態遷移およびRUN−タスクの選択
というタスクスイッチの中核となる処理をハードウェアにより実現している。(A)および(B)に関し、メモリ上のTCBにアクセスする必要がなくなることもタスクスイッチの高速化に寄与している。また、タスク処理装置100を実現するにあたり、CPU150については、CPUクロックを停止および再開する機能を追加するだけでよい。なお、これらの機能がすべてハードウェアによって実現されることは、本発明の範囲を限定するものではない。たとえば、(A)または(B)の主たる機能をハードウェアにより実現し、ハードウェアの機能を補助するためにRTOSの一部の機能をソフトウェアで実現してもよいことは当業者には理解されるところである。
図3のCPU84と異なり、処理レジスタ154は特殊レジスタ156と汎用レジスタ158共に一面だけの構成となっている。処理レジスタ154にはそれぞれロード選択回路112からの入力バス、退避レジスタ110への出力バス、タスク切換回路210からの書き込み信号(WT)用の信号線が追加されている。実行制御回路152は、出力セレクタ164に対する制御信号(CTRL)により、処理レジスタ92のうちの所望のレジスタのデータを演算回路160に入力する。演算結果は入力セレクタ162への入力となる。実行制御回路152は、入力セレクタ162に対する制御信号(CTRL)により、処理レジスタ154のうちの所望のレジスタに演算結果を入力する。実行制御回路152は、特殊レジスタ156のプログラムカウンタを更新しながら、タスクを実行する。
第2ANDゲート174の入力は原クロック(CLK0)と第1ANDゲート172の出力で、後者は負論理である。第1ANDゲート172の出力は停止完了信号(HC)である。停止完了信号(HC)は通常は0なので、第2ANDゲート174は、入力された原クロック(CLK0)をCPUクロック(CLK)としてそのまま出力する。CPU150は、第2ANDゲート174の出力するCPUクロックを受けて動作する。第1ANDゲート172の出力が「1」のとき、いいかえれば、停止完了信号(HC)=1のときには、第2ANDゲート174の出力はゼロに固定され、CPUクロック(CLK)が停止する。
割り込み要求信号(INTR)が発生したとき、タスク切換回路210は実行制御回路152に停止要求信号(HR)をアサートする。すなわち、ORゲート176の出力は、システムコールが実行されるか、停止要求信号(HR)がアサートされたときに「1」となる。
同図においては、まず、時刻t0において、タスク切換回路210は外部からの割り込み要求信号(INTR)を検出している。タスク切換回路210は、特殊タスクを実行させるため、実行制御回路152に停止要求信号(HR)をアサートする。入力タイミングt1は、検出タイミングt0とほとんど同時である。時刻t1では、CPU150のステートマシンは「タスク実行中」であり、CBUSY=1である。HR=1より、ORゲート176は「1」を出力するが、CBUSY=1ゆえにCPU150は停止しない。そのため、HR=1が入力されても、しばらくはCPUクロック(CLK)は原クロック(CLK0)に同期して出力される。
なお、別の処理方法として、タスク制御回路200の動作クロックが所定回数変化したことを条件とする代わりに、タスク制御回路200がタスクスイッチを完了させたことを条件として、HRをネゲートしてもよい。そして、実行制御回路152が、HRがネゲートされたことを条件として、HCをネゲートさせてもよい。HC=0となると、実行制御回路152はCPUクロック(CLK)を再開させる。こうして、タスクの実行を再開させてもよい。
同図においては、まず、時刻t0において、命令復号器170がシステムコールを検出し、SC_DETECTを0から1に変化させている。時刻t0では、CPU150のステートマシンは「タスク実行中」であり、CBUSY=1である。SC_DETECT=1より、ORゲート176は「1」を出力するが、CBUSY=1ゆえにCPU150は停止しない。そのため、SC_DETECT=1が出力されても、しばらくはCPUクロック(CLK)は原クロック(CLK0)に同期して出力される。
なお、別の処理方法として、WT:1→0の立ち下がり検出を条件とする代わりに、タスク制御回路200がタスクスイッチを完了させ、HRをネゲートしたことを条件として、実行制御回路152が、HCをネゲートしてもよい。HC=0となったことを条件として、SC_DETECTをリセットする。実行制御回路152はCPUクロック(CLK)を再開させ、CBUSYは0から1に変化する。
CPU150は、複数の命令をメモリから処理レジスタ154に順次読み出しながら実行することにより、タスクを実行する。このタスクの実行単位である命令は、以下の4つのフェーズに分解される。
1.F(フェッチ):メモリから命令を取り出す。
2.D(デコード):命令を解釈する。
3.E(エグゼキューション):命令を実行する。
4.WB(ライトバック):実行結果をメモリに書き込む。
なお、別の処理方法として、システムコール命令が実行完了するタイミングで、CPUビジー信号を「0」とし、CPUクロックの供給を停止してもよい。この場合、システムコール命令と同時に実行されていた別の命令は実行途中のまま停止する。中途停止された命令の中間的な処理結果は処理レジスタ154に記録されたあと、退避レジスタ110に退避される。次回、このタスクがRUN−タスクとなるときには、中途停止された命令の続きが実行される。たとえば、ある命令が、フェッチを終了した段階で中途停止された場合、メモリから読み出された命令やオペランドは退避レジスタ110に退避される。タスク再開時には、退避レジスタ110のデータが処理レジスタ154にロードされ、デコードステージから続きの処理が実行されることになる。
状態記憶部220は、状態レジスタ250とタイマ252を含む、状態記憶部220は、タスクの状態データを保持する。また、タイマ252は、タスクがREADY状態またはWAIT状態に遷移したときに開始するタイマである。タスクがREADY状態に遷移してから経過した時間のことを「READY経過時間」、タスクがWAIT状態に遷移してから経過した時間のことを「WAIT経過時間」とよぶ。タイマ252は、その値をTIM信号として常時出力する。タスク切換回路210は、タスクスイッチに際して、あるタスクがREADY状態またはWAIT状態に変化したときには、そのタスクのタイマ252を駆動して時間計測を開始させる。
(A)タスクIDレジスタ254:タスクIDを保持する。タスクIDレジスタ254からはタスクIDを示すID信号がタスク選択回路230に常時出力される。以下、タスクAのタスクIDレジスタ254からタスク選択回路230に出力されるID信号のことを「ID_A信号」と表記する。状態記憶部220から出力される他の信号についても同様である。
(B)タスク優先順位レジスタ256:タスク優先順位を保持する。タスク優先順位レジスタ256からはタスク優先順位を示すPR信号が常時出力される。「0」が最高優先順位であり、値が大きいほどタスク優先順位が低いことを示す。
(C)タスク状態レジスタ258:タスク状態を示す。STOP、READY、RUN、WAIT、IDLEのいずれかがST信号として常時出力される。なお、IDLEとは、タスクが初期化される前の状態である。
(D)タスク起動アドレスレジスタ260:メモリにおけるタスクのTCBアドレスを示す。出力はAD信号である。
(E)待機理由レジスタ262:タスクがWAIT状態にあるとき、WAIT解除条件の一部として待機の理由を示す。待機理由は、「セマフォ待ち」、「イベント待ち」、「ミューテックス待ち」のいずれかである。出力はWR信号である。
(F)セマフォIDレジスタ264:タスクがセマフォ待ちを理由として、WAIT状態にあるとき、待ち対象のセマフォ(以下、単に「待機セマフォ」)のセマフォIDを保持する。出力はSID信号である。
(G)ミューテックスIDレジスタ265:タスクがミューテックス待ちを理由として、WAIT状態にあるとき、待ち対象のミューテックス(以下、単に「待機ミューテックス」)のミューテックスIDを保持する。出力はMID信号である。
(H)イベントIDレジスタ266:タスクがイベント待ちを理由として、WAIT状態にあるとき、待ち対象のイベント(以下、単に「待機イベント」)のイベントIDを保持する。出力はEID信号である。
(I)待機フラグレジスタ268:タスクがイベント待ちを理由として、WAIT状態にあるとき、待機フラグパターンを保持する。出力はFL信号である。
(J)フラグ条件レジスタ270:タスクがイベント待ちを理由として、WAIT状態にあるとき、フラグ条件を保持する。出力はFLC信号である。待機フラグパターンやフラグ条件については後述する。
(K)フラグ初期化レジスタ272:待機フラグパターンの有無を示すデータを保持する。出力はFLI信号である。
(L)タイムアウトカウンタ274:WAIT系システムコールにおいてはタイムアウト値が変数として指定される。タイムアウトカウンタ274は、タイムアウト値を保持する。タスク切換回路210は、各タイムアウトカウンタ274のタイムアウト値を定期的にデクリメントする。出力はTO信号である。タスク切換回路210がタイムアウト値をデクリメントする代わりに、タイムアウトカウンタ274自体が自律的に自らのタイムアウト値を定期的にデクリメントしてもよい。
(A)実行選択回路232:タスクスイッチに際して、次のRUN−タスクを選択する。実行選択回路232は、状態記憶部220から常時出力される状態データにより常にいずれかのタスクをRUN−タスクとして選択している。実行選択回路232の入力信号は、ID、ST、PR、TIMの4種類である。出力は、次のRUN−タスクのタスクIDである。詳細な回路構成については図12に関連して詳述する。
(B)セマフォ選択回路234:リリースセマフォシステムコールの実行により、WAIT状態からREADY状態に遷移すべきタスクを選択する。リリースセマフォシステムコールにより解放されるセマフォ(以下、単に「解放セマフォ」)のセマフォIDをタスク切換回路210から入力される。状態記憶部220からの入力信号は、ID、ST、WR、PR、SID、TIMの6種類である。出力信号は、WAIT状態からREADY状態に遷移するタスクのタスクIDである。該当するタスクが存在しなければ、−1などの所定値を出力する。より具体的な回路構成については図13に関連して詳述する。
(C)イベント選択回路236:セットイベントシステムコールの実行により、WAIT状態からREADY状態に遷移するタスクを選択する。セットイベントシステムコールによりセットされるイベント(以下、単に「設定イベント」)のイベントIDをタスク切換回路210から入力される。状態記憶部220からの入力信号は、ID、ST、WR、EID、FL、FLCの6種類である。出力信号は、WAIT状態からREADY状態に遷移するタスクのタスクIDと、そのタスクのFL、FLCを出力する。
(D)タイムアウト検出回路238:WAIT状態のタスクのうち、タイムアウトカウンタ274のタイムアウト値がゼロとなったタスクを検出する。タイムアウト検出回路238は、タイムアウト値が更新されるごとに駆動される。タイムアウト検出回路238の入力信号は、ID、ST、TOの3種類である。出力信号は、該当するタスクのタスクIDである。該当するタスクが存在しなければ、−1などの所定値を出力する。
(E)ミューテックス回路240:リリースミューテックスシステムコールの実行により、WAIT状態からREADY状態に遷移するタスクを選択する。リリースミューテックスシステムコールにより解放されるミューテックス(以下、単に「解放ミューテックス」)のミューテックスIDをタスク切換回路210から入力される。状態記憶部220からの入力信号は、ID、ST、WR、PR、SID、TIMの6種類である。出力信号は、WAIT状態からREADY状態に遷移するタスクのタスクIDである。該当するタスクが存在しなければ、−1などの所定値を出力する。
(F)検索回路242:タスク切換回路210からタスクIDを入力されると、そのタスクの全状態データを出力する。
[RUN−タスク選択]
[1]一般的なソフトウェアRTOSによるRUN−タスクの選択
タスクレディリストは、メモリ上に形成され、各READY−タスクのTCBをポインタによって連結したリストである。優先順位ポインタ280は、タスク優先順位ごとに設けられ、該当タスク優先順位のタスクのTCBの先頭アドレスを指す。同図のタスクレディリストの場合、タスク優先順位「0」の優先順位ポインタ280は、タスクAのTCBをアドレスし、タスク優先順位「1」の優先順位ポインタ280は、タスクBのTCBをアドレスしている。タスクAのTCBは、更に、タスクDのTCBをアドレスしている。 一般的なソフトウェアRTOSは、このタスクレディリストを走査しながら、次のRUN−タスクを選択する。このとき、RTOSは、
A.RUN−タスクをRUNからREADYに状態遷移させる。
B.次のRUN−タスクを選択し、そのタスクのタスク状態をREADYからRUNに状態遷移させる。
という2段階の処理を行う。ソフトウェアRTOSによる各処理を分解すると以下の通りである。
<RUN−タスクの状態遷移>
A1.RTOSは、RUN−タスクのタスクIDをメモリに保持している。このタスクIDをもとに、タスクJのTCBのアドレスを取得する。
A2.TCBにアクセスし、タスクJのタスク優先順位を取得する。タスク優先順位は「0」であったとする。
A3.図11に示すタスクレディリストのうち、タスクJのタスク優先順位に対応する優先順位ポインタ280を取得する。
A4.取得した優先順位ポインタ280が示すTCBを検出する。ここではタスクAのTCBが検出される。
A5.タスクAのTCBが持つポインタをたどっていき、最後尾のTCBを検出する。同図においては、タスクFが最後尾である。
A6:タスクFのTCBのポインタがタスクJのTCBをアドレスするように設定する。こうして、タスクJのTCBがタスクレディリストに追加される。
A7.タスクJのTCBに「READY」を設定する。また、処理データは、TCBのレジスタ格納エリアにコピーされる。
<READY−タスクの状態遷移>
B2.タスクAをタスクレディリストからはずす。具体的には、タスク順位「0」の優先順位ポインタ280がタスクAではなくタスクDのTCBをアドレスするように書き換える。また、タスクAのポインタがタスクDをアドレスしないようにNULL設定する。こうして、タスクAのTCBがタスクレディリストから外される。
B3.タスクAのTCBに「RUN」を設定する。また、タスクAのTCBのレジスタ格納エリアに退避されていた処理データが処理レジスタにロードされる。
1.READY−タスクであること(第1条件)。
2.READY−タスクのうち、最もタスク優先順位の高いタスクであること(第2条件)。
3.最もタスク優先順位の高いタスクが複数存在するときには、READY状態になった時期が最も古いタスクであること(第3条件)。
このような3つの条件のことを、まとめて「RUNタスク選択条件」とよぶことにする。タスク処理装置100の実行選択回路232は、このようなRTOSのタスクスケジューリング機能をハードウェアにより実現している。
[2]基本例のハードウェアRTOSによるRUN−タスクの選択
ここでは、タスク0〜タスク7の8つのタスクから、RUN−タスクを選択するとして説明する。実行選択回路232は、4つの第1比較回路290(290a〜290d)、2つの第2比較回路292(292a、292b)、1つの第3比較回路294を含む。また、8つの判定回路296(296a〜296h)も含む。
判定回路296は、タスクの状態を示すST信号を入力とし、READYであれば「1」、READY以外であれば「0」を示すCID信号を出力する。判定回路296は、上記RUNタスク選択条件のうちの第1条件に基づく判定を行っている。第1比較回路290は、2つのタスクのID、PR、TIM、および、判定回路296からのCID信号を入力とする。
第1の判定:まず、判定回路296aと判定回路296bのそれぞれから出力されるCID信号を比較する。いずれか一方が「1」であれば、いいかえれば、いずれか一方のタスクだけがREADY状態であれば、第1比較回路290aは、そのタスクのID、PR、TIMを出力する。いずれも「0」であれば、すなわち、いずれのタスクもREADY状態でなければ、第1比較回路290aは、ID=PR=TIM=NULLを出力する。これは、いずれのタスクも選択されなかったことを示す。いすれも「1」であれば、すなわち、いずれのタスクもREADY状態であれば、次の第2の判定が実行される。
第2の判定:タスク0のPR信号とタスク1のPR信号を比較し、タスク優先順位が上位となるタスクを選択する。たとえば、タスク0のタスク優先順位が「1」、タスク1のタスク優先順位が「2」であれば、タスク0のID、PR、TIMを出力する。第2の判定により、タスク優先順位が上位のタスクがRUN−タスクの候補として選択されることになる。タスク0とタスク1のタスク優先順位が同じであれば、次の第3の判定が実行される。
第3の判定:タスク0のTIM信号とタスク1のTIM信号を比較し、READY経過時間が長い方のタスクを選択する。READY経過時間が同じであれば、タスク0を選択するものとする。経過時間の大小を比較するだけで判定できるため、タスクレディリストのようなTCBの順序管理が不要となる。
<RUN−タスクの状態遷移>
A1.タスク切換回路210は、タスクJのタスク状態レジスタ258に「READY」を設定する。
A2.タスク切換回路210は、タスクJのタイマ252をセットしてREADY経過時間の計測を開始させる。
こうして、タスクJはRUN→READYに状態遷移する。処理データは、先述したようにタスクJの退避レジスタ110に退避される。処理レジスタ154と退避レジスタ110をつなぐバスは、処理データをパラレルに伝送可能であるため、A1とA2の処理は1クロック時間で実行可能である。
<READY−タスクの状態遷移>
こうして、特定されたタスクはREADY→RUNに状態遷移する。特定されたタスクの処理データは退避レジスタ110から処理レジスタ154にロードされる。退避レジスタ110と処理レジスタ154をつなぐバスも、処理データをパラレルに伝送可能なビット数であるため、B1の処理は1クロック時間で実行可能である。
[セマフォ処理]
ウェイトセマフォリストを説明する前に、セマフォについて簡単に説明する。セマフォテーブル212には、セマフォIDとセマフォカウンタが対応づけて記録される。セマフォカウンタは、初期値として有限数に設定される。たとえば、セマフォID=4、セマフォカウンタ=3として設定されているとする。いずれかのタスクがセマフォID=4のセマフォを待機セマフォとしてウェイトセマフォシステムコールを実行すると、タスク切換回路210は待機セマフォのセマフォカウンタをデクリメントする。セマフォカウンタはウェイトセマフォイベントコールにより獲得要求されるごとにデクリメントされ、0になると獲得できなくなる。セマフォカウンタが0となっているセマフォを待機セマフォとしてウェイトセマフォシステムコールを実行したタスクは、WAIT状態に状態遷移する。
セマフォカウンタ>0のとき:ウェイトセマフォシステムコールを実行したタスクは、RUN→READYに遷移する。このときセマフォカウンタはデクリメントされる。
セマフォカウンタ=0のとき:ウェイトセマフォシステムコールを実行したタスクは、RUN→WAITに遷移する。セマフォカウンタはデクリメントされない。
ウェイトセマフォシステムコールを実行したタスクがWAIT状態からREADY状態に遷移するためには、別のタスクがリリースセマフォシステムコールを実行する必要がある。
[1]一般的なソフトウェアRTOSによるセマフォ処理
一般的なソフトウェアRTOSは、リリースセマフォシステムコールが実行されたとき、このウェイトセマフォリストを走査しながら、WAIT状態からREADY状態に遷移させるべきセマフォ待ちタスクを選択する。ウェイトセマフォシステムコールおよびリリースセマフォシステムコール実行時におけるRTOSの処理は以下の通りである。
<ウェイトセマフォシステムコールの実行>
A1.RTOSは、RUN−タスクのタスクIDをメモリに保持している。このタスクIDをもとに、タスクJのTCBのアドレスを取得する。
A2.ウェイトセマフォシステムコールにおいて指定された待機セマフォのセマフォカウンタを検出する。以下、セマフォカウンタの値に応じて処理は分岐する。
(セマフォカウンタ>0のとき)
A3.RTOSは、待機セマフォのセマフォカウンタをデクリメントする。
A4.タスクJのTCBに「READY」を設定する。この場合、タスクJのTCBはタスクレディリストに追加される。
(セマフォカウンタ=0のとき)
A3.TCBにアクセスし、タスクJのタスク優先順位を取得する。タスク優先順位は「0」であったとする。
A4.ウェイトセマフォリストのうち、タスクJのタスク優先順位に対応する優先順位ポインタを取得する。
A5.取得した優先順位ポインタが示すTCBを検出する。ここではタスクAのTCBが検出される。
A6.タスクAのTCBが持つポインタをたどっていき、最後尾のTCBを検出する。同図においては、タスクFが最後尾である。
A7:タスクFのTCBのポインタがタスクJのTCBをアドレスするように設定する。こうして、タスクJのTCBがウェイトセマフォリストに追加される。
A8.タスクJのTCBに「WAIT」を設定する。また、待機セマフォのセマフォIDも設定する。
<リリースセマフォシステムコールの実行>
(検出されたとき)
B2.検出されたタスクがタスクEであるとして説明する。タスクEのTCBに「READY」を設定する。また、待機セマフォのセマフォIDをクリアする。
B3.タスクEのTCBをウェイトセマフォリストから外す。
B4.セマフォを解放したタスクの状態をRUN→READYに状態遷移させる。このタスクのTCBは、タスクレディリストに追加される。
(検出されなかったとき)
B2.セマフォカウンタをインクリメントする。
B3.セマフォを解放したタスクの状態をRUN→READYに状態遷移させる。このタスクのTCBは、タスクレディリストに追加される。
1.WAIT−タスクであること(第1条件)。
2.WAIT−タスクのうち、解放セマフォを待機セマフォとするタスクであること(第2条件)
3.そのようなタスクが複数存在するときには、最もタスク優先順位の高いタスクであること(第3条件)。
4.最もタスク優先順位の高いタスクが複数存在するときには、WAIT状態になった時期が最も古いタスクであること(第4条件)。
このような4つの条件のことを、まとめて「セマフォ待機解除条件」とよぶことにする。タスク処理装置100のセマフォ選択回路234は、このようなRTOSのタスクスケジューリング機能をハードウェアにより実現している。
[2]基本例のハードウェアRTOSによるセマフォ処理
ここでも、タスク0〜タスク7の8つのタスクを前提として説明する。セマフォ選択回路234は、4つの第1比較回路300(300a〜300d)、2つの第2比較回路302(302a、302b)、1つの第3比較回路304を含む。また、8つの判定回路306(306a〜306h)も含む。
判定回路306は、状態記憶部220からのST、WR、SID信号とタスク切換回路210からのセマフォIDを示す信号を入力とする回路である。ここで入力されるセマフォIDは、解放セマフォのセマフォIDである。判定回路306は、解放セマフォを待機セマフォとするセマフォ待ちタスクであれば「1」、そうでなければ「0」を示すCID信号を出力する。判定回路306は、上記セマフォ待機解除条件のうちの第1条件と第2条件に関する判定結果を出力する回路である。第1比較回路300は、2つのタスクのID、PR、TIM、および、判定回路306からのCID信号を入力とする。
<ウェイトセマフォシステムコールの実行>
A1.タスク切換回路210は、ウェイトセマフォシステムコールにおいて指定されたセマフォのセマフォカウンタをセマフォテーブル212から検出する。以下、セマフォカウンタの値に応じて処理は分岐する。
(セマフォカウンタ>0のとき)
A2.タスク切換回路210は、セマフォテーブル212のセマフォカウンタをデクリメントする。
A3.タスクJのタスク状態レジスタ258に「READY」を設定する。このとき、タスク切換回路210は、RUN−タスクのタイマ252をセットしてREADY経過時間の計測を開始させる。
(セマフォカウンタ=0のとき)
A2.タスク切換回路210は、タスクJのタスク状態レジスタ258に「WAIT」、待機理由レジスタ262に「セマフォ待ち」、セマフォIDレジスタ264に待機セマフォのセマフォIDをセットし、タイマ252をセットしてWAIT経過時間の計測を開始させる。
こうして、ウェイトセマフォシステムコールを実行したタスクはRUN→READYまたはWAITに状態遷移する。
<リリースセマフォシステムコールの実行>
(いずれかの判定回路306が「1」を出力し、第3比較回路304がいずれかのタスクIDを出力したとき)
B2.検出されたタスクのタスク状態レジスタ258に「READY」を設定し、待機理由レジスタ262とセマフォIDレジスタ264をクリアし、タイマ252にREADY経過時間を計測させる。
B3.システムコールを実行したタスクのタスク状態レジスタ258に「READY」に設定し、READY経過時間の計測を開始する。
(いずれの判定回路306も「1」を出力せず、第3比較回路304がいずれのタスクIDも出力しないとき)
B2.タスク切換回路210はセマフォテーブル212のセマフォカウンタをインクリメントする。
B3.システムコールを実行したタスクの状態をRUN→READYに状態遷移させる。
[ミューテックス処理]
1.セマフォカウンタは1以上の整数を設定可能である。これに対し、ミューテックスはセマフォカウンタが1または0の特殊なセマフォである。セマフォカウンタが2以上のときには、同一セマフォを2以上のタスクが獲得できる。しかし、ミューテックスの場合、あるミューテックスを獲得できるタスクは常に1つだけである。
2.リリースセマフォシステムコールによりセマフォを解放できるタスクは、ウェイトセマフォシステムコールによりセマフォを獲得したタスクに限らない。これに対し、リリースミューテックスシステムコールによりミューテックスを解放できるタスクは、ウェイトミューテックスシステムコールによりミューテックスを獲得したタスクだけである。
1.WAIT−タスクであること(第1条件)。
2.WAIT−タスクのうち、解放ミューテックスを待機ミューテックスとするタスクであること(第2条件)
3.そのようなタスクが複数存在するときには、最もタスク優先順位の高いタスクであること(第3条件)。
4.最もタスク優先順位の高いタスクが複数存在するときには、WAIT状態になった時期が最も古いタスクであること(第4条件)。
このような4つの条件のことを、まとめて「ミューテックス待機解除条件」とよぶことにする。
<ウェイトミューテックスシステムコールの実行>
A1.タスク切換回路210は、ウェイトミューテックスシステムコールにおいて指定されたミューテックスが占有されているか検出する。以下、ミューテックスの占有状態に応じて処理は分岐する。
(ミューテックスが占有されていないとき)
A2.タスク切換回路210は、ミューテックスの占有データとして、システムコールを実行したタスクのタスクIDを記録する。
A3.タスクJのタスク状態レジスタ258に「READY」を設定する。このとき、タスク切換回路210は、RUN−タスクのタイマ252をセットしてREADY経過時間の計測を開始させる。
(ミューテックスが占有されているとき)
A2.タスク切換回路210は、タスクJのタスク状態レジスタ258に「WAIT」、待機理由レジスタ262に「ミューテックス待ち」、ミューテックスIDレジスタ265に待機ミューテックスのミューテックスIDをセットし、タイマ252をセットしてWAIT経過時間の計測を開始させる。
<リリースミューテックスシステムコールの実行>
(いずれかの判定回路が「1」を出力し、ミューテックス回路240からいずれかのタスクIDを出力したとき)
B2.検出されたタスクのタスク状態レジスタ258に「READY」を設定し、待機理由レジスタ262とミューテックスIDレジスタ265をクリアし、タイマ252をREADY経過時間を計測させる。
B3.システムコールを実行したタスクのタスク状態レジスタ258に「READY」に設定し、READY経過時間の計測を開始する。
(いずれの判定回路も「1」を出力せず、ミューテックス回路240がいずれのタスクIDも出力しないとき)
B2.タスク切換回路210はセマフォテーブル212において、ミューテックスを非占有状態に設定する。
B3.システムコールを実行したタスクの状態をRUN→READYに状態遷移させる。
[イベント処理]
セットイベントシステムコールは、カレントフラグパターンを設定変更するシステムコールであり、イベントIDとフラグパターン(以下、「セットフラグパターン」とよぶ)をパラメータとする。セットイベントシステムコールが実行されると、該当イベントについて、カレントフラグパターンは、セットフラグパターンとの論理和に変更される。たとえば、カレントフラグパターン「00001100」、セットフラグパターン「00000101」のときには、カレントフラグパターンは、「00001101」となる。以下、各フラグパターンについて左から第0ビット、第1ビット、・・・、第7ビットとよぶ。
[1]一般的なソフトウェアRTOSによるイベント処理
<ウェイトイベントシステムコールの実行>
A2.カレントフラグパターンと待機フラグパターンをフラグ条件にしたがって比較し、WAIT解除条件の成否を判定する。
(WAIT解除条件が成立するとき)
A3.システムコールを実行したタスクのタスク状態をRUN→READYに状態遷移させる。
(WAIT解除条件が成立しないとき)
A3.イベントテーブルに、システムコールを実行したタスクのタスクIDを記録する。
A4.イベントテーブルに待機フラグパターンを記録する。
A5.イベントテーブルにフラグ条件を記録する。
A6.システムコールを実行したタスクのタスク状態をRUN→WAITに状態遷移させる。
<セットイベントシステムコールの実行>
B2.カレントフラグパターンとセットフラグパターンの論理和を新たなカレントフラグパターンとして記録する。
(設定イベントについてイベント待ちタスクが存在しないとき、または、存在したとしても待機フラグパターンとフラグ条件からWAIT解除条件が成立しないとき)
B3.システムコールを実行したタスクのタスク状態をRUN→READYに状態遷移させる。
(設定イベントについてイベント待ちタスクが存在し、WAIT解除条件が成立するとき)
B3.イベントを待機していたタスクのタスク状態をWAIT→READYに状態遷移させる。
B4.イベントテーブルにおける待機タスクID、待機フラグパターン、フラグ条件をクリアする。
B5.システムコールを実行したタスクのタスク状態をRUN→READYに状態遷移させる。また、RUN−タスクの選択が行われる。
1.WAIT−タスクであること(第1条件)。
2.WAIT−タスクのうち、設定イベントを待機イベントとするタスクであること(第2条件)。
3.待機フラグパターンとカレントフラグパターン、フラグ条件を比較してWAIT解除条件が成立するタスクであること(第3条件)
このような3つの条件のことを、まとめて「イベント待機解除条件」とよぶことにする。
[2]基本例のハードウェアRTOSによるイベント処理
<ウェイトイベントシステムコールの実行>
A2.タスク切換回路210は、カレントフラグパターンと待機フラグパターンをフラグ条件にしたがって比較し、WAIT解除条件の成否を判定する。
(WAIT解除条件が成立するとき)
A3.システムコールを実行したタスクのタスク状態レジスタ258に「READY」を設定する。
(WAIT解除条件が成立しないとき)
A3.タスク切換回路210は、システムコールを実行したタスクのタスク状態レジスタ258に「WAIT」、待機理由レジスタ262に「イベント待ち」、イベントIDレジスタ266に待機イベントのイベントID、待機フラグレジスタ268に待機フラグパターン、フラグ条件レジスタ270にフラグ条件をそれぞれ設定する。
<セットイベントシステムコールの実行>
B2.タスク切換回路210は、イベントテーブル214のカレントフラグパターンにセットフラグパターンを論理加算する。
B3.イベント選択回路236は、入力されたイベントIDについて、イベント待機条件が成立するタスクを選択する。このとき、タスク優先順位やWAIT経過時間に関わらず複数のタスクが選択されてもよい。
(イベント待機解除条件を満たすタスクが存在するとき)
B4.イベント待ちタスクのタスク状態レジスタ258に「READY」を設定し、イベントIDレジスタ266、待機フラグレジスタ268、フラグ条件レジスタ270をクリアする。
B5.システムコールを実行したタスクのタスク状態をRUN→READYに状態遷移させる。
(イベント待機解除条件を満たすタスクが存在しないとき)
B4.システムコールを実行したタスクのタスク状態をRUN→READYに状態遷移させる。
[タイムアウト処理]
[1]一般的なソフトウェアRTOSによるタイムアウト処理
[2]基本例のハードウェアRTOSによるタイムアウト処理
[有限ステートマシンとしてのタスク切換回路210]
初期化処理(A1)においては、全タスクがIDLE状態にある。初期化処理が完了すると(S10)、いずれかのタスクがRUN−タスクとなりタスク実行状態(A2)となる。割り込み要求信号が検出されると(S12)、特殊タスクがRUN−タスクとなり、割り込み処理(A3)が実行される。割り込み処理が終了すると(S14)、タスク切換回路210は、一般タスクからRUN−タスクを選択し、A2に遷移する。
基本例に関連して、更に、タスク処理装置100の主要素である退避回路120とタスク制御回路200のうち一方のみを実装する場合について付言する。
[タスク制御回路200を搭載しないタイプのタスク処理装置100]
タスク制御回路200を搭載しない代わりに、レジスタ切換制御回路322と処理データ保持部320を追加している。タスク制御回路200を搭載しないため、タスクスケジューリング機能はソフトウェアRTOSにより実現される。したがって、RTOSはタスクスイッチに際して、CPU150の使用権を一時的に取得する必要が生じる。処理データ保持部320は、通常、RTOSのための処理データを保持する。RTOSがCPU150の使用権を取得するときには、処理データ保持部320は処理データ保持部320にあるRTOS用の処理データと特殊レジスタ156のタスク用の処理データを入れ替える。以下、タスクAからタスクBへタスクスイッチするとして、その処理過程を説明する。
A2.レジスタ切換制御回路322は、タスクAの処理データを処理データ保持部320に移動させ、処理データ保持部320のRTOS用処理データを処理レジスタ154にロードする。この段階で、RTOSがCPU150の使用権を取得する。
A3.レジスタ切換制御回路322は、退避レジスタ110aに書き込み信号を入力し、処理データ保持部320のタスクA用処理データを退避レジスタ110に退避させる。
A4.RTOSは、汎用レジスタ158に記録されているシステムコールの変数やIDに基づき、システムコールに対応する処理を実行する。また、タスクAのTCBのタスク状態データを「READY」に設定し、タスクレディリストにタスクAのTCBを追加する。
B2.RTOSはレジスタ切換制御回路322に指示して、タスクBを指定したタスク選択信号をロード選択回路112に入力させる。退避レジスタ110bから処理データ保持部320に処理データが移動される。
B3.レジスタ切換制御回路322は、処理データ保持部320のタスクB用処理データと処理レジスタ154のRTOS用処理データを入れ替える。これにより、タスクBがCPU150の使用権を取得する。
[退避回路120を搭載しないタイプのタスク処理装置100]
退避回路120を搭載しない代わりに、割込インタフェース回路324を追加している。退避回路120を搭載しないため、処理データはメモリのTCBに退避される。処理データの退避・ロードに関してはソフトウェアベースのRTOSにより実現される。したがって、RTOSはタスクスイッチに際して、CPU150の使用権を一時的に取得する必要が生じる。以下、タスクAからタスクBへタスクスイッチするとして、その処理過程を説明する。
{仮想キュー実装例(SPシステム)}
なお、再実行優先型タスクスケジューリングに限らず、両投入型キューアルゴリズムは一般的なアプリケーションプログラムにおいても有用である。このため、両投入型キューアルゴリズムのハードウェア実装は、さまざまなコンピュータプログラムの処理速度を向上させる上で有効である。
仮想キュー実装例におけるタスク処理装置100も、CPU150に加えて退避回路120とタスク制御回路200を含む。ただし、仮想キュー実装例におけるタスク切換回路210は、メイン回路400、書込回路402、キュー制御回路404および最大値選択回路406を含む。メイン回路400は、基本例におけるタスク切換回路210とほぼ同等の機能を備える回路である。このため、仮想キュー実装例におけるタスク切換回路210は、基本例におけるタスク切換回路210としてのメイン回路400に書込回路402、キュー制御回路404および最大値選択回路406を追加した構成となっている。各状態記憶部220からは全タスクの全状態データが、タスク選択回路230だけではなく、最大値選択回路406やキュー制御回路404にも常時出力されている。
タスク制御回路200の基本構成は、図10に示した回路構成とほぼ同等である。各タスクに対応づけられる状態レジスタ250は、タスクIDレジスタ410、タスク優先順位レジス412、キュー順序レジスタ414、キュー識別レジスタ416を含む。状態レジスタ250は、そのほかのレジスタを含んでもよいが、ここでは両投入型キューアルゴリズムに関わるレジスタ群を中心として説明する。
(A)タスクIDレジスタ410:タスクIDを保持する。基本例に示したタスクIDレジスタ254と同等である。タスクIDレジスタ410からはタスクIDを示すEID_S信号が常時出力される。
(B)タスク優先順位レジスタ412:タスク優先順位(PR)を保持する。基本例に示したタスク優先順位レジスタ256と同様である。PR_S信号として常時出力される。
(C)キュー順序レジスタ414:後述する仮想キューへの投入順位を示す「順序値(ODR)」を保持する。順序値が大きいほど、仮想キューの深くに投入されていることを示すが、詳しくは後述する。順序値は、ODR_S信号として常時出力される。
(D)キュー識別レジスタ416:仮想キューを識別する「キューID(QID)」を保持する。QID_S信号として常時出力される。
タスク優先順位レジスタ412と、キュー順序レジスタ414、キュー識別レジスタ416は、特に、仮想キューを管理するためのキューレジスタとして機能する。
タスクA:QID=0、ODR=0
タスクB:QID=0、ODR=1
タスクC:QID=0、ODR=2
タスクD:QID=1、ODR=0
として設定されているときには、仮想キュー(0)には、タスクC、B、Aの順に投入されており、仮想キュー(1)には、タスクDだけが投入されていることを示す。QIDとODRの数値範囲によって仮想キューの数やサイズを柔軟に変更できる。
キュー制御回路404の回路構成については、次の図20に関連して詳述する。
キュー制御回路404は、複数のレジスタ値生成回路420の集合体である。各レジスタ値生成回路420は同じ回路である。レジスタ値生成回路420は、タスクごとに対応づけられている。状態レジスタ250ごとに対応づけられているともいえる。レジスタ値生成回路420_Enは、タスクID=Enのタスク(以下、「タスク(En)」のように表記する)に対応づけられる。レジスタ値生成回路420には、該当タスクのタスクIDがELM_ID信号として固定的に入力される。
レジスタ値生成回路420_Enは、タスク(En)の順序値、キューID、タスク優先順位をそれぞれQID_N_En、ODR_N_En、PR_N_Enとして出力し、書込回路402によりWTがアサートされたときに状態レジスタ250_Enに書き込まれる。
書込回路402がWTをアサートすると、全てのレジスタ値生成回路420のQID_N_En、ODR_N_En、PR_N_Enが全ての状態レジスタ250に書き込まれる。CMDにより影響を受けるタスクについてのレジスタ値生成回路420は、後述するアルゴリズムにて指定される新たなデータを状態レジスタ250に書き込む。一方、CMDにより影響を受けないタスクについてのレジスタ値生成回路420も、状態レジスタ250に書き込まれているデータと同じデータを再出力して書き込みを実行する。
なお、レジスタ値生成回路420のWTは、各状態レジスタ250ではなくキュー制御回路404に直接入力されてもよい。この場合、キュー制御回路404に内蔵されるレジスタ値生成回路420のうち、CMDにより状態変更すべきタスクについてのレジスタ値生成回路420だけが、新たなデータを状態レジスタ250に書き込むとしてもよい。
レジスタ値生成回路420の具体的な処理内容については後述する。
ここでは、仮想キュー(Q0)と仮想キュー(Q1)の2つの仮想キューを想定している。仮想キュー(Q0)は、タスク優先順位PR=0のタスクが投入される優先キュー(以下、「優先キュー(Q0:0)」と表記する)とタスク優先順位PR=1のタスクが投入される優先キュー(Q0:1)の2つの優先キューの集合である。仮想キュー(Q1)についても同様であり、実質的には4つの優先キューが想定される。たとえば、仮想キュー(Q0)はREADY状態、仮想キュー(Q1)はWAIT状態に対応づけられてもよい。
図21に示した仮想キューへの各タスクの投入状態は、状態レジスタ250の設定により表現される。図21に示した状態においては、タスク(E0)〜タスク(E7)のうち、仮想キューに投入されているのはタスク(E0)〜タスク(E3)である。このため、それ以外のタスクのキュー識別レジスタ416には未投入を示す「Non」が設定される。仮想キュー(Q0)に投入されるタスク(E0)、タスク(E3)、タスク(E2)のキュー識別レジスタ416には「Q0」が設定される。また、仮想キュー(1)に投入されるタスク(E1)のキュー識別レジスタ416には「Q1」が設定される。キュー識別レジスタ416の設定内容により、どのタスクがどの仮想キューに投入されているかを表現する。
以上の設定に基づいて、順投入、逆投入、抽出における処理内容について詳述する。
[順投入]
ここでは、仮想キュー(Q1)にタスク優先順位PR=0のタスク(E4)を順投入するとして説明する。メイン回路400は、CMD=ENQ_TL(順投入コマンド)として、EID_C=E4、QID_C=Q1、PR_C=0を設定する。キュー制御回路404に内蔵されるレジスタ値生成回路420_E4は、EID_C=ELM_ID=E4を検出すると、QID_N_E4=QID_C=Q1、ODR_N_E4=0、PR_N_E4=PR_C=0を出力する。QID_N_E4はタスク(E4)の投入先となる仮想キューのQID、ODR_N_E4は投入時における順序値、PR_N_E4はタスク(E4)のタスク優先順位である。順投入されるタスクについてのODR_Nは、常に「0」に設定される。これは、キューに対する最新の投入を示す順序値である。
同図において下線を付与している部分が、図22に示した状態レジスタ250の設定内容から変化した箇所である。タスク(E4)の仮想キュー(Q1)への順投入により、キュー識別レジスタ416_E4にはQID_N_E4により「Q1」が設定される。タスク(E4)のODRは「0」、PRは「0」である。タスク(E4)の順投入により、仮想キュー(Q1)に既に投入されていたタスク(E1)のODRは、「0」から「1」にインクリメントされる。変更後の状態レジスタ250の設定内容により、図23に示した仮想キュー(Q1)の状態が表現される。
ここでは、仮想キュー(Q0)にタスク優先順位PR=1のタスク(E5)を順投入するとして説明する。メイン回路400は、CMD=ENQ_TL(順投入コマンド)として、EID_C=E5、QID_C=Q0、PR_C=1を設定する。レジスタ値生成回路420_E5は、QID_N_E5=QID_C=Q0、ODR_N_E5=0、PR_N_E5=PR_C=1を出力する。
同図において下線を付与している部分が、図24に示した状態レジスタ250の設定内容から変化した箇所である。まず、タスク(E5)の仮想キュー(Q0)への順投入により、キュー識別レジスタ416_E5には新たに「Q0」が設定される。タスク(E5)のODRは「0」、PRは「1」である。タスク(E5)の順投入により、仮想キュー(Q0)に元々投入されていたタスク(E0)、タスク(E1)、タスク(E3)のODRは、それぞれインクリメントされる。
メイン回路400は、順投入させるタスク(以下、「順投入タスク」とよぶ)についての投入条件を設定する(S10)。具体的には、CMD=ENQ_TLとして、EID_C、QID_C、PR_Cを設定する。キュー制御回路404のうち、順投入タスクに対応するレジスタ値生成回路420は、順投入タスクのタスク優先順位レジスタ412、キュー順序レジスタ414、キュー識別レジスタ416にそれぞれ、PR_C、0、QID_Cを設定する(S12)。
[逆投入]
最大値選択回路406は、逆投入処理のためにメイン回路400により駆動される回路である。最大値選択回路406は、CND信号としてQID_C=Qnを入力されたとき、仮想キュー(Qn)における最大順序値をODR_A2に出力し、ODR_A2_ENをアサートする。最大値選択回路406は、基本例に示した実行選択回路232やセマフォ選択回路234と同じく、複数段の比較回路から構成される。最大値選択回路406は、4つの第1比較回路422(422a、422b等)、2つの第2比較回路424(424a等)、1つの第3比較回路(図示せず)を含む。また、8つの判定回路426(426a、426b、426c、426d等)を含む。
第1の判定:判定回路426aは、タスク0が仮想キュー(Qn)に投入済みであればEID_11A_ENをアサートする。判定回路426bは、タスク1が仮想キュー(Qn)に投入済みであればEID_11B_ENをアサートする。第1比較回路422aは、まず、判定回路426aと判定回路426bのそれぞれから出力されるEID_11_EN信号を参照する。いずれか一方が「1」であれば、いずれか一方のタスクだけが仮想キュー(Qn)に投入されていることになる。このとき、第1比較回路422aは、仮想キュー(Qn)に投入されている方のタスクのタスクID(EID_S)と順序値(ODR_S)をそれぞれEID_21A、ODR_21Aとして出力し、EID_21A_ENをアサートする。
判定回路426aと判定回路426bが共に「0」を出力するときには、どちらのタスクも仮想キュー(Qn)に投入されていない。このとき、EID_21A_ENはネゲートされ、以後、タスク0とタスク1のいずれも第2比較回路424aにおいて考慮の対象とはならない。
判定回路426aと判定回路426bが共に「1」を出力するときには、どちらのタスクも仮想キュー(Qn)に投入済である、このとき、次の第2の判定が実行される。
なお、第1比較回路422、第2比較回路424、第3比較回路には、優先順位判定を無効化するためのPR無効信号が入力されてもよい。PR無効信号がアサートされているときには、各比較回路は、優先順位を判定条件から除外してタスクを選択する。図32に示す各比較回路についても同様である。
ここでは、仮想キュー(Q0)にタスク優先順位PR=1のタスク(E6)を逆投入するとして説明する。まず、メイン回路400は、投入先のQID=Q0をQID_C信号により最大値選択回路406に入力する。最大値選択回路406は、仮想キュー(Q0)の最大順序値をキュー制御回路404にODR_A2として出力し、ODR_A2_ENをアサートする。図25によると、仮想キュー(Q0)の最大順序値はタスク(E3)の「3」であるため、ODR_A2=3となる。
同図において下線を付与している部分が、図26に示した状態レジスタ250の設定内容から変化した箇所である。まず、タスク(E6)の仮想キュー(Q0)への逆投入により、キュー識別レジスタ416_E6には新たに「Q0」が設定される。タスク(E6)のODRは「4」、PRは「1」である。タスク(E6)の逆投入により、他のタスクの状態データは影響を受けない。
メイン回路400は、まず、逆投入先となる仮想キューのQID=Qnを最大値選択回路406に入力する(S20)。メイン回路400は、仮想キュー(Qn)の最大順序値をキュー制御回路404に出力する(S22)。メイン回路400は、逆投入させるタスク(以下、「逆投入タスク」とよぶ)についての投入条件を設定する(S24)。具体的には、CMD=ENQ_TP(逆投入コマンド)として、EID_C、QID_C、PR_Cを設定する。キュー制御回路404のうち、逆投入タスクに対応するレジスタ値生成回路420は、逆投入タスクのタスク優先順位レジスタ412、キュー順序レジスタ414、キュー識別レジスタ416にそれぞれ、PR_C、最大順序値+1、QID_Cを設定する(S26)。ただし、最大順序値=0であってODR_A2_ENがネゲートされているとき、すなわち、仮想キュー(Qn)にタスクが未投入であるときには、キュー順序レジスタ414には初投入を示す順序値「0」を設定する。
[抽出]
タスク選択回路230の基本構成は、基本例として図12に関連して説明した通りである。仮想キュー実装例におけるタスク選択回路230は、メイン回路400からの問い合わせを受けたときに、抽出タスクを特定する。ここでは、この抽出タスクを特定するための仕組みに関わる回路構成について説明する。タスク選択回路230は、CND信号としてQID_C=Qnを入力されたとき、仮想キュー(Qn)において最もタスク優先順位の高い優先キューから抽出タスクを選択し、抽出タスクのタスクID、タスク優先順位、順序値をそれぞれEID_A1、PR_A1、ODR_A1に出力し、EID_A1_ENをアサートする。タスク選択回路230は、基本例に示した実行選択回路232やセマフォ選択回路234と同じく、複数段の比較回路から構成される。タスク選択回路230は、4つの第1比較回路430(430a、430b等)、2つの第2比較回路432(432等)、1つの第3比較回路(図示せず)を含む。また、8つの判定回路434(434a、434b、434c、434d等)を含む。
第1の判定:判定回路434aは、タスク0が仮想キュー(Qn)に投入済みであればEID_11A_ENをアサートする。判定回路434bは、タスク1が仮想キュー(Qn)に投入済みであればEID_11B_ENをアサートする。第1比較回路430aは、まず、判定回路434aと判定回路434bのそれぞれから出力されるEID_11_EN信号を参照する。いずれか一方が「1」であれば、いずれか一方のタスクだけが仮想キュー(Qn)に投入されていることになる。このとき、第1比較回路430aは、仮想キュー(Qn)に投入されている方のタスクのタスクID(EID_S)、タスク優先順位(PR_S)および順序値(ODR_S)をそれぞれEID_21A、PR_11A、ODR_21Aとして出力し、EID_21A_ENをアサートする。
判定回路434aと判定回路434bが共に「0」を出力するときには、どちらのタスクも仮想キュー(Qn)に投入されていない。このとき、EID_21A_ENはネゲートされ、以後、タスク0とタスク1のいずれも第2比較回路432aにおいて考慮の対象とはならない。
判定回路434aと判定回路434bが共に「1」を出力するときには、どちらのタスクも仮想キュー(Qn)に投入済である、このとき、次の第2の判定が実行される。
こでは、仮想キュー(Q0)からタスクを1つ抽出するとして説明する。メイン回路400は、QID_C=Q0をタスク選択回路230に入力する。図29によると、仮想キュー(Q0)のうち最も高いタスク優先順位に対応する優先キュー(Q0:0)には、順序値「1」のタスク(E0)と順序値「3」のタスク(E3)が投入されている。タスク選択回路230は、順序値が大きい方のタスク(E3)を抽出タスクとして選択する。タスク選択回路230は、EID_A1=E3、PR_A1=0、ODR_A1=3として、EID_A1_ENをアサートする。
同図において下線を付与している部分が、図30に示した状態レジスタ250の設定内容から変化した箇所である。まず、タスク(E3)の仮想キュー(Q0)からの抽出により、キュー識別レジスタ416_E3には新たに「Non」が設定される。また、キュー順序レジスタ414とタスク優先順位レジスタ412にはそれぞれリセット値として「0」が設定される。タスク(E3)の抽出により、仮想キュー(Q0)に元々投入されていたタスク(E0)、タスク(E2)、タスク(E5)、タスク(E6)のうち、抽出タスク(E3)よりも順序値が大きかったタスク(E6)のODRはデクリメントされる。
メイン回路400は、まず、抽出先となる仮想キューのQID=Qnをタスク選択回路230に入力する(S30)。タスク選択回路230は、仮想キュー(Qn)から抽出タスクを選択する(S32)。メイン回路400は、抽出タスクのタスクID=Enをキュー制御回路404に入力すると、キュー制御回路404は、抽出タスク(En)の状態データからQID=Qnをクリアする(S34)。このとき、PRやODRを「0」にリセットするが、必ずしもリセットはしなくてもよい。
実装上、仮想キューの途中からでもタスクを取り出すことができる。たとえば、図33において、仮想キュー(Q0)の真ん中からタスク(E2)を取り出す必要が発生したとする。タスク(E2)は、あるフラグAがオンに設定されていることを条件として動作可能なタスクであるとする。このフラグAがオフにされたとき、タスク(E2)を仮想キュー(Q0)の途中から取り出す必要が発生する。あるいは、タスク(E2)についてあらかじめ設定されていた待ち時間がタイムアウトしたときにも、タスク(E2)を仮想キュー(Q0)の途中から取り出す必要が発生する。この場合には、タスク(E2)のQIDをクリアし、タスク(E2)の順序値「2」よりも順序値が大きいタスクのODRをデクリメントすることにより、タスク(E2)を仮想キュー(Q0)の途中からでも取り出すことができる。図33の場合、タスク(E6)のODRが「2」となる。仮想キューがハードウェアによって物理的な制約を受けないかたちで形成されるため、キューの途中からでも投入・抽出処理が可能となる。
ここでは、READY状態に対応する仮想キュー(Q0)とWAITセマフォ状態に対応する仮想キュー(Q1)の2つの仮想キューを想定している。仮想キュー(Q0)は、タスク優先順位PR=0のタスクを投入するための優先キュー(以下、「優先キュー(Q0:0)」と表記する)とタスク優先順位PR=1のタスクを投入するための優先キュー(Q0:1)の2つの優先キューの集合体である。仮想キュー(Q1)についても同様であり、実質的には4つの優先キューが想定される。
タスク(E3)がウェイトセマフォシステムコールを実行すると、タスク(E3)は優先キュー(Q1:0)に順投入される(S4)。次に、タスク選択回路230は新たなRUN−タスクを選択する。タスク選択回路230は、READY状態にあるタスクのうち、タスク優先順位が最も高いタスクを選択するが、ここではタスク(E0)、タスク(E2)、タスク(E1)のタスク優先順位は同じである。この場合、優先キュー(Q0:1)からタスク(E1)が抽出される(S5)。タスク(E1)は、新たなRUN−タスクとなる。このような処理方法によれば、タスク優先順位PR=0を設定するほどではないが、いったん実行されたらなるべく連続的に実行させたいというタスク(E1)の仕様に対応できる。
{HW割込実装例(SPシステム)}
ソフトウェアOSは、割込コントローラ(図示せず)から割込要求信号を受信すると、割込ハンドラ、すなわち、基本例でいう特殊タスクを起動する。キーボード押下、通信パケットの受信、DMA転送の完了、あるいは、単なる所定時間の経過といったさまざまな事象が割込要求信号の発生契機となり得る。特殊タスクはソフトウェアにより実装されるタスクであり、割込要因に対応してさまざまな割り込み処理を実行する。
基本例のタスク処理装置100の場合、S100、S108、S116、S122にてCPUクロック(CLK)を停止させた上で、RTOSの処理が実行されることになる。また、S104、S112、S118、S126によりCPUクロック(CLK)を再開せた上で、特殊タスクや一般タスクの処理が実行されることになる。特殊タスクは、タスク優先順位が特に高いタスクであるが、CPUクロック(CLK)にしたがって動作するコンテキストベースのタスクである点では一般タスクと同じである。
HW割込実装例におけるタスク処理装置100も、CPU150に加えて退避回路120とタスク制御回路200を含む。HW割込実装例におけるタスク処理装置100には、更に、割込回路450が追加される。
割込回路450は、信号選択回路452、操作回路454および記憶部456を含む。INTR(H)_0〜INTR(H)_i−1のi個の高速割込要求信号は、不定期的に信号選択回路452に入力される。短期間に複数の高速割込要求信号INTR(H)が入力されることもあるし、同時に複数の高速割込要求信号INTR(H)が入力されることもある。信号選択回路452は、受信した高速割込要求信号INTR(H)を一時的に蓄積できる。
なお、HW割込実装例においては、ISR_END信号が操作回路454に入力され、操作回路454がISROPをネゲートすることにより、信号選択回路452を制御している。変形例として、タスク切換回路210は、高速割り込み処理が完了したときには、直接、信号選択回路452にISR_END信号を送信して、信号選択回路452を制御してもよい。
HW割込実装例における記憶部456は、メモリである。アドレス「0x000〜0x0FF」には、高速割込要求信号INTR(H)_0に対応した割込操作命令群が保持されている。同様にして、アドレス「0x100〜0x1FF」には、高速割込要求信号INTR(H)_1に対応した割込操作命令群が保持されている。HW割込実装例における割込操作命令は、システムコール命令である。たとえば、信号選択回路452が高速割込要求信号INTR(H)_0を選択すると、操作回路454は高速割込要求信号INTR(H)_0の最初のアドレスである「0x000」をDSC_ADD[k−1:0]に指定する。記憶部456からは、該当する割込操作命令「systemcall_00」がタスク切換回路210に送信される。割込操作命令「systemcall_00」には、後続の割込操作命令「systemcall_01」が存在するため、割込操作命令「systemcall_00」の最上位ビットには「1」が設定されている。タスク切換回路210は、割込操作命令「systemcall_00」を実行したあと、後続の割り込み操作命令を要求するためにISR_NXをアサートする。
先述のように、ISR_DT[31]は後続の割込操作命令の有無を示す。ISR_DT[30:24]により、システムコールの種類が示される。ISR_DT[30:24]=0000001は「セットイベントシステムコール」を示す。このため、割込操作命令460aはセットイベントシステムコールの実行命令である。ISR_DT[23:8]はセットフラグパターン、ISR_DT[7:0]はイベントIDを示す。タスク切換回路210は、割込操作命令460aを受信すると、基本例と同様の処理方法にてイベントテーブル214を設定する。
まず、信号選択回路452は、処理対象となる高速割込要求信号INTR(H)_nを選択し(S130)、QINT_nをアサートする(S132)。操作回路454は、ISROPをアサートして、高速割り込み処理の最中である旨を信号選択回路452に通知する(S134)。信号選択回路452は、ISROPをアサートされると、新たな高速割込要求信号を受信しても、バッファリングしておき、QINTをアサートすることはない。
HW割込実装例においては、図15に示した状態遷移図に加えて、高速割り込み処理(A6)が追加されている。また、通常割り込み処理(A3)は、図15に示した割り込み処理(A3)と同じである。そのほかにも、基本例と同一の符号を付した構成は、同一の処理内容を示している。
同図においては、まず、一般タスク実行中に割込要求信号INTRが検出されている。即時対応すべき割込要求信号である場合、CPUクロック(CLK)の停止により、実行中の一般タスクは中断され、割込回路450とタスク切換回路210による高速割り込み処理が開始される(S160)。
{MP実装例}
まず、図46、図47に関連して一般的なMPシステム500の構成とその問題点について説明し、その後、本MP実装例におけるタスク処理装置100について説明する。
メモリ502には、プログラム508とデータ510が記憶される。プログラム508には、ソフトウェアRTOS自身のプログラム(実行コード)512とタスク自身のプログラム(実行コード)514が含まれる。いずれもオブジェクトコードである。データ510には、ソフトウェアRTOSの管理下にあるRTOSデータ516、タスクに固有のタスクデータ518および全タスクに共通のグローバルデータ522が含まれる。TCBはRTOSデータ516の一種であり、タスクレディリストやウェイト系リストなどの各種リストもRTOSデータ516の一種である。すべてのタスクからアクセスされるグローバル変数は、グローバルデータ522として記憶される。各タスクに固有のデータ、たとえば、タスク(アプリケーション)のローカル変数等は、タスクデータ518として記憶される。
以下、あるCPUにおけるシステムコール等の実行により、同一または別のCPUにおいてタスクスイッチが発生する事象を「ディスパッチ」とよぶ。CPU1におけるリリースセマフォシステムコールの実行によりCPU2においてタスクスイッチが発生しているため、上述の処理はディスパッチに該当する。
MP実装例におけるタスク制御回路200は、複数のCPU0、CPU1・・・CPUmと接続される。タスク制御回路200には、プロセッサ切換回路530およびプロセッサ管理レジスタ524が追加される。CPUと退避回路120は直接接続されるのではなく、プロセッサ切換回路530を介して接続される。
MP実装例におけるタスクIDをMPタスクID(MEID)とよぶ。本実施例におけるMPタスクIDは7ビットであり、上位3ビットがプロセッサID(PID)、下位4ビットがタスクそのもののタスクID(EID)である。すなわち、CPUは最大8個、タスクは最大16個まで実装可能である。実装可能なCPU数やタスク数はPIDおよびEIDのサイズによって規定される。
プロセッサ管理レジスタ524は、プロセッサ管理情報を含む。プロセッサ管理情報においては、各CPUで実行されているタスク(RUN−タスク)とタスク優先順位、種別が登録される。図50によれば、プロセッサID=0のCPU0では、タスク(E4)が実行中であり、タスク優先順位PRは0、種別は一般タスク(N)である。CPU2では、特別タスク(S)であるタスク(E15)が実行中である。タスク切換回路210は、プロセッサ管理レジスタ524にアクセスすることで、全CPUにおいて実行中のタスクをリアルタイム監視できる。いいかえれば、ソフトウェアではなくハードウェアのレベルで、全RUN−タスクが認識される。なお、プロセッサ管理情報の一部または全部は、プロセッサ管理レジスタ524ではなく状態記憶部220に記憶されてもよい。
READY状態に対応する仮想キュー(以下、「READYキュー」とよぶ)は、CPUごとに用意される。仮想キュー(QR0)は、CPU0のREADYキューである。図50に示したように、CPU0、CPU1、CPUmではそれぞれタスク(E4)、タスク(E9)、タスク(E2)が実行中である。また、CPU0のREADYキュー(QR0:0)にはタスク(E1)が投入されている。
WAIT状態に対応する仮想キュー(以下、「WAITキュー」とよぶ)は、全CPUで共通に用意される。仮想キュー(QWa)はセマフォaを対象としたWAITキューであり、仮想キュー(QWb)はセマフォbを対象としたWAITキューである。図52では、WAITキュー(QWa:0)にはタスク(E3)が投入されており、WAITキュー(QWb:0)とWAITキュー(QWb:1)にはそれぞれタスク(E8)とタスク(E7)が投入されている。図53は、図51、図52に対応した状態レジスタのデータ構造図である。RUN−タスク(E2)は、仮想キューにないため「Non」が設定されている。MP実装例では、仮想キュー実装例と同様、仮想キューごとに順序値を設定している。変形例として、すべての仮想キューに対して通し番号となる唯一の順序値を設定してもよい。図51の例では、仮想キュー(QR0)にはタスク(E1)、仮想キュー(QR1)にはタスク(E0)、仮想キュー(QRm)にはタスク(E5)、タスク(E6)が投入されている。タスク(E1)、タスク(E5)、タスク(E0)、タスク(E6)の順に投入されているのであれば、通し番号方式の場合にはそれぞれの順序値を3,2,1,0とすればよい。
[システムコール実行]
S1.タスク(E4)がシステムコール命令を実行し、SC0信号がアサートされる。CPU0は自動停止する。
S2.プロセッサ切換回路530は、HR0信号をアサートする。ただし、すでにCPU0は停止しているのでHR0信号のアサートによってCPU0の状態が変化することはない。HR0信号をアサートするのは、後にHR0信号のネゲートタイミングをCPU0に認識させるためである(後述)。
S3.プロセッサ切換回路530は、SC信号もアサートし、かつ、SCP信号においてプロセッサID=0を指定する。
S4.タスク切換回路210は、SCACK信号をアサートする。SCACKのアサートされると、プロセッサ切換回路530はシステムコール処理の開始を認識し、SCACKがネゲートされるまで待機する。プロセッサ切換回路530は、退避回路120とCPU0を接続する。
S5.タスク制御回路200は、基本例と同様のプロセスにより、システムコール処理を実行する。CPU0でのタスクスイッチが発生するときには、WT信号がアサートされ、タスク(E4)の処理データとタスク(E1)の退避データが入れ替えられる。システムコール処理が完了すると、タスク切換回路210はSCACK信号をネゲートする。タスク切換回路210は、タスク(E1)をCPU0の新たなRUN−タスクとしてプロセッサ管理レジスタ524に登録する。
S6.プロセッサ切換回路530は、SCACK信号のネゲートに反応してHR0信号をネゲートする。CPU0は、HR0信号のネゲートを契機として再開し、タスク(E1)が実行される。
[インタセプト処理]
S1.タスク選択回路230がタスク(E3)のタイムアウトを検出する。
S2.タスク制御回路200は、基本例と同様のプロセスにより、タイムアウト処理を実行する。タスク(E3)がRUN−タスクとならないときには、すなわち、タスクスイッチ不要であれば、タスク(E3)はCPU2のREADYキューに投入され、タイムアウト処理は完了する。タスクスイッチが必要であれば、S3以降に進む。
S3.タスク切換回路210は、HR信号をアサートし、HRP信号によりCPU2を指定する。
S4.プロセッサ切換回路530は、HR2信号をアサートし、CPU2を停止させる。
S5.CPU2は、HC2信号をアサートする。
S6.プロセッサ切換回路530は、HC信号をアサートする。プロセッサ切換回路530は、処理データを退避レジスタ110に退避させ、退避データを処理レジスタ154にロードしてタスクスイッチさせる。
S7.CPU2のタスクスイッチ完了後、タスク切換回路210はHR信号をネゲートする。
S8.プロセッサ切換回路530は、HR2信号をネゲートする。CPU2のCPUクロックが再開され、タスク(E3)が実行される。
高速割込要求信号INTR(H)における処理過程は、HW割込実装例で示した処理と同様である。通常割込要求信号INTR(N)のときには特殊タスクを起動する必要がある。すなわち、通常割り込み処理は必ずインタセプト(タスクスイッチ)をともなう。タスク制御回路200は割り込み先のCPUを停止させ、特殊タスクへのタスクスイッチを実行することになる。特殊タスクを実行するCPUは、固定されてもよいし、所定のルールにしたがって選択されてもよい。
[システムコールの競合]
[システムコールとインタセプトの競合]
ここでは、CPU0のタスク(E4)がシステムコール命令を実行した結果、CPU1でタスクスイッチが発生する場合について説明する。WAITキュー(QWb:0)のタスク(E8)は、CPU1で実行されるべきタスクであるとする。
S2.リリースセマフォシステムコールの実行により、WAITキュー(QWb:0)にあったWAIT−タスク(E8)が抽出される。このとき、タスク切換回路210はプロセッサ管理レジスタ524を参照し、CPU1のRUN−タスク(E9)とWAIT−タスク(E8)のタスク優先順位を比較する。WAIT−タスク(E8)のタスク優先順位がRUN−タスク(E9)のタスク優先順位よりも高いので、タスク切換回路210はCPU1を対象としてタスクスイッチを実行する。具体的には、CPU1を指定してHR信号をアサートし、CPU1を停止させる。
WAIT−タスク(E8)のタスク優先順位がRUN−タスク(E9)のタスク優先順位以下のときには、WAIT−タスク(E8)をCPU1のREADYキュー(QR1:0)に投入するだけなのでタスクスイッチ(ディスパッチ)は不要である。
S3.CPU1の停止後、RUN−タスク(E9)は、READYキュー(QR1:2)に投入される。READY−タスク(E9)の処理データは処理レジスタ92から退避レジスタ110に退避される。
S4.WAIT−タスク(E8)が新たなRUN−タスクとなる。プロセッサ管理レジスタ524も更新される。タスク(E8)の処理データは退避レジスタ110から処理レジスタ92にロードされる。
タスク切換回路532にプロセッサ切換回路530の機能を取り込んでもよい。退避回路120に含まれる第1ロード選択回路526は図48のロード選択回路112と同じである。図55では、新たに第2ロード選択回路528が追加されている。
タスク処理装置100は、タスクスイッチだけでなく排他制御にともなう実行コストを大きく削減できる。一般例におけるソフトウェアMPRTOSは各CPUに適宜ロードされる。CPU1にロードされるソフトウェアMPRTOSが別のCPU2の実行状態を知るためにはアトミック操作命令を使ってメモリ502にアクセスしなければならない。メモリ502のリソースは常に競合的に利用されているため、その調整のための実行コストが大きくなりやすい。具体的には、割り込みの禁止と解除やリソースのロックとアンロックというオーバーヘッドが無視できないほど大きくなりやすい。
なお、本実施例においてはCPUを制御対象として説明したが、DSP(Digital Signal Processor)など他のプロセッサについても応用可能である。
ただし、「タスク制御回路200による処理データの退避およびロード」は、タスク制御回路200が処理データを直接的に操作する場合に限定されない。たとえば、タスク制御回路200がタスクスイッチ指示命令を外部のレジスタ等に書き込み、CPU150上で実行される監視ソフトウェアがこのレジスタの書き込みを検出して処理データのロードおよび退避を実行してもよい。このような構成の場合、CPU150においてタスクスイッチ実行用のソフトウェアを実行する必要があるため、完全なハードウェアRTOSではなくなる。それでも一般的なソフトウェアRTOSに比べれば格段に実行コストは小さくて済む。
Claims (10)
- 複数のプロセッサにおいて実行される複数のタスクの実行状態を管理するタスク制御回路と、
タスクと前記タスクの実行主体となるプロセッサのプロセッサIDを対応づけて保持する状態レジスタ、を備え、
前記プロセッサは、システムコール命令を実行するとき、システムコール信号を前記タスク制御回路に送信し、
前記タスク制御回路は、第1のプロセッサから第1のシステムコール信号を受信したとき、プロセッサのプロセッサIDとそのプロセッサで実行中のタスクのタスクIDを登録されているプロセッサ管理情報を参照することにより前記第1のプロセッサにおいて実行中の第1のタスクを特定し、前記状態レジスタを参照して、前記第1のプロセッサが実行主体となるタスクの中から次に実行対象となる第2のタスクを自律的に選択し、前記第1のタスクの処理データを前記第1のプロセッサの処理レジスタから所定の記憶領域に退避させ、前記第2のタスクの処理データを前記第1のプロセッサの前記処理レジスタにロードさせ、前記プロセッサ管理情報を更新することにより、前記第1のプロセッサのタスクスイッチを実行し、
前記第1のプロセッサにおける第1のシステムコール命令の実行結果として第3のプロセッサにおけるタスクスイッチが発生するときには、前記第1のプロセッサにおけるシステムコール処理の完了後、前記第3のプロセッサにおいて実行中のタスクを自律的に中断させて前記第3のプロセッサのタスクスイッチを実行することを特徴とするタスク処理装置。 - 前記タスク制御回路は、前記第1のプロセッサにおけるタスクスイッチが完了する前に第2のプロセッサが第2のシステムコール信号を送信したときには前記第2のシステムコール信号を保留し、前記第1のプロセッサのタスクスイッチが完了した後に前記第2のプロセッサのタスクスイッチを実行することを特徴とする請求項1に記載のタスク処理装置。
- 前記タスク制御回路は、前記第1のシステムコール信号を受信したときには前記第1のプロセッサの停止後にタスクスイッチを実行し、前記第1のプロセッサにおけるタスクスイッチが完了する前に前記第2のプロセッサが前記第2のシステムコール信号を送信したときには前記第2のシステムコール信号を保留し、前記第1のプロセッサのタスクスイッチが完了したとき前記第1のプロセッサを再開するとともに前記第2のプロセッサのタスクスイッチを実行することを特徴とする請求項2に記載のタスク処理装置。
- 前記タスク制御回路は、複数の前記状態レジスタから出力される状態データを参照することによりREADY状態で待機中のタスクを特定し、前記第1のタスクの処理データを退避させるときには前記第1のタスクの状態レジスタにおける状態データをRUN状態から別の状態に設定変更し、前記第2のタスクの処理データをロードさせるとき前記第2のタスクの状態レジスタにRUN状態を示す状態データを設定することを特徴とする請求項1に記載のタスク処理装置。
- 前記タスク制御回路は、前記第1のプロセッサにおける第1のシステムコール命令の実行結果として前記第3のプロセッサで実行予定の第3のタスクの実行状態がWAIT(ウェイト)状態を解除され、かつ、前記第3のプロセッサで実行中の第4のタスクの優先順位よりも前記第3のタスクの優先順位が高いとき、前記第3のプロセッサに対する割り込みを発生させることを特徴とする請求項1に記載のタスク処理装置。
- 複数のプロセッサにおいて実行される複数のタスクの実行状態を管理するタスク制御回路と、
タスクと前記タスクの実行主体となるプロセッサのプロセッサIDを対応づけて保持する状態レジスタ、を備え、
前記タスク制御回路は、
プロセッサの切り換えを実行するプロセッサ切換回路と、
タスクの切り換えを実行するタスク切換回路と、を含み、
前記プロセッサは、システムコール命令を実行するとき、システムコール信号を前記プロセッサ切換回路に送信し、
前記プロセッサ切換回路は、第1のプロセッサから第1のシステムコール信号を受信したとき、前記第1のプロセッサのプロセッサIDを前記タスク切換回路に送信し、
前記タスク切換回路は、前記プロセッサ切換回路から受信した前記プロセッサIDと、プロセッサのプロセッサIDとそのプロセッサで実行中のタスクのタスクIDを登録されているプロセッサ管理情報を参照することにより、前記第1のプロセッサにおいて実行中の第1のタスクを特定し、前記状態レジスタを参照して、前記第1のプロセッサが実行主体となるタスクの中から次に実行対象となる第2のタスクを自律的に選択し、前記第1のタスクの処理データを前記第1のプロセッサの処理レジスタから所定の記憶領域に退避させ、前記第2のタスクの処理データを前記第1のプロセッサの前記処理レジスタにロードさせ、前記プロセッサ管理情報を更新することにより、前記第1のプロセッサのタスクスイッチを実行することを特徴とするタスク処理装置。 - 前記プロセッサ切換回路は、前記第1のプロセッサにおけるタスクスイッチが完了する前に第2のプロセッサが第2のシステムコール信号を送信したときには前記第2のシステムコール信号を保留し、
前記タスク切換回路は、前記第1のプロセッサのタスクスイッチが完了した後に前記第2のプロセッサのタスクスイッチを実行することを特徴とする請求項6に記載のタスク処理装置。 - 前記タスク切換回路は、前記第1のシステムコール信号を受信したときには前記第1のプロセッサの停止後にタスクスイッチを実行し、
前記プロセッサ切換回路は、前記第1のプロセッサにおけるタスクスイッチが完了する前に前記第2のプロセッサが前記第2のシステムコール信号を送信したときには前記第2のシステムコール信号を保留し、
前記タスク切換回路は、前記第1のプロセッサのタスクスイッチが完了したとき前記第1のプロセッサを再開するとともに前記第2のプロセッサのタスクスイッチを実行することを特徴とする請求項7に記載のタスク処理装置。 - 前記第1のプロセッサは第1のシステムコール命令の実行後に停止し、
前記タスク切換回路は、前記第1のプロセッサのタスクスイッチが完了したとき完了信号を前記プロセッサ切換回路に送信し、
前記プロセッサ切換回路は、前記完了信号を受信したとき前記第1のプロセッサを再開させることを特徴とする請求項6に記載のタスク処理装置。 - 前記タスク切換回路は、第4のプロセッサへの割込事象が発生したときインタセプト信号を発生させて前記プロセッサ切換回路に送信した上で、前記割込事象に対応するインタセプト処理を実行し、
前記プロセッサ切換回路は、前記インタセプト信号を受信したとき前記第4のプロセッサを停止させ、前記インタセプト処理の完了後に前記第4のプロセッサを再開させることを特徴とする請求項9に記載のタスク処理装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/063334 WO2013175610A1 (ja) | 2012-05-24 | 2012-05-24 | タスク処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017043612A Division JP2017123190A (ja) | 2017-03-08 | 2017-03-08 | タスク処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013175610A1 JPWO2013175610A1 (ja) | 2016-01-12 |
JP6153925B2 true JP6153925B2 (ja) | 2017-06-28 |
Family
ID=49623341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014516588A Active JP6153925B2 (ja) | 2012-05-24 | 2012-05-24 | タスク処理装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9753779B2 (ja) |
EP (1) | EP2857968B1 (ja) |
JP (1) | JP6153925B2 (ja) |
CN (2) | CN104272256B (ja) |
WO (1) | WO2013175610A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2533415B (en) * | 2014-12-19 | 2022-01-19 | Advanced Risc Mach Ltd | Apparatus with at least one resource having thread mode and transaction mode, and method |
US10489220B2 (en) * | 2017-01-26 | 2019-11-26 | Microsoft Technology Licensing, Llc | Priority based scheduling |
JP2018180768A (ja) | 2017-04-07 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6406466B1 (ja) * | 2017-04-07 | 2018-10-17 | オムロン株式会社 | 制御装置、制御方法および制御プログラム |
WO2019007406A1 (zh) * | 2017-07-05 | 2019-01-10 | 上海寒武纪信息科技有限公司 | 一种数据处理装置和方法 |
US10810038B2 (en) * | 2017-09-22 | 2020-10-20 | International Business Machines Corporation | Accounting and enforcing non-process execution by container-based software receiving data over a network |
US10545786B2 (en) | 2017-09-22 | 2020-01-28 | International Business Machines Corporation | Accounting and enforcing non-process execution by container-based software transmitting data over a network |
US10346293B2 (en) * | 2017-10-04 | 2019-07-09 | International Business Machines Corporation | Testing pre and post system call exits |
US10489056B2 (en) | 2017-11-09 | 2019-11-26 | Nvidia Corporation | Queue manager for streaming multiprocessor systems |
CN108762896B (zh) * | 2018-03-26 | 2022-04-12 | 福建星瑞格软件有限公司 | 一种基于Hadoop集群任务调度方法及计算机设备 |
CN111026515B (zh) * | 2018-10-10 | 2023-07-14 | 上海寒武纪信息科技有限公司 | 状态监控装置、任务调度器及状态监控方法 |
CN111221789B (zh) * | 2019-12-27 | 2023-09-12 | 中国人民财产保险股份有限公司深圳市分公司 | 一种群用户查询大数据的处理方法及装置 |
CN111858071B (zh) * | 2020-08-06 | 2022-07-26 | 卡斯柯信号有限公司 | 一种车载双通道cpu的同步控制方法 |
US11321126B2 (en) * | 2020-08-27 | 2022-05-03 | Ricardo Luis Cayssials | Multiprocessor system for facilitating real-time multitasking processing |
CN113515516A (zh) * | 2021-08-09 | 2021-10-19 | 北京字节跳动网络技术有限公司 | 一种数据处理方法、装置、计算机设备和计算机存储介质 |
CN117118924B (zh) * | 2023-10-24 | 2024-02-09 | 苏州元脑智能科技有限公司 | 网络提交队列监测装置、方法、计算机设备及存储介质 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394727A (en) * | 1981-05-04 | 1983-07-19 | International Business Machines Corporation | Multi-processor task dispatching apparatus |
US4796178A (en) * | 1985-10-15 | 1989-01-03 | Unisys Corporation | Special purpose processor for off-loading many operating system functions in a large data processing system |
JPH02271435A (ja) * | 1989-04-13 | 1990-11-06 | Mitsubishi Electric Corp | タスクトレース装置 |
JPH09305553A (ja) * | 1996-05-15 | 1997-11-28 | Hitachi Ltd | 並列計算機システム |
US6243735B1 (en) * | 1997-09-01 | 2001-06-05 | Matsushita Electric Industrial Co., Ltd. | Microcontroller, data processing system and task switching control method |
JPH11234302A (ja) | 1998-02-18 | 1999-08-27 | Net Kuriasu Systems Kk | 待ち行列装置 |
JPH11272480A (ja) | 1998-03-24 | 1999-10-08 | Nippon Telegr & Teleph Corp <Ntt> | オンチップリアルタイムos |
JP2001075820A (ja) | 1999-09-07 | 2001-03-23 | Oki Electric Ind Co Ltd | リアルタイムos装置 |
US7093260B1 (en) * | 2000-05-04 | 2006-08-15 | International Business Machines Corporation | Method, system, and program for saving a state of a task and executing the task by a processor in a multiprocessor system |
GB0519981D0 (en) * | 2005-09-30 | 2005-11-09 | Ignios Ltd | Scheduling in a multicore architecture |
CN102436393B (zh) * | 2006-08-24 | 2015-03-25 | 科尼龙硅公司 | 任务处理装置 |
US9342350B2 (en) | 2006-08-24 | 2016-05-17 | Renesas Electronics Corporation | System for selecting a task to be executed according to an output from a task control circuit |
US8327379B2 (en) * | 2006-08-24 | 2012-12-04 | Kernelon Silicon Inc. | Method for switching a selected task to be executed according with an output from task selecting circuit |
US20080134187A1 (en) * | 2006-11-29 | 2008-06-05 | Nec Laboratories America | Hardware scheduled smp architectures |
CN101796487B (zh) * | 2007-08-10 | 2013-10-09 | 科尼龙硅公司 | 虚拟队列处理电路以及任务处理器 |
WO2009022371A1 (ja) * | 2007-08-16 | 2009-02-19 | Netcleus Systems Corporation | タスク処理装置 |
WO2009090684A1 (ja) * | 2008-01-15 | 2009-07-23 | Netcleus Systems Corporation | タスク処理装置 |
JP2008269597A (ja) * | 2008-04-09 | 2008-11-06 | Net Kuriasu Systems Kk | タスク処理装置 |
CN101567873B (zh) * | 2008-04-25 | 2013-05-15 | 锐迪科微电子(上海)有限公司 | 一种多任务并行处理方法及系统 |
US20100262979A1 (en) | 2009-04-08 | 2010-10-14 | Google Inc. | Circular command queues for communication between a host and a data storage device |
JP5204740B2 (ja) | 2009-10-21 | 2013-06-05 | カーネロンシリコン株式会社 | タスク処理装置 |
CN102468975B (zh) * | 2010-11-16 | 2014-09-10 | 苏州搜能信息科技有限公司 | 用于云计算移动网络资源管理的模拟云计算系统及应用系统 |
-
2012
- 2012-05-24 JP JP2014516588A patent/JP6153925B2/ja active Active
- 2012-05-24 CN CN201280072694.9A patent/CN104272256B/zh active Active
- 2012-05-24 EP EP12877592.1A patent/EP2857968B1/en active Active
- 2012-05-24 WO PCT/JP2012/063334 patent/WO2013175610A1/ja active Application Filing
- 2012-05-24 CN CN201810701123.6A patent/CN108920267B/zh active Active
-
2014
- 2014-11-17 US US14/543,288 patent/US9753779B2/en active Active
-
2017
- 2017-08-04 US US15/669,478 patent/US20170357536A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20170357536A1 (en) | 2017-12-14 |
CN104272256A (zh) | 2015-01-07 |
CN104272256B (zh) | 2018-07-27 |
JPWO2013175610A1 (ja) | 2016-01-12 |
WO2013175610A1 (ja) | 2013-11-28 |
US20150074676A1 (en) | 2015-03-12 |
CN108920267B (zh) | 2022-03-15 |
EP2857968A4 (en) | 2016-03-09 |
EP2857968B1 (en) | 2023-07-05 |
EP2857968A1 (en) | 2015-04-08 |
CN108920267A (zh) | 2018-11-30 |
US9753779B2 (en) | 2017-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6153925B2 (ja) | タスク処理装置 | |
JP4088335B1 (ja) | 仮想キュー処理回路およびタスク処理装置 | |
JP4119945B2 (ja) | タスク処理装置 | |
US10949249B2 (en) | Task processor | |
JP4127848B2 (ja) | タスク処理装置 | |
JP5155336B2 (ja) | タスク処理装置 | |
JP2018180768A (ja) | 半導体装置 | |
JP2017123190A (ja) | タスク処理装置 | |
JP5204740B2 (ja) | タスク処理装置 | |
JP2019003710A (ja) | タスク処理装置 | |
JP2008269597A (ja) | タスク処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170308 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6153925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |