TWI294755B - - Google Patents

Download PDF

Info

Publication number
TWI294755B
TWI294755B TW95103256A TW95103256A TWI294755B TW I294755 B TWI294755 B TW I294755B TW 95103256 A TW95103256 A TW 95103256A TW 95103256 A TW95103256 A TW 95103256A TW I294755 B TWI294755 B TW I294755B
Authority
TW
Taiwan
Prior art keywords
protective film
insulating
base
passive component
insulating protective
Prior art date
Application number
TW95103256A
Other languages
English (en)
Other versions
TW200730045A (en
Inventor
Ming-Can Ceng
Yong-Ji Chen
Original Assignee
Inpaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inpaq Technology Co Ltd filed Critical Inpaq Technology Co Ltd
Priority to TW095103256A priority Critical patent/TW200730045A/zh
Publication of TW200730045A publication Critical patent/TW200730045A/zh
Application granted granted Critical
Publication of TWI294755B publication Critical patent/TWI294755B/zh

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

1294755 九、發明說明: 【發明所屬之技術領域】 面粘緣結構及其製作方法,特別是針對表 緣保^ 式被動元件,在被動元件的表面上製作一絕 行後=程:::被動元件不受後續製卿 【先前技術】 消耗增加電路的廣泛功能、減少系統尺寸、降低功率 其在格’電子產品多朝輕1、短、小發展,尤 式被動-產品(資訊、通訊、消費性電子)上更為顯著。積層 著,70件也是如此,為了與電路基板上線路確實的附 過迴式被動元件上的外電極與電路基板上的錫膏在經 w、而形成迴路,達到預先所設計的電性特性。 印參閱第1圖至第3圖,係為單一式、陣列式與特殊 點的積層式被動元件之示意圖。單一式積層式被動元件 的外觀’如第1圖所示,其包括被動元件之本體η,與位 於該本體兩端之外電極12。陣列式積層式被動元件的外 觀,如第2圖所示,其包括被動元件之本體21,及設置於 該本體21相對兩表面呈陣列排列之外電極22。特殊端點 積層式被動元件的外觀,如第3圖所示,其包括被動元件 之本體31,而本體31各表面都可設置所需之外電極32。 通常外電極使用含銀成分的金屬材料,然後經過表面 處理製程,在外電極表面鍍上輔助外電極與焊墊融熔之焊 1294755 接介面層,以利使用表面枯著技術(Surface Mount Technology)之製程加工。 由於表面處理製程中,該溶液通常屬高酸鹼性溶液, 對於積層式被動元件的本體表面而言,進行該製程時,積 層式被動元件本體表面很容易受到侵蝕的影響,進而失去 原先設計的電氣特性(Electrical Specifications)。
就習知技術中,在製程中若要有效保護被動元件本 體’該外電極的形成有幾種方式可使用,簡述如下: (1)第一種方法:是採用沾塗含貴重金屬成分的外電 極,使積層式被動元件可直接與焊墊上的錫膏融熔,俗稱 為免電鍍外電極。加工方法利用一般外電極沾塗方式,可 自動化大量生產,生產速度快。但,此方式所形成之外電 極與錫膏接觸的地方,因為溫度上升減降低,锡膏會由 溫度最高焊墊外侧開始融熔,因免電鍍外電極與锡^ 同質材料,在經迴焊製程(IR Refl〇w)或波焊製程胃 Soldedng)後,其爬錫高度較經過表面處理製程之^ ave 又,積層式被動元件尺寸逐漸往小尺寸發展,此=件差。 成之外電極在可減職(如:冷熱循賴驗、方^形 上容易失敗。而且,貴重金屬價格高、波動性 甙驗) 料成本是一個报大的負擔。 又’對原 表面上製 晶質材料 緣保護膜 再做一次 (2)第二種方法:是在積層式被動元件之本 作一層絕緣保護膜,該絕緣保護膜的材料係為 (例如:玻璃等)、高分子材料等。而在形成 後,必須使用剝離清洗的製程,使内電極露出, 1294755 的外電極塗佈的動作,得已完成此保護本體目的,以利後 續表面處理一焊接介面層。由於此種製程方式多了一道剝 離清洗的製程,此製程須從材料選用到設備選擇都需要一 一考慮,所以在製作上有許多難度存在。 (3) 第三種方法:是在積層式被動元件之本體表面生成 一層絕緣保護膜,該絕緣保護膜以皮膜生長方式進行,效 果同第二種方式,但玎避免剝離清洗的製程,可以減少製 丨 作時間與成本。但是,此方法經過迴焊製程(IR Reflow)或 波焊製程(Wave Soldering)後,其絕緣電阻值會降低,亦即 當元件安裝於電氣迴路上時,其漏電流會增加,影響到產 品的可靠度,且不易控制表面形成高電阻化之製程,有絕 緣不良率南之缺點。所以’如何與本體表面不起反應,且 在本體表面上生成穩定的絕緣保護膜是一個重大課題。 (4) 第四種方法:是採用金屬擴散(Metal Diffusion)方 式’使元件表面形成高電阻絕緣保護膜。其方法為控制金 > 屬離子擴散進行,此難度最高,不易控制表面形成高電阻 之參數,且設備屬半導體層面,製造價格昂貴。 综合上述之方法,可知習知技術仍有諸多缺失,實非 一良善之設計,而亟待加以改良。 【發明内容】 爰是,本發明之主要目的在於解決上述之缺失,係一 可減化製程在積層式被動元件的表面上製作一絕緣保護 膜’以保護被動元件本體不受表面處理製程的侵蝕,以利 後續的製程進行。 7 1294755 本發明之另一目的在於可利用原有之沾塗設備生 產’來達到大量且自動化之作業方式,可有效提昇產出。 本發明之再一目的在於利用絕緣保護膜於表面處理 製程期間保護元件本體,藉此改善後續製程的侵蝕現象以 及表面皮膜生成加工法所造成的漏電流增加,絕緣不良率 高之缺失。 為可達成上述本發明之目的,本發明係將被動元件經 包裹處理製程,使被動元件本體表面包裹一絕緣保護膜, 包裹處理製程可為浸泡、鍍膜(蒸鍍、濺鍍)、印刷等方式 進行,取出後,在特定溫度下烘乾;然後沾塗形成外電極, 經溫度處理後,該外電極下方的絕緣保護膜將轉變成導 體,而不需要額外使用剝離製程,使外電極與被動元件本 體電性連接,而其它區域之絕緣保護膜仍在本體表面呈現 絕緣體狀態。因為本發明是利用溫度的變化將積層式被動 元件外電極的絕緣材料,由絕緣體轉成半導體/導體,所以 本發明不局限應用於單一式(Single Type)積層式被動元 件,也包括陣列式(Array Type)積層式被動元件或其他特殊 端點(Special Type)的積層式被動元件皆可使用。俾藉本發 明之製程,保護被動元件不受後續製程的侵蚀’且不需特 殊的設備,可快速而大量生產。 【實施方式】 茲有關本發明之詳細内容及技術說明’現配合圖式說 明如下: 請參閱第4圖至第6圖 係為本發明之單一式、陣列 8 1294755 式與特殊端點的積層式被動元件之結構示意圖。本發明之 絕緣結構及其製作方法如下: a) 形成一被動元件之本體no、210、310。 b) 沾塗形成複數個第一外電極12〇a、22〇a、32〇a設 置於該本體110、210、310表面,且該本體11〇、210、310 電性連接。其中該些第一外電極12〇a、22〇a、32〇a係選自 銀(Ag)、銅(Cu)、鈀(Pd)、鉑(Pt)、金(Au)之金屬材料其 中之一,或前述金屬材料之合金其中之一。 c) 然後再將該本體11〇、21〇、310經包裹處理製程, 該本體110、210、310表面包裹一絕緣保護膜13〇、23〇、 330。其中該絕緣材料係選自下列之組群:驗金族、驗土 族、矽基(Si_base)、鉛基(Pb_base)、硼基(B-base)、鈥基 (Ti-base)、鋅基(Zn_base)、|呂基(Al_base)。 該包裹處理製程可為浸泡、鍍膜(蒸錢、濺鍍)、印刷 等方式進行。取出後再經過一烘乾溫度進行烘乾,烘乾溫 度從70°C至300°C,烘乾時間從1〇分鐘至2小時。形成 後之絕緣保§蒦膜130、230、330,厚度為20nm至5mm。 d) 再沾塗形成複數個第二外電極i2〇b、220b、320b 於該絕緣保護膜130、230、330表面,且位於該些第一外 電極120a、220a、320a上方。其中該些第二外電極120b、 220b、320b 係選自銀(Ag)、銅(Cu)、le(Pd)、鉑(Pt)、金(Au) 之金屬材料其中之一,或前述金屬材料之合金其中之一。 e) 最後經150°C至1000°C間之質變溫度約30分鐘至 2小時之處理,促使該些第二外電極i2〇b、220b、320b下 1294755 方的絕緣保護膜130、230、330性質轉成半導體/導體,使 第二外電極120b、220b、320b與第一外電極120a、220a、 e 32〇a間電性連接,其餘區域之絕緣保護膜ΐ3〇、230、330 仍為絕緣體。 ' 俾藉該層保護膜,本發明之本體110、210、310在進 行表面處理製程時,將不受後續製程的侵蝕,以利後續製 程的進行,在該些第二外電極120b、220b、320b表面鍍 鲁 上輔助外電極與焊墊融熔之焊接介面層,以利使用表面粘 著技術之積層式被動元件的製程加工。 请再參閱第7圖至第9圖’係為本發明之單一式、陣 列式與特殊端點的積層式被動元件之另一結構示意圖。該 絕緣結構及其製作方法如下: a) 形成一被動元件之本體11〇、210、310。 b) 將該本體110、210、310經包裹處理製程後,取出 後,再經過一烘乾溫度進行烘乾,使該本體110、210、310 馨 表面包裹一絕緣保護膜130、230、330。其中該絕緣材料 ; 為化學組成物,係選自下列之組群··鹼金族、鹼土族、矽 基(Si-base)、鉛基(Pb_base)、硼基(B-base)、鈦基(Ti-base)、 ‘ 辞基(Zn-base)、鋁基(Al-base)。 該包裹處理製程可為浸泡、鍍膜(蒸鍍、濺鍍)、印刷 等方式進行。經包裹處理製程後,取出後烘乾,烘乾溫度 從70°C至300°C,烘乾時間從1〇分鐘至2小時,形成厚 度為20nm至5mm之絕緣保護膜no、230、330。 c) 再沾塗形成複數個外電極12〇、220、320於該絕緣 1294755 保護膜130、230、330表面。其中該些外電極120、220、 320係選自銀(Ag)、銅(Cu)、鈀(Pd)、鉑(Pt)、金(Au)之金 屬材料其中之一,或前述金屬材料之合金其中之一。 d)最後經150°C至1000°C間之質變溫度約30分鐘至 2小時之處理,促使該些外電極120、220、320下方的絕 緣保護膜130、230、330性質轉成半導體/導體,使該些外 電極120、220、320與該本體11〇、210、310形成一電性 連接,其餘區域之絕緣保護膜13〇、230、330仍為絕緣體。 俾藉該層保護膜,本發明之本體110、21〇、31〇在進 行表面處理製程時將不受後續各製程的侵蝕,以利後續製 程的進行’在該些外電極12〇、220、320表面鍍上輔助外 電極與焊墊融熔之焊接介面層,以利使用表面粘著技術之 積層式被動元件的製程加工。 本發明之特徵在於積層式被動元件之絕緣保護膜結 構及其形成方法,係針對表面黏著型之積層式被動元件本 體絕緣保護處理技術,與其他習用技術方法相互比較時, 更具有下列之優點: 由於本發明之絕緣保護膜具有絕緣特性,經溫度處 理後,於電極端所在區域的絕緣保護膜13〇、23〇、33〇會 轉變成半導體/導體,而不需要額外使㈣離製程,且其它 區域的絕緣保護膜130、230、330在本體11〇、21〇、31〇 表面=呈現絕緣體。所以不需額外的製程去除電極端的絕 緣保=,如此可避免絕緣保護膜局部受 損,$夺可有效節省時間、成本與設備等。 11 1294755 2.本發明之積層式被動元件之絕緣保護膜結構130、 230、330及其形成方法,可延用原有設備生產,所以可達 到大量且自動化之作業方式’可有效提昇產出。 3·本發明之積層式被動元件之絕緣保護膜130、230、 330結構及其形成方法,可廣泛應用在積層式被動元件, 包括單一式積層式被動元件、陣列積層式被動元件與其他 特殊端點的積層式被動元件,不須因為被動元件樣態的不 同,而有特別的裝備或製程,對成本降低有很大的幫助。。 4·本發明之積層式被動元件之絕緣保護膜結構130、 230、330及其形成方法,可廣泛應用在不同尺寸的積層式 被動元件’如:長度1.0mm*寬度0.5mm,長度〇 5mm*寬 度0.25mm,或更小尺寸之被動元件。 惟上述僅為本發明之較佳實施例而已,並非用來限定 本發明實施之範圍。即凡依本發明申請專利範圍所做的均 等變化與修飾,皆為本發明專利範圍所涵蓋。
12 1294755 【圖式簡單說明】 第1圖,為單一式積層式被動元件之示意圖。 第2圖,為陣列式積層式被動元件之示意圖。 第3圖,為特殊端點積層式被動元件之示意圖。 第4圖,為本發明之單一式積層式被動元件之結構示意圖。 第5圖,為本發明之陣列式積層式被動元件之結構示意圖。 第6圖,為本發明之特殊端點積層式被動元件之結構示意 圖。 第7圖,為單一式積層式被動元件之另一結構示意圖。 第8圖,為陣列式積層式被動元件之另一結示意圖。 第9圖,為特殊端點積層式被動元件之另一結示意圖。 【主要元件符號說明】 習知部分: 11、 21、31 :本體 12、 22、32 :外電極 本發明部分: 110、210、310 :本體 120、220、320 :外電極 120a、220a、320a :第一外電極 120b、220b、320b :第二外電極 130、230、330 :絕緣保護膜 13

Claims (1)

1294755 十、申請專利範圍: 1·一種積層式被動元件之絕緣結構,係針對表面粘著 技術之被動元件,其包括: 一被動元件之本體; 複數個第一外電極設置於該表面; 一絕緣保護膜包裹該本體表面; 再形成複數個第二外電極,該些第二外電極係隔著絕 緣保護膜位於該些第一外電極上方;之後 經一質變溫度,使第二外電極下方的絕緣保護膜性質 轉成半導體/導體,使第二外電極與第一外電極間電性連 接,其餘區域之絕緣保護膜仍為絕緣體。 2·如申請專利範圍第1項所述之絕緣結構,其中該些 第一、第二外電極係選自銀(Ag)、銅(Cu)、la(Pd)、始(pt)、 金(Au)之金屬材料及所述金屬材料之合金其中之一。 3·如申請專利範圍第1項所述之絕緣結構,其中該絕 緣保護膜厚度係為20nm至5mm。 4·如申§青專利範圍第1項所述之絕緣結構,其中該絕 緣保遵膜之絕緣材料係選自下列之組群··驗金族、驗土 族、矽基(Si-base)、鉛基(Pb_base)、硼基(B_base)、鈦基 (Ti-base)、鋅基(Zn_base)、鋁基(Al-base) 〇 5·如申請專利範圍第1項所述之絕緣結構,其中該質 變溫度係為150°C至l〇〇〇°C之間。 6· —種積層式被動元件之絕緣結構,係針對表面粘著 技術之被動元件,其包括: 1294755 一被動元件之本體; 一絕緣保護膜包裹該本體表面; 再形成複數個外電極於該絕緣保護膜上;之後 經一質變溫度,該些外電極下方的絕緣保護膜性質轉 成半導體/導體,使該些外電極與本體間電性連接,而其餘 區域之絕緣保護膜仍為絕緣體。 7·如申請專利範圍第6項所述之絕緣結構,其中該些 外電極係選自銀(Ag)、銅(Cu)、把(Pd)、鉑(Pt)、金(Au)之 金屬材料及所述金屬材料之合金其中之一。 8·如申請專利範圍第6項所述之絕緣結構,其中該絕 緣保護膜厚度係為20nm至5mm。 9·如申請專利範圍第6項所述之絕緣結構,其中該絕 緣保護膜之絕緣材料係選自下列之組群:鹼金族、鹼土 族、矽基(Si_base)、鉛基(Pb_base)、硼基(B_base)、鈦基 (Ti-base)、鋅基(zn_base)、銘基(Al-base)。 10·如申請專利範圍第6項所述之絕緣結構,其中該質 變溫度係為150°C至1000°c之間。 11·一種積層式被動元件之絕緣結構之製作方法,其 程依序如下: a) 形成一被動元件之本體; b) 形成複數個第一外電極設置於該本體表面; c) 將該本體經包裹處理製程,取出後經過一烘乾溫度 進行烘乾,使該本體表面包裹一絕緣保護膜; d) 形成複數個第二外電極,該些第二外電極係隔著絕 15
TW095103256A 2006-01-27 2006-01-27 Insulation structure of multi-layer passive components and the production method thereof TW200730045A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW095103256A TW200730045A (en) 2006-01-27 2006-01-27 Insulation structure of multi-layer passive components and the production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095103256A TW200730045A (en) 2006-01-27 2006-01-27 Insulation structure of multi-layer passive components and the production method thereof

Publications (2)

Publication Number Publication Date
TW200730045A TW200730045A (en) 2007-08-01
TWI294755B true TWI294755B (zh) 2008-03-11

Family

ID=45068236

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095103256A TW200730045A (en) 2006-01-27 2006-01-27 Insulation structure of multi-layer passive components and the production method thereof

Country Status (1)

Country Link
TW (1) TW200730045A (zh)

Also Published As

Publication number Publication date
TW200730045A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
CN101796622B (zh) 半导体元件、其制造方法及实装其的实装构造体
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
JP2002217434A (ja) 太陽電池、太陽電池用インターコネクターおよびストリング
US6664175B2 (en) Method of forming ruthenium interconnect for an integrated circuit
US20200279800A1 (en) Electrical device terminal finishing
US10796918B2 (en) Integrated circuits with backside metalization and production method thereof
WO2008157529A3 (en) Method of manufacturing electrically conductive strips
JP2006229178A (ja) 絶縁コーティング層を有する半導性チップ素子及びその製造方法
TWI294755B (zh)
CN100405564C (zh) 引线框以及制造该引线框的方法
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
JP2007258259A (ja) 積層式受動素子の絶縁構造及びその製作方法
US20080012127A1 (en) Insulation structure for multilayer passive elements and fabrication method thereof
JP2011119538A (ja) 太陽電池用リード線及びその製造方法並びにそれを用いた太陽電池
JP2004014842A (ja) リードフレーム及びその製造方法、及び半導体装置。
TWI760706B (zh) 電子元件封裝結構及其製作方法
CN107331489A (zh) 一种复合电极电子陶瓷元件的制造工艺
JP2000340596A (ja) 半導体装置の製造方法
CN108369935A (zh) 具有薄的焊料阻止层的电元器件和用于制造的方法
JP5589592B2 (ja) 半田付け方法
JP2008177560A (ja) 太陽電池およびストリング
JP2002141456A (ja) 電子装置
US9123699B1 (en) Formation of package pins in semiconductor packaging
CN101030523A (zh) 积层式被动元件的绝缘结构及其制作方法
JP2864730B2 (ja) 電圧依存性非直線抵抗体上への電極形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees