TWI291176B

TWI291176B - Methods and apparatus for delay circuit

Info

Publication number: TWI291176B
Application number: TW092115969A
Authority: TW
Inventors: Feng Lin; Tyler J Gomm
Original assignee: Micron Technology Inc
Priority date: 2002-06-12
Filing date: 2003-06-12
Publication date: 2007-12-11
Also published as: JP2005530297A; US20050264331A1; EP1516340A2; CN1666290A; US20030231042A1; TW200402062A; JP4852770B2; CN100474436C; WO2003107349A3; AU2003245446A8; US6930525B2; US7145374B2; WO2003107349A2; AU2003245446A1

Description

1291176

1291176 五、發明說明（2) — 一" 同步延遲電路（synchronized delay circuit)是另一種常見去除偏移（deskew)的解決方法，例如時脈同步延遲（CSD)電路和同步鏡相延遲（SMD)電路。典型的同步延遲電路提供比延遲鎖定迴路及鎖相迴路較為快速的鎖住表現。舉例來說’傳統的同步鏡相延遲電路可能在兩個週期之内鎖上輸入说5虎，傳統的時脈同步延遲電路可在一個週期之内鎖上輸入訊號。在圖一中，一個傳統的時脈同步延遲電路100的構成是由輸入緩衝級（input buffer) 102接收系統時脈訊號並將之長：供給延遲監視電路（delay monitor circuit ) 104、邏輯閂（latch) 106、及可變延遲線（variable delay line) 108。延遲監視電路104插入一個想要的延遲進入訊號裡，並且將此延遲輸入訊號提供給測量延遲線（measure delay 1 ine) 1 10。測量延遲線11〇判斷來自延遲監視電路 1 0 4的延遲訊號以及系統時脈之間的差別。此測量延遲傳送給邏輯閂1 0 6。藉由可變延遲線1 0 8可以讀出邏輯閂1 0 6的值，並且，可變延遲線108產生一個和測量延遲線1 10上面測量到相等的延遲訊號。接著，此訊號由可變延遲線1 0 8提供給時脈驅動電路（clock driver circuit ) 112，以增強並分配此一同步訊號。測量延遲線11 〇藉由一連_的輸入級接收輸入訊號適當地測量延遲，每一級產生一個單一位元的訊號，指出特定

第6頁 1291176 五、發明說明（3) 的一級是否關係到測量的延遲。例如，在圖二中，測量延遲線11 0可能由一系列的層級2 1 0所組成，每一層級包含一個反及閘（NAND gate) 212及反相器（inverter) 214。每一層級2 1 0提供訊號給邏輯閂1 0 6以指出此延遲是否已成功地被層級2 1 0所測量。於是，在圖三中，邏輯閂1 〇 6接收到一個數位的字（word)。層級210成功地測量了這個延遲，提供邏輯閂1 0 6第一個邏輯Η IG Η的訊號，稱為進入點 (entry point) 310 ° 在某些應用中，比方說可攜式電池驅動裝置，同步延遲電路可能消耗過多的功率而且/或產生雜訊。這些額外的功率消耗及雜訊的產生是由於部分數位延遲元件中不必要的轉態所造成。此外，單一的同步延遲電路可能會在許多不同的頻率中被用來同步。在特別低的頻率中，同步延遲電路的取樣頻率可能會很高，以致於在第一個輸入訊號的脈波來臨之前，所有的取樣都會被採納，造成溢流 (overf low) 的情況。換句話說，此一同步延遲電路無法測 ϊ超過某個特定限制的延遲。三、【發明内容】本發明是根據本發明的各種目的並且包含去除偏移電路（deskewing circuit)的電子系統。其中的去除偏移電路是設計用來測量延遲並據以產生同步訊號。而且去除偏移電路也設計用來偵測並反應溢流（0 V e r f 1 〇 w )的狀況，

1291176 五、發明說明（4) 例如產生一個溢流的訊號外，去除偏移電路可以額外或輪流地用來偵測是否成功地測量延遲，並加以反應如執行節省功率和/或減少程序。 ~ 此例四、描述能，可以器、境之任意僅僅可以製造【實施方式】本發明的許多目的及特色可以用功能性元件及步驟來。藉由把任意數目的元件和/或步驟設定成特定的功可以實現這些功能元件及步驟。例如，本方法和裝置使用電力、訊號、和邏輯元件，比方說邏輯閂、暫存延f線、以及邏輯閘，在各種具體化、應用、以及環中完成許多功能。此外，本方法及裝置在實行時可與數目的步驟及系統互相配合，這些描述的方法及裝置是本發明的應用範例而已。進一步說，本方法及裝置用任意數目的技術、慣例或其他目的來取代、使用、 …等等。一根^本發明的各種不同目的，本電路系統中大多數的疋=在操作時與延遲測量電路相連結。這些元件可能由任 H二=遲測^電路的元件所組成，例如一片電路板上許 -個；：及電子零件、一個積體電路裡的許多元件、說，1 ^糸統裡的許多元件、或者任何其他元件。舉例來广〇’，二圖/中，一個範例的電子系統400適當地由處理器根據/Λ體412 ’以及時脈產生器414所組成。處理器410 王工來控制電子系統4 〇〇。處理器4丨〇可能由傳統的中

第8頁 I»

1291176 五、發明說明（5) — 央處理早元所組成’也许是一個Intel的Pentium處理器咬是一個Advanced Micro Devices 的 Athlon 處理器。時脈產生器41 4產生糸統時脈訊號’並且將此訊號提供給電子系統 400中各個元件，例如處理器410及記憶體412。為了產生系統時脈訊號，時脈產生器41 4可能由任何系統所組成，例如傳統使用石英震盪器的定時裝置。 δ己憶體41 2為了後來的重新取得而儲存資訊。記憶體 41 2可以由任何適合的記憶體、記憶系統、或儲存裝置、系統所組成。例如，記憶體4 1 2可能由包含記憶體控制器、多冗憶晶片、和相關邏輯、電路的記憶次系統所組成。在此貫施例中’記憶體41 2由同步動態隨機存取記憶體am) 所組成，例如Micron Technology， Inc·現有的DDR SDRAM 。記憶體412包含一個去除偏移電路416。在此實施例中’去除偏移電路4 1 6被整合在SDRAM中，然而去除偏移電路416可以被整合進§己憶體412的其他元件中或以單獨電路來實現。去除偏移電路41 6根據本發明的不同目的傾向於同步化第一及第二個訊號。特別是去除偏移電路41 6可以被規劃為將内部的時脈訊號或資料訊號與外部的時脈訊號同步化’例如由時脈產生器41 4所產生的系統時脈訊號。去除偏移電路4 1 6也可以被規劃成將其他元件初始化，比方延遲鎖疋迴路。去除偏移電路41 6可以由任何適用的去除偏移電路

1291176 五、發明說明（6) 二組成，例如延遲鎖定迴路、鎖相迴路、同步鏡相延遲電 ^時脈同步延遲電路、任何其他去除偏移電路或是適用的電路組合。 “在此貝施例中，去除偏移電路41 6由一個時脈同步延遲電路所組成，或者稱之為測量控制延遲電路（measure_ controlled delay circuit)。例如在圖五中，時脈同步延遲電路500根據本發明的各種目的，由延遲監視電路51〇、測量延遲線512、中間元件（intermediate element) 514、可變延遲線516、以及操作控制電路（〇perati〇n control circuit) 518所組成。藉由測量與輸入緩衝器 520、輸出驅動器522、和/或任何其他相關的電路相關的延遲’適當地將時脈同步延遲電路50 0規劃為產生與輸入脈衝相互同步的輸出脈衝。並且根據測量到的延遲產的脈波以與輸入訊號一致。延遲監視電路51 G在初始輸入訊號會造成一個可選擇續時間的傳遞延遲（propagati〇ri delay)。這個可選擇的延遲可調整成任意希望的時間。在此實施例中，此延遲被選擇為與輸入緩衝器5 20 (dl)以及輸出驅動電路5 22 % 相關的延遲相仿。延遲監視電路5丨〇可以用任何合適來實現以產生希望的延遲（dl + d2)，例如使用一/ 驅動器及緩衝器電路。系列的

第10頁 1291176 五、發明說明（7) 在通過延遲監視電路5 1 〇之後，延遲的輸入訊號經由測星延遲線5 1 2傳遞。為了去除偏移的操作，適當地將測量延遲線51 2規劃成測量延遲時間。基於測量延遲線5丨2上測量到的延遲，時脈同步延遲電路5 0 〇產生與輸入訊號相互同步的輸出訊號。測量延遲線5 1 2可以用任何適合的方式測量此延遲’例如藉由傳遞此訊號經由一系列傳統的層級，每一層級與特定的延遲週期相關。例如，測量延遲線5丨2可由電阻的陣列（array 〇f resistors)、金屬線、一套的串聯一耦合反及閘（series-coupled NAND gates)及反相器、或是更複雜的邏輯閘延遲電路所組成。測量延遲線51 2根據測量到的延遲，適當地產生一個測量到的延遲訊號，並將之提供給可變延遲線5丨6。例如在此實施例中，測量延遲線51 2適當地測量延遲，並據以進行時間-數位轉換（time-to-digital conversion)以產生被測量到的延遲訊號，並提供測量到的延遲訊號給中間元件 5 1 4。此測量到的延遲訊號由數位的字適當地組成，這個字可直接或是間接地由測量延遲線5 1 2提供給可變延遲線 516 ° 在此實施例中，被測量到的延遲訊號是藉由中間元件 514傳遞給可變延遲線516。中間元件514儲存並/或緩衝被測量到的延遲訊號。中間元件5 1 4可由任何合適的中級元件所組成，用以從測量延遲線5 1 2傳遞被測量到的延遲訊號給

1291176

可變延遲線516，例此外’中間元件5 1 4 遲線5 1 2或可變延遲如邏輯閂、暫存器可以是單獨的元件線5 1 6兩者之·。、或是一個緩衝器。，或是整合在測量延 2實施例中’中間元件514是被規劃成接收並儲存數位子的母一位元以構成測量到的延遲訊號。例如，中間元件5 1 4可適當地由設定成儲存數位資訊的傳統捕捉暫存器 capture reg i ster)或邏輯閂所組成。中間元件5 i 4也可以被设定為一個移位暫存器，例如在時脈同步延遲電路5 〇〇初始化延遲鎖定迴路的應用中，或是在鏡相控制電路中假使去除偏移電路4 1 6是以同步鏡相延遲電路來實現，或任何其他適當的元件。

可變延遲線5 1 6從測量延遲線5 1 2接收測量到的延遲訊號，譬如經由中間元件5 1 4。可變延遲線5 1 6接著根據測量延遲訊號產生可變延遲訊號。舉例來說，可變延遲線5 1 6藉由產生與測量延遲訊號相關的可變延遲訊號，適當地進行數位-時間轉換（digital-to-time conversion)。如同測量延遲線5 1 2，可變延遲線5 1 6可以用任何合適的方法來實現，比方電阻的陣列、金屬線、一套的串聯-耦合反及閘反及閘和反相器、或是更複雜的邏輯閘延遲電路。可變延遲訊號提供給輸出驅動器522，從可變延遲線51 6適當地放大時脈訊號或資料訊號以散佈此去除偏移訊號。

第12頁 1291176 五、發明說明（9) =控制t路518控制著時脈同步㈣電路5〇〇各種目視判=°在任何適合的方式下’操作控制電路518可以被 ϋ =制時脈同步延遲電路5⑽任何所選擇的目的，例如二水J ;:'肖耗及/或雜訊，或偵測並且指示溢流的狀況。舉 Ιίί ’藉由㈣進人點310，操作控制電路W可以被規 j為產生任何所選的響應’包含節省功率及/或非溢流響未4控制電路5 1 8根據本發明的各種目的包含一組溢流哇。適當地設定本溢流電路可偵測是否溢流狀況已經發生。例如胃，溢流電路可以被規劃為偵測進入點（entry ^ 、疋否為一個在溢流電路操作範圍内的的訊號，並且 :適當的標準做出反應。溢流電路可以監視任何適當的 :k，以決定是否已經偵測到進入點。根據偵測到進入點 ^否’溢流電路也可以適當地控制像溢流旗標（〇verf low Uag)之類的溢流訊號。、>溢流電路可以規劃成為在選擇的時間範圍内監視所選 =Λ $。例如所選的時間範圍根據總持續能力或延遲線的 ς =操作範圍，適當地由延遲線512、516接收初始脈波開 ς延Τ 一段時間。假設在所選的時間範圍之内沒有偵測到、口 1點:η 〇 ’則代表延遲溢流狀況已經發生，並且溢流電路可k之調整溢流訊號。溢流訊號可被監視或被其他系統接枚’例如處理器41 〇，以辨認溢流狀況並加以反應。 1291176 五、發明說明（ίο) 舉例來說’在圖六中，溢流電路6丨2根據本發明的各種目的可以設定成監視測量延遲線5丨2並且產生溢流訊號 (overflow signal) 618，如果在測量訊號線上，進入點 3 1 0在最大的測量時間範圍内並未被偵測到。測量延遲線 5 1 2可以分副成數個區塊6 1 4 A - D。每一個區塊適當地由測量延遲線5 1 2的一層級或多層級所組成，並且包含狀態輸出及時脈輸入。根據6 1 4A-D中的任何相對應的一層級是否偵測到進入點310，狀態輸出設定成產生狀態訊號616A — D。進入點3 1 0可由輸入訊號中任何適當的特徵所組成。例如，在測量延遲線512的輸出中，第一個邏輯L〇w轉變成邏輯HIGH，適當地指示了進入點31 0。因此，經由測量延遲線5丨2，藉由監視6 1 4各個區塊中的狀態訊號6丨6，可以偵測得知成功地測量到延遲。狀態訊號6 1 6可以用在任何適合的方法中，並且由任何元件監視。例如，在此實施例中，狀態訊號6丨6提供給溢流電路6 1 2。經由測量延遲線5 1 2，溢流電路6 1 2根據任何適當的標準，可以被設定成對狀態訊號6丨6加以反應。在此實施例中’溢流電路6 1 2由各個區塊接收狀態訊號6 1 6以決定進入點是否已經被偵測到。溢流電路6丨2在所選的時間週期内-由測量延遲線5 1 2接收到延遲的脈波開始，根據測量延遲線5 1 2總持續能力而定的一段時間—可以被規劃成為監視狀態訊號6 1 6。假設在所選的時間範圍之内，狀態訊號6 i 6

第14頁 1291176

才曰示=有偵測到進入點3丨〇，則代表延遲溢流狀況已經發生，亚且溢流電路612可隨之調整溢流訊號618。溢流訊號 618可由其他系統監視，例如處理器41()，以辨認溢流狀況並加以反應。操元

、溢流電路612可規劃成與任何合適的訊號或元件協同作以偵測溢流狀況並產生溢流訊號618。例如，溢流電路 612在其他元件的輸出訊號中可以產生溢流訊號6]^。因此，並非提供一個單獨的溢流訊號618，而是整合進其他件的輸出訊號中。舉例來說，去除偏移電路416的中間元件514可以與、、兴流電路612協同操作以產生溢流訊號618。在圖八人中，〃 ^ 本發明的各種目的，中間元件可以包含一個暫存器，如χ 移位暫存器8 1 0，而且溢流電路6丨2可控制暫存器的輸出。中間元件適當地由多個514單元（ceU)所組成。移位新器810主要是儲存資訊之用，可由任意的電路所組成，^ 常用的移位暫存器。移位暫存器81〇適當地由 812所組成。少曰仔抑早7

溢流電路6 1 2適當地由一個填充電路所組成。填充電路可設定一個或多個暫存器單元812的内容成為所選的值，譬如邏輯HIGH。填充電路可以用任意合適的方式來實現以產生溢流訊號。例如偵測到溢流狀況時，填充電路可以設定

第15頁 1291176 五、發明說明（12) 成在特定的多暫存器單元812中儲存所選擇的值。在此貫施例中’填充電路由許多層級81 4以控制多個暫存器單元81 2的内容。每個填充電路級8 1 4適當地與相對應的暫存器單元812協同操作。同樣在圖8A中，移位暫存器^單元8 1 2耦合至範例填充電路中的層級81 4。移位暫存器單元 812包含一個’，右入” （RIGHT IN)輸入端與右側暫存器單元的輸出端相連接，以及一個”左入” （LEFT IN)的輸^端與左側暫存器單元的輸出端相連接。移位暫存器單元8丨2也包含一個測量延遲線輸入以接收由測量延遲線5丨2相對應層級的輸入。填充電路中的層級8 1 4適當地回應控制訊號（填充），以啟動填充電路中的層級8 1 4。當控制訊號被關閉 (deactivated)時，有兩個電晶體82〇及822會被關掉，於是將移位暫存Is單兀8 1 2與填充電路中的層級8丨4相隔離。當控制訊號開啟時，電晶體82〇及822會被,，右入,，輸入的邏輯HIGH之訊號開啟。因此，當偵測到邏輯^⑶訊號進入點並且被儲，，右側的暫存器單元8丨2中時，會驅使接下來的移位暫存器單元812的非反相輸出端變成邏輯HIGH，不論”右入左入”的輸入，或測量延遲線的輸入為何。邏輯HIGH的，出也提供給下一個左侧的移位暫存器單元812當作其’’右入”的輸入，因而使邏輯HIGH的值跨過暫存器單元 81 2傳遞到左側。

1291176

填充電的值，並產種填充電路位暫存器單輸入端連接如果前一個此移位暫存線輸入的值非反相輸出邏輯HIGH。暫存器單元跨過暫存器

路中的層級8 1 4可以用任何適當的方式儲存生一個希望的溢流訊號。例如在圖八B中，另王中的層級814由一個反及閘824所組成以取代移一 70812的其中一個反相器。反及閘824的第二個到右侧移位暫存器單元8丨2的反相輸入。於是，移位暫存器單元的非反相輸出端為邏輯L〇w疋則，單元812將選擇”右入"、”左入”、或測量延遲來儲存。然而，如果前一個移位暫存器單元的端為邏輯HIGH，則反及閘824的非反相輸出端為反相輸出的邏輯L〇w訊號也提供給下一級左側的作為其’’右入’’的輸入，因此邏輯HIGH的值可以單元81 2傳遞到左側去。填充電路中的層級814因此可以傳遞邏輯HIGH的值穿越 f位暫存态81 0中剩餘的暫存器單元8丨2。因此，填充電路 t的層級814對於確定最後一個移位暫存器單元812是否可才曰不溢流狀況有幫助。如果偵測到進入點3丨〇，邏輯H丨gh的值，遞給最後一個移位暫存器單元812。另一方面，如果在，田的操作範圍内沒有偵測到進入點3丨〇，溢流狀況產生，亚f =有的移位暫存器單元812包含邏輯L〇w的值。因此，在選定的週期結束時，藉由存取最後一個移位暫存器單元 81 2即可偵測出溢流狀況，比方藉由關係到整個測量延遲線 5 1 2延續時間的計時器的過期。如果最後一個移位暫存器單

第17頁 1291176 I、發明說明（14) "~ 元812包含一個邏輯HIGH的值，則代表偵測到進入點31〇 ; 反之則，又有偵測到進入點，並且產生溢流狀況。所以最後的移位暫存器單元812提供溢流訊號。操作控制電路5 1 8可規劃成任何適當的方式，以跨過中間元件H4傳遞所選擇的值。舉例來說，操作控制電路518 I以改變中間元件5 1 4的輸出而不改變中間元件51 4的内容。例如在圖九中，另一種實現填充電路814的方法由多個或閘所組成。每個或閘的第一個輸入連接到相對應的暫存器單=812的輸出，而第二個輸入連接到前一個或閘的輸出，這種设定之下’移位暫存器81 0根據偵測進入點3 1 〇直到第一個邏輯HIGH之前，由移位暫存器81〇的或閘輸出一直為邏輯LOW。當第一個邏輯ηIGH的值被置於移位暫存器 8 1 j目對應的或閘及每個緊接著的或閘的輸出在一個輸出ί了疋吟間（output settling time)之後也都被驅動為邏輯HIGH。於是，藉由在任何適當的時間僅僅存取最後的暫存器單元812就可以偵測到溢流狀況，比如當開始接收到輸入訊號經過夠長的時間，以超過測量延遲線5丨2最大的間0 操作控制電路5 1 8可以另一種方式來實現以達成類似的結果。舉例來說’在圖十中，填充電路8丨4可用反及閘和反相器來實現。每一個反及閘的第一個輸入端連接到相對的暫存裔單元812反相輸出，第二個輸入端藉由相對應的反

第18頁 1291176

五、發明說明（ly 才目器纺? 乂二個輸U f及閘的輸出相連接。最前端的反及閘的第下，如s連接到一個邏輯HIGH的訊號。在這種設定之 /5芬^ f圖九中或閘的設定，根據偵測進入點31 〇的結果， 81〇中甲#輸^為邏輯L〇W直到第一個邏輯111611存在暫存器。當第—個邏輯HIGH的值被存於暫存器81〇中，相對 :、及閘的輪出及填充電路814中每一個後反也切換到邏輯HIGH 〇 ^，作控制電路5 1 8可以設定成降低去除偏移電路41 6的功率消耗。舉例來說，操作控制電路5丨8可包含時脈選擇電路以選擇性地開啟或關閉提供給C S D電路5 0 0中元件的訊唬，比如測量延遲線5丨2、中間元件5丨4、和/或可變延遲線 516 °再次參考圖六，時脈選擇電路（cl〇ck selec1： circuit) 610的實施例與614各個區塊的狀態訊號616協同操作。例如，時脈選擇電路6丨〇回應狀態訊號6丨6以節省功率並/或降低雜訊。

在此貫施例中’當狀態訊號6 1 6指示偵測到進入點，時脈選擇電路61 0設定成關閉提供給一個或多個區塊6 1 4的時脈訊號6 2 0。時脈選擇電路61 〇適當地由一個包含對應到區塊614A-D的邏輯反及閘622A-D之邏輯系統所組成。每個反及閘622A-D接收時脈訊號6 2 0及相對應區塊614A-D的狀態訊號616A-D。閘622的輸出端連接到相對應區塊614A-D的時脈輸入。於是當狀態訊號為邏輯ΗI GH時，代表進入點未被區

第19頁 1291176 五、發明說明（16) 塊61 4A-D偵測到，時脈訊號620由閘622傳送給區塊61 4。當偵測到進入點，區塊6 1 4驅動狀態訊號為邏輯low，關閉提供給區塊6 1 4的時脈訊號6 2 0。時脈選擇電路610也適當地設定成與溢流電路612協同運作以控制CSD電路50 0的操作。舉例來說，根據從溢流電路6 1 2產生的訊號’時脈選擇電路6丨〇可設定成關閉提供給測量延遲線512的時脈訊號620。時脈選擇電路61〇可由擁有二輸入端邏輯反及閘6 2 2的邏輯系統組成以用於每個區塊 614。每個反及閘622接收系統時脈訊號62〇以及相對應區塊 6 1 4的狀悲訊號6 1 6，而閘6 2 2的輸出連接到相對應的區塊 614的時脈輸入。每個反及閘622的第三個輸入端接收由溢流電路6 1 2產生的時脈控制訊號6 2 4。時脈選擇電路61 〇可根據任何適當的準則做出回應。在此實施例中，溢流電路612適當地提供時脈給時脈選擇電路 610以在偵測到進入點的情況下關閉所選的614區塊。特別的是，溢流電路612監視由區塊614來的狀態訊號616，並在區塊614之其中一個偵測到進入點的情況下，驅動測量延遲讯唬線512上所有隨後的區塊614的時脈控制訊號624為邏輯 LOW。驅動時脈控制訊號624為邏輯L〇w將關閉提供給特定區塊614的時脈訊號620，因而降低每個相關的區塊614之功率消耗和雜訊的產生。

第20頁 1291176

五'發明說明（17) ^ ^ ^ ^ ^ t „416 ^ ,tJ „ „ . ^^.νΛ f"Jj*%€ii512^^^^614^ 偵測Γ入點310,去除偏移咖 ι /皿/瓜衹唬以私不亚未偵測到進入點3iq。同運n: j 5七：描述的去除偏移電路416與圖六協 =:ΐΠ時經緩衝器520 (步驟71〇)接收-輸 700 ^ _產生器114 ’可進行去除偏移程序此輸入汛娩傳送給延遲監視電路51〇，造成一個延Π2!7』2)❸傳遞延遲。延遲監視電路510產生的虎接者詖供給延遲測量線512以監測給進入點31〇的门j開始日守，汛號進入第一個區塊6 m (步驟了 14)。如，在特定的區塊中並未偵測到進入點310 (步驟716)，此訊號傳遞給下一個區塊61 4B (步驟718)。另一方面，如果區塊6&14中的任何層級210偵測到進入點31〇，區塊614將調^ 狀態訊號616以指示偵測到進入點31〇 (步驟72〇)。當狀能訊號6 1 6指示偵測到進入點3 1 〇，溢流電路612接收狀態訊號 6 1 6並根據任何適當的準則做出回應。例如，在此實^例& 中’溢流電路6 1 2調整溢流訊號6 1 8以指示產生溢流狀況 (步驟722)。此外，溢流電路612提供一訊號給時脈選擇電路610 ’適當地終結給測量延遲線512上後續區塊614的時脈訊號（步驟724)。然而，如果訊號完整地傳遞過測量延遲

1291176

j5田12、而=有谓測到進入點310 (步驟72 6 )，溢流電路612可溢流，fl 5虎6 1 8指示一溢流狀態（步驟728 )，例如藉定一溢流旗標。、旦如果偵測到進入點3 1 〇，測量延遲線5丨2可適當地根據測里到的延遲產生一測量延遲訊號，並將之提供給中間元件5 1 4。中間元件5丨4將測量到的延遲提供給可變延遲線 5^ 6可變延遲線5 1 Θ接著產生可變延遲訊號，並著根據測里延遲吼號做出一延遲。可變延遲訊號被放大並由輸出驅動電路522所散布。 —操作控制電路5 1 8根據本發明的各種不同目的，也可設定成降低由去除偏移電路41 6的其他元件消耗的功率及/或產生的雜訊。舉例來說，應用在偵測進入點3丨〇時，操作控制電路518可設定成終結可變延遲線516上的時脈訊號。操作控制電路5 1 8適當地連接到中間元件5丨4以接收測量延遲 Λ號並連接到可變延遲線5 1 6以控制提供給可變延遲線 5 1 6的時脈訊號。在圖十一中’可變延遲線5丨6適當地由多層級所組成以產生所需的延遲。可變延遲線516的每一層級可由慣用的延遲級11 0 8所組成，比方一對反及閘丨丨丨〇及丨丨丨2。第〆级反及閘111 0的第一個輸入端連接到前一級丨丨〇8以接收傳遞中的可邊延遲訊號，而第二個輸入端連接到時脈選擇電路

第22頁 1291176 五、發明說明（19) 610。時脈選擇電路610根據所選的準則提供時脈訊號給第一個反及閘1110。層級1108的第二個反及閘1112的第一個輸入端連接到第一個反及閘111 〇的輸出端。第二個反及閘 1112也適當地包含一第二輸入端連接到中間元件514相對庫部分的反相輸出，例如相對應的移位暫存器81〇的暫存器單元812之反相輸出。時脈訊號可根據任何適當的準則提供給第一個反及閘 111 0，例如在偵測到進入點3 1 〇時終結供給第一個反及閘 111 0的時脈。在此實施例中，如果相對應的暫存器單元 8 12C包含一邏輯HIGH的值，而且前一個暫存器單元8 12B包含一邏輯LOW的值，則代表偵測到進入點31〇。在此實施例中，時脈選擇電路6 1 0由多個反及閘丨丨丨6所組成，於是每個反及閘111 6的輸出連接到可變延遲級相對應的第一個反及閘mo。每個時脈選擇電路610中反及閘1116的第一個輸入端連接到系統時脈訊號，例如由時脈產生器4丨4而來。每個時脈選擇電路610中反及閘11 16的第二及第三輸入端分別連接到移位暫存器8 1 0相對應的層級，與中間元件5 1 4前一層級的反相輸出端。在這種設定下，只有可變延遲線5丨6上與進入點3 1 0相關聯的層級被開啟，以初始化可變延遲訊號。因此’時脈訊號只提供給可變延遲線5 1 6上與進入點3 1 〇相關聯的層級。提供給後續各級的時脈訊號被終結。在各種實作中，中間元件5 1 4、操作控制電路5 1 8，和/

第23頁 1291176 五、發明說明（20) 或可變延遲線5 1 6可能需要穩定日车和/或適當的命令針對值作調整：：提供的訊號中，中間元件514包含移位G哭:〇如/圖十-的實施例有的層級的變換都被終結。二入點31〇之後所 %从A - /u .,、 …、而，當遇到左移命令時，隨後的位疋（blt)可能因為缺乏正確的預設條件 (precondition)，於是在輸出的造成一工作週期錯誤（duty-cycle err〇r)。& lng 6 以ίϊ偏！電路416可被設定來補救此-潛在的問題。例，圖十一的時脈選擇訊號610可以重新規割，選ί電路610中反及間1116的第三個輸入端連接到的早兀則，個移位暫存器單元的81〇反相輸出。在這種 =疋，下，接著進入點310的可變延遲線516將接收時脈訊號以提供預設條件給延遲級。當發生左移命令時，可變延 ^線516將擁有適當的預設條件，而不會產生工作週期錯一 ^黍明乃麥考各種較佳實施例而進行描述。然而，對各實施例可進行改變與修改而不脫離本發明的範圍。這些與其他的改變或修改將被包含在本發明的範圍内，如附加的聲明中所示。 Μ 第24頁 1291176 圖式簡單說明五、【圖示簡單說明】藉由細察說明書與申請專利範圍中所描述之非限定的實施例，本發明中附加的目的十分顯而易見，並且與附圖一致，其中相同的數字標示相同的元件。圖一為傳統的時脈同步延遲（C S D) 電路；圖二為傳統測量延遲電路；圖三為傳統暫存器；

圖四為本發明根據各種不同目的之電子系統方塊圖；圖五為同步延遲電路範例之方塊圖；圖六為操作控制電路範例之電路與方塊圖；圖七為操作過程範例之流程圖；圖八A-B為填充電路範例之電路圖；圖九為另一種填充電路範例之電路圖；圖十為另一種填充電路範例之電路圖；圖Η--為時脈選擇電路範例之電路圖；圖十二為其他時脈選擇電路範例之電路圖；

圖中所描繪的元件為了簡單與清楚說明，不必然按照比例。例如，為了增進對本發明實施例之瞭解，圖中的某些元件尺寸相較於其他元件可能被誇大。圖示元件符號說明 100 時脈同步延遲電路 102 輸入緩衝級 104 延遲監視電路 106 閂

第25頁 1291176 圖式簡單說明 108 可變延遲線 110 測量延遲線 112 驅動電路 210 層級 212 反及閘 214 反相器 400 電子系統 410 處理器 412 記憶體 414 時脈產生器 416 去除偏移電路 500 時脈同步延遲電路 510 延遲監視電路 512 測量延遲線 514 中間元件 516 可變延遲線 518 操作控制電路 520 輸入緩衝器 522 驅動器 610 時脈選擇電路 612 溢流電路 614 區塊 616 狀態訊號 618 溢流訊號 620 時脈訊號 622 反及閘 624 時脈控制訊號 810 移位暫存器 812 暫存器單元 814 填充電路級 820 ^ 822 電晶體 824 反及閘 1108 延遲級 1110 、111 2 反及閘 1116 反及閘 t

第26頁

Claims

1291176 S6·7 20 __案號92Π5969_年月日修正

六、申請專利範圍 1 · 一種記憶體，包含：一延遲測量電路，用以接收一輸入訊號及產生一同步訊號，該延遲測量電路包含：一測量延遲線，用以在該輸入訊號中測量一延遲，並根據該輸入訊號中之該延遲產生該測量延遲訊號；一可變延遲線，用以接收該測量延遲訊號，並根據該測量延遲訊號產生一同步訊號；一操作控制電路，用以接收該測量延遲訊號，並至少執行以下其中之一：（a)偵測該測量延遲訊號中之一溢流狀況且根據偵測該溢流狀況調整一溢流訊號，以及（b)在該測量延遲訊號中偵測一進入點並根據該進入點之偵測終結一訊號。 2·如申請專利範圍第1項所述之記憶體，其中：該測量延遲線包含多於一層級；以及該操作控制電路包含多於一層級，其中：每一操作控制電路層级連接至一相對應測里延遲線層級，並接收該測量延遲訊號之至少一部伤，該複數個操作控制電絡層級之一為一最後層級；以及該最後層級根據該溢流狀況之該偵測產生一溢流訊號。 3·如申請專利範圍第2項所述之記憶體，其中該操作控制

4S&W0308TW-MTI -替換頁·072007

27頁六'申請專利範圍電路用以在該溢流狀況之該侦測中儲存一送擇訊號於該最後層級中。〖作控制至該可變丨量延遲以及溢流訊號〖作控制該偵測，一時脈選手脈選擇訊號中之時脈訊號 4.如申請專利範圍第2項所述之記憶體，其中邊< 電路根據該溢流狀況之該彳貞測，提供一選擇輸出延遲線。 5 ·如申請專利範圍第1項所述之記憶體，&其中^亥現線用以於該進入點之該偵測中產生一狀態訊號，該操作控制電路用以接收該狀態訊號，並調整該以回應該狀態訊號。 6 ·如申請專利範圍第1項所述之記憶體，其中該掮電路包含一時脈選擇電路，用以根據該進入點之終結一時脈訊號至該延遲測量電路之一選擇部分 7 ·如申請專利範圍第6項所述之記憶體，其中：該延遲測量電路包含多於一輸出級，以及該時脈選擇電路包含多於一控制級，其中每擇電路控制級連接至一相對應輸出級。 8·如申請專利範圍第6項所述之記憶體，其中該日電路用以接收該測量延遲訊號，偵測該測量延遲該進入點，以及根據該進1點之該偵測，終結該

1291176 案號 92115QRQ 六、申請專利範圍至該延遲測量電路之該選擇部分 7· 20 曰正 9 · 一種具有去除偏移電路之記憶體，包含·· 一延遲監視電路，用以產生一 -初始輸入訊號；產生延遲輸入訊號，以回應測量延遲線，連接至該延遲監視電路，用以接收該延遲輸入訊號，並根據該延遲輸入訊號，產生一訊號； ' # 一中間元件，連接至該測量延遲線，用以接收該測量延遲訊號；一一可變延遲線，連接至該中間元件，用以透過該中間元件接收該測量延遲訊號；以及一操作控制電路，連接至至少該測量延遲線、$中元件及該可變延遲線其中之一，用以偵測該測量延=ς 中之一進入點，包含·· 冗一溢流電路，用以根據該進入點之一偵測决a 訊號；以及 /皿▲ 一時脈選擇電路’用以根據該進入點之該偵測，故社一時脈訊號至至少該测量延遲線、該中間元件 :μ 遲線其中之一的一選擇部分。 ^可虼延 1 〇 ·如申請專利範圍第9項所述之具有去除偏移電路其中：態該測量延遲線用以於該進入點之該偵測中產一 ---- 4S&W0308TW - ΜΤI - - 072007. p t c .1291176 案號 92U5969 ^ 7. 20 年月日修正六、申請專利範圍訊號；以及該溢流電路用以接收該狀態訊號，並調整該溢流訊號以回應該狀態訊號。 ~ 1 1 ·如申請專利範圍第9項所述之具有去除偏移電路之吃體，其中·· ° ^ 該中間元件包含多於一層級；以及提供之一輸出訊號該溢流訊號包含由該複數個中間元件層級其中之 12·如申請專利範圍第9項所述之具有去除偏移電路〜吕體，其中該溢流電路用以儲存一選擇訊號於提供 G 號之該中間元件層級。 /、μ抑出訊如申請專利範圍第9項所述之具有去除偏移體’其中該操作控制電路係用以：之冗憶從該中間元件接收複數個輸出訊號；以及遲線根據該進人點之該㈣，提供—選擇輪出至該可變延 :二申中請專利範圍第9項所述之具有去除偏移電路之記憶，可變延遲線包含多於，層級；以及該操作控制電路係用以：伽〇3〇請41丁1 -替換頁·072〇〇7 ptc 第30頁 96. 7. 20 车月日修正 1291176 -----tl^i2U5969 六、申請專利範圍根據該進入點之該偵測，提供一第一選擇輸出至該複數個可變延遲線層級之一第一組，以及一第二選擇輸出至該複數個可變延遲線層級之一第二組。 1 5·如申請專利範圍第9項所述之具有去除偏移電路之記憶體，其中： "亥’益流電路用以在該測量延遲訊號中之該進入點之該夂測呀^產生一時脈控制訊號；以及 ^該時脈選擇電路用以根據該時脈控制訊號，終結該時 Λ號至至少該測量延遲線、該中間元件及該可變延遲線中之一的該選擇部分。 16 士由上主 • σ甲請專利範圍第9項所述之具有去除偏移電路之記憶體，其中：至少該測量延遲線、該中間元件及該可變延遲線其中之一包含多於一輸出級；以及 ρ 忒¥脈選擇電路包含多於一控制層級，其中每一時脈 ^擇電路控制層級連接至一相對應輪出級。 U·如申請專利範圍第9項所述之具有去除偏移電路之記憶旦，其中該時脈選擇電路用以來自該中間元件之接收該測里延遲訊號、偵測該测量延遲訊號中之該進入點，以及根據該進入點之該偵測，終結該時脈訊號至該可變延遲線之该選擇部分。

4S&W0308TW-MTI-替換頁-072007.ptc 第31頁 1291176 案號 9211596Q 96. 7. 20 修正屋月曰六、申請專利範圍 1 8 · —種電子系統，包含：一處理器； -時脈產生器’連接至該處理器，用以產生一脈訊號；一記憶體，連接至該處理器及該時脈產生器，包含一去除偏移電路’其中該去除偏移電路包含：一延遲測$電路，用以接收該時脈訊號及一延遲輸入訊號，並產生一測量延遲訊號，以及一具有一元件之操作控制電路，用以至少執行以下功能之其中之一（a )在該測量延遲訊號中偵測一溢流狀況並調整一溢流訊號’以及（b)偵測該測量延遲訊號中之一進入點並終結该時脈訊號至該元件·，其中該延遲測量電路包含一測量延遲線，用以在該進入點之該偵測中產生一狀態訊號；以及該操作控制電路用以接收該狀態訊號，並根據該狀態訊號調整該溢流訊號。 1 9 ·如申請專利範圍第丨8項所述之電子系統，其中該操作控制電路係用以：接收來自該延遲測量電路之複數個輸出訊號；以及根據該溢流狀況之該偵測，提供包含該溢流訊號之一選擇訊號。 2 0 ·如申請專利範圍第1 8項所述之電子系統，其中：

4S&W0308TW-MTI-替換頁 • 072007.ptc 第32頁 1291176 96.7.2〇 --- ----案號 921〗Fi%Q__^_反 B 魅---- 六、申請專利範圍該延遲測量電路包含一具有多於一層級之可變延遲線；以及該操作控制電路用以根據該進入點之該偵測，提供一第一選擇輸出至該可變延遲線層級之一第一組，並提供一第二選擇輸出至該可變延遲線層級之一第二組。 2 1 ·如申請專利範圍第1 8項所述之電子系統，其中：

該延遲測量電路包含多於一輪出級；以及該操作控制電路包含多於一控制級，其中每一操作控制電路控制級連接至一相對應輸出級。 2 2 · —種電子系統，包含：一處理器；一時脈產生器，連接至該處理器，用以產生一脈訊號；一記憶體，連接至該處理器及該時脈產生器，包含一去除偏移電路’其中該去除偏移電路包含：

^ 一延遲測量電路，用以接收該時脈訊號及一延遲輸入訊號，並產生一測量延遲訊號；以及具有一元件之操作控制電路，用以至少執行以下功能之其中之一（a)在該測量延遲訊號中偵測一溢流狀況並調整了溢流汛唬，以及（b)偵測該測量延遲訊號中之一進入點並終結該時脈訊號至該元件；其中該記憶體包含一具有多於一層級之中間元件；以及該溢流信號包含該中間元件層

1291176 ^ tfi 9211RQRQ 六、申請專利範圍級其中之一提供之年曰輸出訊號。包路用以儲存一選擇訊號於提供該輪其中該溢、、衣層級。銳之該Φ M < 7L件 23·如申請專利範圍第22項所述之電 ^ ^ -........ 系统，鞔之該中間 24. —種去除偏移電路，連接至一元件，延遲訊號，其中該去除偏移電路用以執用以接收—蜊一· 订至少丨”〜里 • u下其中之於該測量延遲訊號中偵測一溢流狀况流狀況調整一溢流訊號；以及 ’且根據偵測該遂偵測該測量延遲訊號之一進入點，廿時脈至該元件迷終結訊號 2 5 ·如申請專利範圍第2 4項所述之去除偏移電一溢流電路，用以在該進入點之該偵测中〜、路’更包含號。錦一溢流訊 2 6 ·如申請專利範圍第2 5項所述之去除偏移電路溢流電路用以根據該進入點之該偵測，產味 ’其中該組。生一資料選擇 27.如申請專利範圍第25項所述之去除偏移電路，於包含一具有多於一層級之延遽線及一具有多1· 更至少疋之中 ΟΠ 早

4S&W0308TW - MTI -替換頁· 072007. p t c 1291176 96· 7· 20 案號 921159fi9_年月 __修正_ 六、申請專利範圍間元件其中之一，其中：該溢流訊號包含至少該延遲線及該中間元件其中之一之一最後級之一輸出；以及該溢流電路用以在該進入點之該偵測中，從至少該延遲線及該令間元件其中之一之該最後級中產生一選擇輸出。 2 8 · —種同步一第一訊號至一第二訊號之方法，包含：測量該第一訊號及該第二訊號間之一延遲；根據該測量延遲產生一測量延遲訊號；偵測該測量延遲訊號中之一溢流狀況，其中包含為了一進入點，監視該測量延遲訊號一段選擇期間；以及當偵測到該溢流狀況時，調整一溢流訊號，其中當偵測到該溢流狀況時，調整該溢流訊號包含若在該選擇期間未在該測量延遲訊號中彳貞測到該進入點’則生成該溢流訊號。 2 9 ·如申請專利範圍第2 8項所述之方法，其中偵測該測量延遲訊號中之該溢流狀況包含存取該測量延遲訊號之一最後部分。 30·如申請專利範圍第29項所述之方法，其中當偵測到該溢流狀況時’調整該溢流訊號包含提供一來自該測量延遲訊號中之該最後部分之選擇值。

第35頁 4S&W0308TW- MTI -替換頁-072007. p t c 1291176 96 7 20 _案號92115969_年月曰修正_ 六、申請專利範圍 31 β如申請專利範圍第28項所述之方法，更包含根據該測量延遲訊號，終結一輸入訊號。 3 2.如申請專利範圍第31項所述之方法，其中根據該測量延遲訊號，終結該輸入訊號包含：監視該測量延遲訊號一個進入點；以及在該進入點之一偵測中終結該輸入訊號。 3 3. —種同步一第一訊號至一第二訊號之方法，包含：測量該第一訊號及該第二訊號間之一延遲；根據該測量延遲產生一測量延遲訊號；偵測該測量延遲訊號中之一溢流狀況；以及當偵測到該溢流狀況時，調整一溢流訊號根據該測量延遲訊號終結一輸入訊號。 3 4.如申請專利範圍第33項所述之方法，其中根據該測量延遲訊號終結該輸入訊號包含：監視該測量延遲訊號一個進入點；以及在該進入點之一偵測中終結該輸入訊號。

4S&W0308TW- ΜΤΙ -替換頁-072007. p t c 第36頁 1291176 齡；7>^日修(妁正替換頁

一摺知)

210A 210B 210C 210D

至閂; 圖二(習知)