TWI286838B - MRAM cell with reduced write current - Google Patents

Description

1286838 【發明所屬之技術領域】 本發明係有關於一種半導體元件，特別是有關於一種 磁阻性隨機存取記憶體元件及其製造方法。 【先前技術】 磁性Ik機存取記憶體（magnetic rand〇m access memory，MRAM)單元經常是由磁穿隧接面（magnetic tunnel junct麵’ MTJ)單元所組成，而MTJ單元則至少包含三個 基本璺層··自由鐵磁性層，絕緣性穿隧障壁層，以及固定 鐵磁性層。自由鐵磁性層之磁矩於外部磁場中可自由轉 動，但固定鐵磁性層之磁矩則否。固定鐵磁性層可包括鐵 磁丨生材貝及反鐵磁性材質，該反鐵磁性掛質用以固定該鐵 磁性材質之磁矩。穿隧障壁則為形成於固定鐵磁性層與自 由鐵磁性層之間的一極薄的絕緣層。’ 為了讀取MTJ單元中所儲存之資料狀態，可施加一定 電流(constant current)流過該MTJ單元。由於磁阻值會根據 MTJ單兀儲存之狀態而改變，可偵測跨越該MTJ單元兩端 之壓降。若欲窝入或改變該MTJ單元儲存之狀態，則可施 加強度足以完全轉換自由鐵磁性層之磁矩方向的外部磁 場。 一般的MTJ單元通常是運用穿隧磁阻效應(tunneling magneto-resistance effect)。穿隨磁阻效應讓磁性疊層順著 所受之外部磁場而改變其磁矩方向。由於利用了穿隧磁阻 0503-A31460TWF/Yuan 4 1286838 —硃鏖'可改變MTJ罩开+ 由声了:喊$發阻。所謂的磁阻為電对 田層、牙隧障壁、固定層 與自由；之磁妬古易程度的量測值。當固定層 最相W「平行」時，MTJ 且 取小。而當固定層與自由爲 時，贿元件之磁阻最大:之磁矩方向相反或「不平行」 (較短般而言包括―垂直於自由層之難磁化軸 窵入綠F 馬入線:當欲改變自由層之磁化方向時，則於 :。二入一電流’以便產生足夠強度之磁場影響自由 :二、而於所有寫人線與自由層之難磁化軸的相對方向 了將自由層之磁化方向作最A程度之改變，寫入線 认伸方向必須與自由層之難磁化軸的方向相平行。因 此’於寫人線上亦必須引人最大程度之電流。 【發明内容】 為了達成上述目的，本發明至少於一實施例中提出一 種MRA^[單70，包括一 MRAM堆疊及一用以傳輸該 MRAM單元之寫入電流的導線，該導線自該腿細堆疊 之易磁化軸偏移一銳角。本發明亦提供一種mram單元， 其包括（1)一 MRAM堆疊，含有易磁化轴及第一與第二端 點，（2)—電極’鄰接於該MRAM堆疊，用以傳輸電流， 該電流方向自該MRAM堆疊之易磁化軸偏移一銳角；（3) 一第一電晶體，偶接至第一端點；（4)一第二電晶體，搞接 至第二端點，其中僅有一窝入線驅動該MRAM單元之寫入 動作0 0503-A31460TWF/Yuan 5 1286838 法，盆中禮古一命 〜… 二、 頁舄入線用以驅動該MRAM單元之寫入動 作，該方法包括於鄰接於一 MRAM堆疊處形成一電極，以 便使抓I該電極之電流的方向自該mram堆疊的易磁化 車由，私銳角角度。該方法亦包括形成-1禺接至該MRAM 堆宜之第一端點的第一電晶體，以及形成一耦接至該 MRAM堆疊之—第二端點的第二電晶體。 、本發明亦於另—實施例中介紹-種積體電路元件，包 括才夂數之MRAM單兀，其中每一該等複數之嫌AM單元 白；有#磁化軸及-電極，其中逐過該電極之電流方向 自該MIUM堆豐之易礙化軸偏移—銳角角度，而每一該等 複數之MRAM單元僅古 ^ ^ ^ ^ 皇有一與其對應之寫入線用以驅動該 MRAM單元之寫入動作。 础中 曰—乍該積體電路元件亦包括複數之第 一電晶體’每一第一電曰触士上六 电明體耦接至對應於每一該等複數之 MRAM單元的第一端點； ^ ^ Μ及複數之第二電晶體，每一第 二電晶體輕接至對應於每—兮望〜#毛曰日版母弟 二端點。 該4锼數之MRAM單元的第 【實施方式】 下述將提出許多實施例或 施情形下的不同功能。為了 列以達成本發明於各式實 或配置之特定範例。這些矿^化本發明，下述將描述組件 本發明之限定。此外·，，僅用以舉例說明，而並非對 本發明將 字與字母；這是為了說明並 於各式範例中重複述及數 間化範例，而該等數字與字母 0503-Α31460T\VF/Yuan 1286838 並許用來表示务式實施例或其組態之間的麗係。另外下述 會述及第一特徵物形成於第二特徵物之上的情形，這可包 括第一特徵物與第二特徵物直接接觸的實施情況，亦可包 括有其他特徵物生成並穿插於第一特徵物與第二特徵物之 間，以致於第一特徵物與第二特徵物不直接接觸之實施情 況。 ' i考弟1圖’此為根據本發明實施例之積體電路％的 方塊圖。積體電路50包括記憶單元陣列52，其經由介面 55受陣列邏輯電路54所控制。陣列邏輯電路54可包括各 式遴輯電路，例如行列解碼器、感測放大器，而介面55可 包括至數條位元線、閘極線（gate lines)、數位線（digit lines)、控制線(c〇ntr〇1 Unes)、字元線、及其他連接記憶單 =陣列52與陣列邏輯電路54之通訊線路。雖然於此處此 荨1_訊線路被稱為位元線或字元線，而於本發明之不同應 用層面中亦可能使用不同之通訊線路。該積體電路更包括 諸如^十數态、计時器、處理器之其他邏輯電路56、以及諸 如缓衝器、驅動電路之輸入/输出電路58。 參考第2 .圖，此為第丨圖之記憶單元陣列52所包含的 複數之磁阻性隨機存取記憶（magnetic rancJ〇m access memory ’ MRAM)單元60。各MRAM單元6〇的結構不需 要兀全相同，但為了說明之故，此處將各MRAM單元之結 構視為由 至數個磁穿隧接面（magnetic tunneling junction’MTJ)tg件62以及一至數個開關元件料所組成。 MTJ兀件62之各式實施型態將於下述作進一步之討論，而 0503-A31460TWF/Yuan 7 1286838 負 •麗麗義件孓親孟屬蠢龜盒氧半導體(M〇S)電晶體、 極體、及雙極性電晶體σ記憶單元60可儲存1、2、3、4 或更多個位元，但為了進一步舉例說明，下述將討論儲存 2位元之組態。此外，本發明可應用於不同阻值變化率 ratio)之單一或雙重接面之歐；元件，後者可包含4種磁阻 變化值。不同的阻值變化率可增進偵測至少4種磁阻變化 值之能力’以及讓單一元件中儲存至少兩位元。 _ MRAM單元包括3個端點，分別為第一端點66、 第一端點68、第三端點7〇。舉例來說，第一端點66可連 接至一至數條位元線，且於讀取動作時輸出電壓至該等位 元線上。弟一端點68被接至一至數條字元線，該字元線能 啟動記憶單元60之讀寫動作。第三端點70類似於控制線， 例如閘極線或寫入線，且該端點能產生電流以提供磁場， 以便改變該磁穿隧接面（MTJ)元件62之狀態。我們必須了 解位元線、字元線、控制線及其他訊號線的配置可隨不同 ❿的電路設計而異，而此處僅為說明之用而提供一範例。 參考第3圖，此處所示為依據本發明實施例之 單元300的至少局部之立體圖。MRAM單元300之構成成 分顯不於笫3圖中’包括通過MRAM堆疊305之宜λ 、馬入線 310 〇 MRAM推疊305包括位於寫入線310附近或鄰接於 寫入線310之自由層320、鄰接於自由層320之穿隨障辟 層325、以及鄰接於穿隧障壁層325之固定層33〇,其中二 固定層330遠離寫入線310。然而，於其他的實施型能中μ 固定層.330可位於寫入線310之附近或鄰接於寫入線 0503-A31460TWF/Yuan 8 1286838 Μ —vijjo之遠端（亦即自由 層330之位置可互換）。MRAM堆疊3Q5有固定 其又可被稱為易磁化軸。寫入線31〇亦有—轴線^ 360 ’ 寫入線之軸350與MRAM堆疊之易磁化軸36〇相值夕 -角度340，該角度介於取舰堆疊3〇5與寫入線3 = 者邊緣的投影區域之間。偏移角度34〇為介於〇至卯声A 銳角。亦即，偏移角度既非〇度亦非9Q度。於—實施$ 中，偏移角度340介於45度至90度之間。於另一 ♦ /士、 態中’偏移角度介於15度至75度之間。於又另一二= 態中，偏移角度340约為45度。 ^ 參考第4圖，此處所示為第·3圖中之 的另一實施例之局部立體圖，此處以MRAM單元4〇〇稱 之。MRAM單元400大致與MRAM單元3〇〇相似，同= 包含寫入線310與MRAM堆疊305，其中寫入線之軸35〇 與MRAM堆登之易磁化軸36〇相偏移一角度34〇。然而， •於第4圖之實施例中，MRAM堆疊305位於寫入線31〇上 方，與第3圖中之寫入線310位於MRAM堆疊305上方之 狀況相反。如同第3圖之MRAM單元300，MRAM單元 400之寫入線310可鄰接於或位於固定層33〇或自由層320 的附近。換句話說，第3圖與第4圖說明，寫入線310可 位於MRAM堆疊305之上方或下方（上下方是以基材作為 參考基準，而寫入線310與MRAM堆疊305位於基材之 上），而固定層330可位於自由層320之上方或下方。 參考第5圖，圖中所示為第3圖中之MRAM單元300 〇503-A31460TWF/Yuan 9 1286838 * 一魏一實應敦態表氮面圖\ 第5圖中所示，寫入線310可包含塊材導體（bulk conductor)520 與披覆層（cladding layer)530。 固定層330可包括鐵磁性材質，其中之磁偶極 (magnetic dipole)與磁矩被磁場所固定。舉例來說，於鄰接 或鄰近於固定層處可包含一反鐵磁性層或反鐵磁性交換 層。於一實施型態中，固定層330包括了 NiFe、NiFeCo、 馨CoFe、Fe、Co、Ni、上述材質之化合物或合金、或其他鐵 磁性材質。固定層330亦可包括複數之疊層。舉例來說， 固定層330可包括Ru製分隔層（spacer layer)穿插於二至數 個鐵磁性層之間。於是，固定層33Ό可為或包括複合反鐵 磁性層（synthetic anti-ferromagnetic layer)。固定層可由化學 氣象沉積法(CVD)、電漿輔助化學氣相沉積(PECVD)、原子 層沈積（atomic layer deposition，ALD)、物理氣相沈積 (PVD)、電化學沉積（electro-chemical deposition)、分子操 ⑩ 作(molecular manipulation)、及/或其他製程所形成。 穿隧障壁 325 可包括 SiOx、SiNx、SiOxNy、ΑΙΟχ、 TaOx、TiOx、AINx、或其他非導電性材質。於一實施型態 中，穿隧障壁325可由CVD、PECVD、ALD、PVD、電化 學沉積、分子操作、及/或其他製程所形成。穿隧障壁325 可將固定層330與自由層320分隔並使兩者間電絕緣，亦 可能與其他疊層共同穿插於固定層330與自由層320之間。 自由層320可大致於組成成分及製造過程方面與固定 層330相類似。舉例來說，自由層320可包括NiFe、 0503-A31460TWF/Yuan 10 1286838 或其他鐵磁性材質，而其可由CVD、pECVD、ALD、pvD、 電化學沉積、分子操作、及/或其他製程所形成。然而，自 由層320可能不會鄰接於反鐵磁性材質，因此自由層32〇 之磁矩不會被固定。舉例來說，自由層32〇中之磁偶極可 沿著超過一個之方向而排列。於一實施型態中，自由層32〇 包含複數之疊層，例如Ru製分隔層，其可穿插於2至數個 鐵磁性層之間。因此，自由層32〇可為或包括複合反鐵磁 性層。 如上所述’自由層320與固定層330相對於穿隧障壁 325之位置可互換。舉例來說，MRAM堆疊3〇5可包括位 於基材302之上的自由層32〇、位於自由層32〇之上的穿 '隧障壁層325、位於穿隧障壁層325之上的固定層33〇，其 位置與第5圖中之實施型態相反。 基材302之材質可包括矽、砷化鎵、氮化鎵、張力矽 φ 晶、矽化鍺、碳化矽、碳化物、鑽石、及/或其他材質。於 一實施型態中，基材302包括矽絕緣層（SOI， silicon-on-insulator)基材，例如藍寶石矽（Siiiccm on sapphire) 基材、應變絕緣鍺（silicon germanium on insulator)基材、或 其他包括於絕緣層上磊晶之半導體層的基材。基材302亦 可包括全空乏之矽絕緣層基材，其包含一厚度在5nm至釣 200nm之範圍的作用層（active layer)。基材302亦可包括空 氣間隙（air gap) ’例如形成於空氣隙上覆砂(silicon on nothing, SON)結構中之空氣間隙。此外，除了圖中所示的 0503-A31460TWF/Yuan 11 1286838 一疊層碎外之特徵_亦可室插於基材30:2與固定層330之〕 間，例如一至數個導電特徵物或介電層。 寫入線310可為於記憶單元陣列中或其他積體電路中 導電之位元線、字元線、編程線、或數位線，而寫入線31〇 可包括塊材導體（bulk conductor)520與披覆層（cladding layer)530。塊材導體 520 可藉 CVD、PECVD、ALD、PVD、 電化學沉積、分子操作、及/或其他製程所形成，而塊材導 體可包括Cu、Al、Ag、Au、W、上述材質之金屬或化合物、 或其他材質。塊材導體520亦可包括由Ti、Ta、TiN、TaN、 WN、SiC或其他材質所組成的擴散阻礙層（barrier iayer)。 圍繞著塊材導體之主體周圍的為披覆層530。舉例來 說，於圖中的實施型態下，塊材導體520有4個邊界面， 而披覆層530包覆了塊材導體520周圍4面中的3面。於 其他實施型態中，披覆層530大致包圍住塊材導體520的 周邊。 披覆層530大致於組成成分及製造過程方面與自由層 320相類似。舉例來說，自由層320可包括NiFe、NiFeCo、 CoFe、Fe、Co、Ni、.上述材質之合金或化合物、或其他鐵 磁性材質，而其可由CVD、PECVD、ALD、PVD、電化學 沉積、分子操作、及/或其他製程所形成。 參考第6圖，顯示的為本發明實施例之星狀曲線 (asteroid curve)610。一般而言，對應於MRAM單元之星狀 曲線可表示當施加電流至MRAM單元時所產生的磁場強 度。上述磁場可由流經連接至或穿過MRAM單元之位元 0503-A31460TWF/Yuan 12 1286838 m 基羞^'邊秦巍“線的電流所產·生。於 易磁化軸平行於圖中之又轴。當表示所施加之磁 末端延伸超出星狀曲線時，便可能發生磁化& (magnetization reversaI)現象。因此若施加於败_ w和 磁場方向大致平行於MRAM單元之易磁化輛日:= 電晶體+-廳單元(2T1MTJ)之組態中，磁化反轉所 磁場強度可以向量620表示。 而之 然而，若施加於MRAM單元之磁場不與mra 之易磁化歡方向平行，如第3圖及第4圖之實施例所 磁化反轉所需之磁場強度可減低。例如第6圖中之向旦 630。因此施加磁場與罐倾單元易魏的 二 可降低磁化反轉所需之磁場強度。於向量㈣所表示2 施型態中，偏移角度約為衫声，鈥 Λ 於本發明之範相。.度然而其他的偏移角度仍位 此外，縮減磁化反轉所需之磁場強度可讓所施加磁場 的幅度降低，亦因此減低了產生該磁場所需的電流。因此 可減低產生磁化反轉所需之低限磁場強度。此外，於 2Τ舰組態中亦可運用上述寫入線與應歲單元易磁化 轴之間的偏移角，以使鄰近之MRAM單元及導線不會受到 干擾。P此ϋ帛偏移肖度崎低寫碌線磁場及 電流之方 法不會對附近之MRAM單元產生干擾。 爹考第7圖’此處所示為依據本發明實施例之積體電 路700的電路圖。積體電路7〇0包括複數之MRAM單元 710a 710d其中部分之該等mram單元大致類似於第 〇503-A31460TWF/Yuan 13 1286838 鵠 Μ —It 中包括MRAM堆疊，其中該筹MRAM堆疊之第一端點分 別為720a_720d、第二端點分別為730a-730d、穿插於兩端 點中之疊層為740a-740d。每一第一端點720a-720d可為或 包括自由層，而每一第二端點730a-730d可為或包括固定 層。另外，每一第一端點720a-720d亦可為或包括固定層， 而此時每一第二端點730a-730d亦可為或包括自由層。於 每一此等實施型態中，自由層與固定層可包括複合反鐵磁 性層。穿插於兩者間之疊層740a-740d可為或包括一至數 個穿隧障壁層。 積體電路元件700可包括位元線與反向位元線 750a-750d、字元線與反向字元線760a-760d，以連接該等 MRAM單元710a-710d。舉例來說，於圖中之實施例中， 位元線750a將MRAM單元710a、710c之第一端點720a、 720c連接起來。一至數條位元線與反向位元線750a_750d 鲁 以及字元線與反向字元線760a-760d可如同上述之實施例 般以相差一偏移角度之方向通過對應的MRAM單元 710a-710d 〇 積體電路元件700可包括電晶體770a-770d與電晶體 780a_780d。積體電路元件700可為或包括2T1MTJ組態之 元件，其中MRAM單元710a-710d可包括2個電晶體（一個 為 770a-770d，另一個為 780a-780d)以及一 MRAM 堆疊。 舉例來說，MRAM單元710a包括耦接介於第二端點730a 與反向位元線750b之間的電晶體770a，其中該第一電晶 〇503-A31460TWF/Yuan 14 1286838 Μ .體770a:之閘極耦接至惠元線76〇a;亦包括耦接介於第一端 點720a與反向位元線75〇b之間的電晶體乃如，其中該電 晶體780a之閘極耦接至反向字元線76〇b。於一實施型態 中’對MRAM單元7l〇a進行「寫入」之步驟包括選取反 向字元線760b、於位元線75〇a上施加寫入電流、將反向 位元線750b接地。同樣地，對MRAM單元7l〇a進行「讀 取」之步驟包括選取字元線760a、於位元線75〇a上施加讀 取電流、將反向位元線75〇b接地、並偵測位元線75如上 的電壓。當然，一至數條其他位元線與字元線，甚至此處 未提及之其他内連線，可於進行寫入或讀取動作時接地。 參考第δ圖，此處所示為依據本發明另一實施例之 MRAM單元800的截面圖，其中MRA1V[單元8〇〇可能運 用於第7圖之積體電路700之中。MRAM單元8〇〇包括通 過或鄰近於MRAM堆疊805下方(於其他實施型態中亦可 為上方)之電極810。MRAM堆疊805包括反鐵磁性或其他 籲用於固定之疊層820、亦包括於疊層820之上的固定層 830。於固定層830之上為氧化|呂材質或其他穿隧障壁層 840，而於穿隧障壁層840之上為自由層850。電極860位 於自由層850之上，而電極860透過介層窗870與外部電 路相連接。另一介層窗880與電植810相連接，而另一介 層窗890亦與電極810相連接但往與介層窗880相反之方 向延伸。 參考第9圖，此處所緣為第8圖中之MRAM單元800 之平面圖。MRAM堆疊805之易磁化軸8〇7自電極8丨〇之 0503-A31460TWF/Yuan 15 1286838 钟养灵1H毯工角驗‘。偏移角度:8:9S之範圍自35度至 55度。舉例來說，於所繪出之實施型態中，偏移角度895 約為45度，而於其他實施型態中，偏移角度895之範圍可 自35度至55度。第9圖亦將MRAM堆疊805繪為大致為 橢圓之外型，此與之前討論的實施例中將MRAM堆疊繪為 多邊形不相同。當然，MRAM堆疊805亦可以有不同於此 處所示之橢圓或多邊形之外型。 於是，本發明於一實施例中介紹一種MRAM單元’包 m —括MRAM堆疊，其含有第一與第二端點及一易磁化軸，其 中第一導線耦接至該第一端點。第二導線經由第一電晶體 耦接至該第一端點，並經由第二電晶體耦接至該第二端 點。第三導線竊接至第一電晶體之第一閘極，第四導線耦 接至第二電晶體之第二閘極。至少第一與第二導線其中之 一自MRAM堆疊之一磁化軸偏斜一範圍自35度至55度間 的角度。於一實施型態下，該偏移角度約為45度。 ^ 本發明亦於一實施例中介紹一積體電路元件，包含複 數之MRAM單元，其中每一 MRAM單元包括第一及第二 端點與一易磁化轴。第一導體耦接至該等複數之MRAM單 元的第一端點。第二導線經由部分複數之第一電晶體耦接 至部分複數之MRAM單元的第一端點。第二導線亦經由部 分複數之第二電晶體耦接至部分複數之MRAM單元的第 二端點。第三導線耦接至部分複數之第一電晶體的第一閘 極。第四導線耦接至部分複數之第二電晶體的第二閘極。 第一、第二導線至少其中之一自MRAM堆疊之易磁化軸偏 0503-A31460TWF/Yuan 16 1286838 '羞一範之角度。 。.5严. 本發明亦於一實施例中提出一種MRAM單元，包括一 MRAM堆疊及一用以傳輸該MRAM單元之寫入電流的導 線，該導線自該MRAM堆疊之易磁化轴偏移一銳角。本發 明亦提供一種MRAM單元，其包括（1)一 MRAM堆疊，含 有易磁化轴及第一與第二端點；（2)—電極，鄰接於該 MRAM堆疊，用以傳輸電流，該電流方向自該MRAM堆 疊之易磁化軸偏移一銳角，· (3)—第一電晶體，耦接至第一 —端點；（4)一第二電晶體，耦接至第二端點，其中僅有一寫 入線驅動該MRAM單元之寫入動作。 本發明亦於實施例中提出一種形成MRAM單元的方 法，其中僅有一寫入線用以驅動該MRAM單元之寫入動 作，該方法包括於鄰接於一 MRAM堆疊處形成一電極，以 便使流經該電極之電流的方向自該MRAM堆豐的易磁化 轴偏移一銳角角度。該方法亦包括形成一耦接至談MRAM _ 堆疊之一第一端點的第一電晶體，以及形成一耦接至該 MRAM堆疊之一第二端點的第二電晶體。 本發明亦於另一實施例中介紹一種積體電路元件，包 括複數之MRAM單元，其中每一該等複數之MRAM單元 皆含有一易磁化軸及一電極，其中通過該電極之電流方向 自該MRAM堆疊之易磁化轴偏移一銳角角度，而每一該等 複數之MRAM單元僅有一與其對應之寫入線用以驅動該 MRAM單元之寫入動作。該積體電路元件亦包括複數之第 一電晶體，每一第一電晶體耦接至對應於每一該等複數之 0503-A31460TWFAruan 17 1286838 爲_si墓矣德麗=魏識:一 二電晶體耦接至對應於每一該等複數之MRAM單元的第 •-—端點。 上述已描述了本發明數實施例之功能。熟習此項技術 者應明瞭，他們可用本發明作為設計或修改其他製程或結 構之基礎，以達到與本文所介紹之實施例相同的目的或便 利性。熟習此項技術者亦應明暸，上述之等值結構物並未 超越本發明之精神與範疇，即使熟習此項技術者作出各種 型式之修改、替換或改變，只要仍符合本發明之精神，便 仍然屬於本發明之保護範疇。

0503-A31460TWF/Yuan 18 1286838 :【顧:麵通1 第 一 圖為包含依據本發明之記憶單元陣列的積體電路 元件的實施例之區塊圖； 一第2圖為依據本發明運用於第丨圖之記憶單元陣列中 的元憶單元之實施例之區塊圖; 第3圖為依據本發明實施例之MR AM單元的局部立體 圖 立 路 第4圖為依據本發明另一實施例之MRAM單元的局部 :圖； 第5圖為第3圖中之MRAM單元的截面圖； 第6圖為用以說明本發明之星狀曲線(asteroid curve); 第7圖為依據本發明實施例構造之積體電路元件的電 弟8圖為可運用於第7圖中之積體電路元件的&己憶 70之實施例的截面圖； 為第8圖中之記憶單元的不面圖。 第9圖 【主要元件符號說明】 50〜積體電路； 54〜陣列邏輯電路； 56〜其他邏輯電路； 60〜MRAM單元； 64〜開關元件; 記憶單元陣列； 55—介面； 58-輸入/輸出電路； 62-MTJ 元件； 66、68、70〜第一、二、三端點； 0503-A31460TWF/Yuan 19 1286838 300、鋪 305〜MRAM堆疊； 310〜寫入線; 325〜穿隧障壁層； 340〜偏移角度； 360〜易磁化軸； 530〜披覆層； 320〜自由層； 330〜固定層； 350〜寫入線之軸線； 520〜塊材導體； 302〜基材； 610〜星狀曲線（asteroid curve); 700〜積體電路； 71(^_710(1〜]\4&人]\4單元; 720a_720d〜MRAM堆疊之第一端點（自由層）； 730a-730d〜MRAM堆疊之第二端點（固定層）； 740a-740d〜穿隧障壁層； 750a-750d〜位元線與反向位元線； 760a-760d〜字元線與反向字元線； 770a-770d、780a-780d〜電晶體； 800〜MRAM單元； 805〜MRAM堆疊； 807〜MRAM堆疊805之易磁化軸； 810、860〜電極， 820〜反鐵磁性疊層； 840〜穿隧障壁層; 870、880、890〜介層窗 815〜電極810之軸線; 830〜固定層； 850〜自由層； 895〜偏移肖度。 0503-A31460TWF/Yuan 20

Claims (1)

1286838 '十、申請專利範園： 1.一種磁性隨機存取記憶體（magnetic random access memory，MRAM)單元，包括·· 一磁性隨機存取記憶堆疊，其有一易磁化軸；以及 一導線，用以傳送關於該磁性隨機存取記憶體單元之 一寫入電流，該寫入電流之方向為自該磁性隨機存取記憶 堆疊之易磁化軸偏移一銳角角度。 _ 2·如申請專利範圍第丨項所述之磁性隨機存取記憶體 早元，其中該導線為驅動寫入動作之唯一線路。 3·如申請專利範圍第1項所述之磁性隨機存取記憶體 單元’其中一第一電晶體輕接至該磁性隨機存取記憶堆疊 之弟^點，而一弟二電晶體编接至該磁性隨機存取記憶 雄疊之第二端點。 . i 4· 一種磁性隨機存取記憶體（magnetic rand⑽ memory，MRAM)單元，包括： § 一磁性隨機存取記憶堆疊，其有一易磁化軸、一第一 端點、與一第二端點； 一電極，鄰接於該磁性隨機存取記憶堆疊，用以傳送 電，L ’該電流之方向為自該磁性隨機存取記憶堆疊之易 磁化軸偏移一銳角角度； 一第一電晶體，耦接至該第一端點；以及 一第二電晶體，耦接至該第二端點； 其中僅有一寫入線驅動該磁性隨機存取記慎體單元之 寫入動作。 " 0503-A31460TWF/Yuan 1286838 象- # 5·如申請專利範圍第4項所述之磁性隨機存取記憶體 單70 ’其中該銳角角度介於約35度至約55度之間。 ^ 6·如申請專利範圍第4項所述之磁性隨機存取記憶體 單元，其中该磁性隨機存取記憶堆疊包括_固定層 '一自 由層以及牙插於该固定層與該自由層間之一穿隧障壁層。 〇 7.如申請專利範圍第6項所述之磁性隨機存取記憶體 單元，其中該自由層包括複數之疊層。 _抑Λ如申請專利範圍第6項所述之磁性隨機存取記憶體 單元，其中該固定層包括複數之疊層。 抑9·如申請專利範圍第4項所述之磁性隨機存取記憶體 單凡，其中該第一端點與該第二端點中的一端點至少非直 接地耦接至一固定層與一自由層中的一疊層，而該第一端 點與该第二端點中的另一端點至少非直接地耦接至該固〜 層與該自由層中的另一疊層。 疋 10·如申請專利範圍第4項所述之磁性隨機存取記憮 單π，其中該電極用於對該磁性隨機存取記憶體單元進 讀取或寫入，該讀取或寫入方式為藉著在相對於該磁性 機存取記憶堆疊之該易磁化軸偏移該銳角角度之方 導該電流。 11 ·如申請專利範圍第4項所述之磁性隨機存取記情 單元，其中該磁性隨機存取記憶體單元包括局部之2 ^ 體_1磁穿隧接面元件(2T1MTJ)之組態。 ' 12·如申請專利範圍第4項所述之磁性隨機存取， 單元，更包括： ° 0503-A31460TWF/Yuan 22 1286838 一第 ^ ΛΑ 夺綠，耦接至該第一端點；以及 i_ —i_fc ' 、 、,矿丄〜導線’經由該第一電晶體輕接至該第一端點， 亚經由該筮-% ^ 電晶體耦接至該第二端點； 其中該鲎、、 隨機存取:—導線與該第二導線中的至少一條自該磁性 尤憶堆疊之易磁化轴偏移一銳角角度。 13 ·如争—主 %專利範圍第12項所述之磁性隨機存取記憶 體早兀，复由= 痒夕道^/、至少該第一導線與該第二導線中該條偏移角 度·^ ^線包 材導體声 —塊材導體(bulk conductor)層以及位於該塊 14 —主體周圍的一磁性披覆層（cladding layer) 〇 以 於鄰成磁性隨機存取記憶體單元的方法’包括·· 便使流經該磁=隨機存取記憶堆疊處形成一電極， 的易磁化軸^ ^之電流的方向自該磁性隨機存取記憶堆 其 移一銳角角度； 形或一第一雷日 之一第一山琶日日體’耦接至該磁性隨機存取記憶堆疊 乐一、點；以及 形成一第二雷日 —电曰曰體，耦接至該磁性隨機存取記憶堆疊 之一弟二端點；且 其中僅有一官入# m 一 咼八綠用以驅動談磁性隨機存取記憶體單 兀之寫入動作0 干 15·如申明專利範圍帛14項所述之形成磁性隨機存取 記憶體單元的方法，其中該銳角角度約為45度。 …16·^#專利㈣第14項所述之形成磁性隨機存取 體單福方法，其巾形成該雜賴存取記憶堆疊 步驟包括： 0503-A31460TWF/Yuan 23 1286838 形成一自由層，包括複數之疊層； 形成一穿隧障壁層，鄰接於該自由層·以及 之叠^成—固定層，鄰接於該穿畴^’，其中包括複數 17·如申請專利範圍第14項所 記憶體單元的紐，更包括·· ㊉成磁性隨機存取 形成-第-導線，減至該第一端點；以及 形成-第二導線，經由該第—電晶體輕接至該第一端 點，亚經由該第二電晶體耦接至該第二端點； ριϊΐ該第一導線與該第二導線至少其中之-自該磁性 蚁機存取記憶堆疊之易磁化轴偏移一銳角角产。 體早70的方法，其中該第一導線與該第二導線至少其 中之一包括一塊材導體(bulk conductor)層以及位於該塊材 導體層之主體周圍的一磁性披覆層（cladding。 19·一種積體電路元件，包括： 複數之磁性隨機存取記憶體單元，其中每—該等複數 之磁性隨機存取記憶體單元皆含有一易磁化軸及一電極， 其中通過該電極之電流方向自該磁性隨機存取記憶堆疊之 易磁化軸偏移一銳角角度，而每一該等複數之磁性隨機存 取記憶體單元财-與其對狀寫人線用㈣動該磁性隨 機存取記憶體單元之寫入動作； 稷數之第一電晶體’每一第一電晶體麵接至對應於每 一該等複數之雜隨機麵誠體單元㈣—端點；以及 0503-A31460TWF/Yuan 24 1286838 1 複數之第二電晶體，每一第二電晶體耦接至對應於每 一該等複數之磁性隨機存取記憶體單元的苐二端點。 20·如申請專利範圍第19項所述之積體電路元件，其 中該銳角角度約為45度。

0503-A31460TWF/Yuan 25