TWI285963B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI285963B
TWI285963B TW092112698A TW92112698A TWI285963B TW I285963 B TWI285963 B TW I285963B TW 092112698 A TW092112698 A TW 092112698A TW 92112698 A TW92112698 A TW 92112698A TW I285963 B TWI285963 B TW I285963B
Authority
TW
Taiwan
Prior art keywords
layer
sigec
emitter
base
content
Prior art date
Application number
TW092112698A
Other languages
English (en)
Other versions
TW200406069A (en
Inventor
Teruhito Ohnishi
Koichiro Yuki
Shigeki Sawada
Keiichiro Shimizu
Koichi Hasegawa
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200406069A publication Critical patent/TW200406069A/zh
Application granted granted Critical
Publication of TWI285963B publication Critical patent/TWI285963B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7378Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

1285963 玖、發明說明: 【發明所屬—之技術領域】 本發明相關半導體裝置,尤其相關於一碳鍺化矽(SiGeC) 異雙極電晶體(SiGeC-HBT),其成分由化學式表示為 Si!-x-yGexCy(以下簡稱為 SiGeC)。 【先前技術】 近年來,由於日常生活中廣泛使用諸如行動電話及無線 區域網路(LAN)等無線通信設備,對高頻1(:的需求日益增加 。傳統上’能在高頻區域操作的半導體裝置如不用高成本 複合半導體處理科技實難以裝配,因此,若可使用矽處理 來裝配此類半導體裝置,就成本及整合而言將極為有利。 在眾夕不同半導體裝置中’用於無線通信的類比放大電路 尤其需要雙極電極體,而因此正積極尋見一能以高頻低耗 電操作的雙極電晶體。 在此點上,一異雙極電晶體(SiGeC-HBT)近來已成為適於 達成此類能以高頻操作的低耗能雙極電極體的手段,其中 使用磊晶生長-一 SiGe:C晶體的技術而形成該異雙極電晶體 之核心基極層。因為藉此類技術形成的基極層可具有極小 寬度(其造成基極層傳輸時間r f的減少),而令SiGeC-HBT 已改良南頻特性。 圖7(a)以剖面圖式意說明一習用siGeC-HBT的示範結構 ’而圖7(b)說明其射極/基極薄片部分中Ge含量、c含量及 雜質濃度的剖析資料。 如圖7(a)所示,該SiGeC_H]BT包括一 Si基板101、一 Si蟲 84869 1285963 晶生長層102、深溝隔離103、一淺溝隔離i〇4、一埋藏式n+ 層105,及一 SIC(自行校準植入式集極)層1〇6。藉由磊晶生 長而在Si基板101上形成Si磊晶生長層1〇2 ;經過Si磊晶生長 層102以達到Si基板101的部分而形成環繞一 HBT區域的深 溝隔離103 ;在Si蟲晶生長層102的一部分中形成淺溝隔離 104。橫過Si基板101與Si磊晶生長層1〇2間的邊界形成含η 型雜質(諸如高濃度的珅(As))的埋藏式Ν+層105 ;藉由在Si 磊晶生長層102中植入η型雜質(諸如磷(p))的離子而形成與 埋藏式Ν+層105接觸的SIC層106。在SIC層106上,在一集極 層(位於Si磊晶生長層102之内)上形成一射極/基極薄片部 分120,其藉由堆疊SiGeC及Si層而得到。 如圖7(a)右上方的放大圖所示,射極/基極薄片部分12〇 包括一 SiGeC間隔層121、一 SiGeC核心基極層122、一 Si帽 罩層123,及一射極層125。在Si磊晶生長層1〇2(集極層)上 磊晶生長SiGeC間隔層121 ;在SiGeC間隔層121上磊晶生長 含高濃度硼的SiGeC核心基極層122 ;在SiGeC核心基極層 122上磊晶生—長Si帽罩層123 ;藉由在Si帽罩層123中摻入η 型雜質(諸如磷(Ρ))而形成射極層125。 此外,在射極/基極薄片部分120上,在侧邊設置一外部 基極層111,並在射極/基極薄片部分12〇上設置一絕緣層η3 及一射極112。絕緣層113環繞該射極的一開口,而射極112 由絕緣層113環繞,並在射極的開口與射極層125接觸。射 極112由含高濃度η型雜質(如磷的多晶矽所構成,藉由 高熱處理將存在射極112中的磷(ρ)擴散至si帽罩層123中而 84869 1285963 形成射極層125。此外,一集極壁層107及射極112兩者的上 半部分別為砂化層107a及112a。 圖7(a)所示SiGeC-HBT結構為一習用SiGeC-HBT範例,已 揭示或能應用的SiGeC-HBT所具有的結構有別於圖7(a)所 示的結構,通常SiGeC-HBT仍然具有如圖7(a)右上方所示的 射極/基極薄片部分120。 圖7(b)說明SiGeC-HBT中射極/基極薄片部分(如圖7(a)右 上方所示)的特定結構範例,IEEE IEDM 98論文,名稱為 “無Epi井,單多晶矽科技中的Si/siGe:c異質接合雙極電晶 體”(半導體物理機構(IHP)的D· Knoll及其他十人提出),其 第703頁述及該範例。 在圖7(b)中,橫座標代表由Si帽罩層123的上表面算起的 深度,縱座標代表Ge含量(由實線表示)、c含量(由虛線表 示)及B(硼)濃度(由點虛線表示),其中用以表示硼濃度的單 位(原子/cm3)不同於表示Ge及C含量的單位(〇/〇)。 如圖7(b)所示,Ge含量剖析圖說明Ge含量在SiGeC間隔層 121中大體上Γ不變(約25%),而在SiGeC核心基極層122中遞 變,明確地說,在SiGeC核心基極層122中,Ge含量在接觸 SiGeC間隔層121的末端部分與在SiGeC間隔層121中相同( 約25%),並在接觸Si帽罩層123的末端部分與在Si帽罩層 123中相同(0%)。C含量剖析圖說明c含量在SiGeC間隔層 121及SiGeC核心基極層122中以低位準(約〇」%)保持不變。 圖8以能帶圖說明具有圖7(b)所示結構的SiGeC-HBT中, 該圖表以通過射極/基極接合的縱切面加以說明,當 84869 1285963
SiGeC-HBT操作時,將相關於射極層125為正向的電壓施至 SiGeC核心基極層122,藉此,射極層125的電位相對地增加 ,並如圖8所示,電子e在一傳導帶Ec(從射極層125經由 SiGeC核心基極層122朝向SiGeC間隔層121 (然後朝向集極 層))中通過,此時,因SiGeC核心基極層122具有漸升的成 分而有的漸升電位,使電子可在siGec核心基極層122以較 快速度通過。 通常’在一 si層上磊晶生長一 siGe層時,因Ge原子比si 原子具有較大的晶格常數,而在SiGe層中造成較大的張力 。在此張力之下,SiGe層的能帶隙Eg變成小於Si層的能帶 隙,明確地說,SiGe層的能帶隙在常態下成分中每百分比 Ge約減少7.5meV。為利用此特性,在SiGe_HB1^,核心基 極層中的含量朝集極側漸漸增加,藉此遞變Ge剖析面。^ 剖析面遞變,以便核心基極層中的&含量朝集極側漸漸增 加時,傳導能帶Ee的電位由射極側朝向集極側的方向漸漸 降低。因此,經過基極的電子能加速,以便快速到達集極 ,造成裝置操作速度的增加。此外,核心基極層含&的事 實使能帶隙EV變小。藉此,即使施至核心基極層的電壓 幸乂低亦有大里集極電流Ic流動。另外,由於不規則接面造 成<價電子帶偏移,而使基極電流“相對降低,因此,電流 增jhFE增加。結果,即使核心基極層中增加雜質(諸如刪) 的/辰度,電流增盈hFE也不會降低太多,因此,將電流增益 hFE保持在高位準,即可減少基極電阻。以上所述即以^異 雙極電晶體(SiGe-HBT)的基本優勢。 另一方面,ϋ由使核心基極層含碳(c)以形成一 84869 -10 - 1285963 心基極層的優點如下:在基極層摻雜硼的npn雙極電晶體中 ’存在的問題為SiGe核心基極層的硼擴散將形成增加基極 笔阻’或放大基極寬的結果,而導致基極中電子移動時間 加長。因熱處理期間發生由熱增強處理(TED)所導致的硼擴 散’而例如,難以使基極寬度不大於20 nm。然而仍絕對需 要此類熱處理以活化由植入法所導入的雜質,及將射極雜 貝k多晶矽驅動至帽罩層。此外,為使基極寬變小,必須 使雜質濃度是高的,俾防止擊穿及減少基極電阻,明確地 說,使基極寬不大於20 nm,例如需要使硼濃度不低於i χ 1 〇 原子 /cm3。 硼擴散可藉由使SiGe層含碳(〇而加以控制,藉此,即使 在貝知熱處理之後’ SiGeC核心基極層的形成仍容許將高濃 度调限制在小寬度基極中,已發現碳在含量約不大於〇ι% 時可有效率地表現。換言之,可在SiGeC核心、基極層中控制 硼擴散,作為可將SiGeC核心基極層中的8濃度保 準的結果。 有關於萷述期刊文永中的範例,由於核心基極層 22。妷約10原子/01113(約01%),而可減少基極寬,俾便 ,短基極傳輸時間rF,藉此容許高速操作。例如,可達成 阿速&作致能65 GHz的截止頻率fT及約9G GHz 振頻率fmax。 惟前述期刊文章中所揭示 SiGeC-HBT亦有以下缺點。 具射極/基極薄片部分的習用 對大邵分電路(諸如用於無線通信設備中的差動放 叩)而。包含在電路中的多個HBT間,電流增益hFE(p) 中的變動必須是小的 二 ; 疋j的惟W述習用SiGeC-HBT中,難以充 84869 -11 - 1285963 分地減少電流增益hFE中的變動,電流增益hpE即集電流1與 基極電流Ib間的比例。由UHV-CVD或類似磊晶生長過程形 成射極/基極薄片部分之後,在該射極/基極薄片部分上沈積 一多晶矽膜(作為射極)之前,先清理該薄片部分的表面。此 清理過程之後,或正在一 CVD室以高溫生長多晶珍時,在 蟲晶生長層(即射極/基極薄片部分)的表面形成不良的二氧 化碎(Si〇2)層(原生氧化膜)。在射極/基極薄片部分的&帽罩 層與射極間的介面形成的原生氧化膜,其厚度的不一致造 成形成射極時擴散的變動,原生氧化膜本身形成的電洞位 障,及其他的不一致,而此類不一致的存在在基極電流“ 中k成大變動’結果成為電流增益hFE中變動的主要原因。 此外,由於電洞位障(導致電流增益hFE中的增加)而減少 基極電>jfL Ib ’已知此一電流增益hpE中的增加導致射極與集 極間的崩潰電壓BVCE0降低,因此在習用HBT中射極與集極 間的崩潰電壓BVCE0可降低。 此外,可料想到SiGeC核心基極層中具有高C含量的區域 ’藉由碳的存-在通常來說皆會產生陷肼地點,當此類陷陈 地點數目增加時,早期電壓即降低。 【發明内容】 因此本發明的目的係在功能為包括射極/基極薄片部分 的SiGeC-HBT的半導體裝置中,在壓抑早期電壓降低的同 時’亦壓抑電流增益中的變動,其由原生氧化膜厚度不一 所造成。 一創新半導體裝置包括:一功能為集極層之Si層,及一 84869 -12- 1285963 半導體層,其形成於該矽層上並功能為射極層及基極層, 其中該半導體層包括··一核心基極層,其成分表示為 Sii-xi-yiGexlCyl(其中 〇<xl<l,〇.〇〇3$yl<l),及一間隔 層’其形成於該核心基極層之下並與該層接觸,其成分表 示為 Sii-x2-y2Gex2Cy2(其中 0<x2<l,0$y2Syl)。 利用此創新半導體裝置,可減少由於此類基極中電流增 加而引起基極電流中的變動,及不受原生氧化膜影響,同 時可壓抑早期電壓的降低。由於hFE的變動性主要為基極電 流變動造成的結果,因此減少基極電流變動即可使hFE的一 致性獲得改良,同時基極電流的大小增加可導致hFE減少, 必然導致BVceo增加。 核心基極層中的碳(C)比例yl最好不大於0 015。 當此創新半導體裝置尚包括一射極(在該半導體層上形 成並由多晶矽所構成)時,即使在該半導體層與多晶矽構成 的射極間的介面上所形成原生氧化膜厚度不一,亦可降低 電流增益中的變動。 該半導體層-最好尚包括一 Si帽罩層,並最好在該以帽罩層 中形成一射極層。 該間隔層成分中C比例y2不大於0.007時,可將該半導體 的早期電壓維持在超過10。 【實施方式】 (第一實例)
SiGeC-HBT的結構 圖1(a)根據本發明的第一實例以剖面圖式意說明一 84869 •13- 1285963
SiGeC-HBT的示範結構,而圖1(b)說明一射極/基極薄片部 分中鍺(Ge)含量、碳(C)含量及雜質濃度的剖析圖。 如圖1(a)所示,此實例的SiGeC-HBT包括一 Si基板1、一 Si羞晶生長層2、深溝隔離3、一淺溝隔離4、一埋藏式層 5,一 SIC(自行校準植入式集極)層6及一集極側壁7。藉由 蠢晶生長而在Si基板1上形成Si蟲晶生長層2;橫過Si暴晶生 -長層2與Si基板1間的邊界而形成深溝隔離3 ;在Si磊晶生長 . 層2中形成淺溝隔離4。橫過Si基板1與Si磊晶生長層2間的邊 · 界形成含高濃度η型雜質(諸如坤(As))的埋藏式N+層5 ;藉由 在Si磊晶生長層2中植入η型雜質(諸如磷(p))的離子而形成 , 與埋藏式Ν+層5接觸的SIC層6。在SIC層6上,在一集極層 (位於Si磊晶生長層2之内)上形成一射極/基極薄片部分2〇 ,其藉由使SiGeC層及Si層成薄片而得到。此SiGeC-HBT的 示意結構為眾所習知。 以下將根據此實例說明此SiGeC-HBT的特性,如圖i(a) 右上方的放大圖所示,射極/基極薄片部分20包括一 SiGeC · 間隔層2卜二SiGeC核心基極層22、一SiGe帽罩廣23及一射 極層25。在Si磊晶生長層2(集極層)上磊晶生長SiGec間隔層 ^ 21 ;在SiGeC間隔層21上悬晶生長含高濃度硼的SiGeC核心 基極層22 ;在SiGeC核心基極層22上磊晶生長Si帽罩層23 ; 藉由引入一 η型雜質(例如在Si帽罩層23中引入磷(P))而形 成射極層25。 圖1(b)說明圖1(a)右上方所示SiGeC-HBT中射極/基極薄 片部分20的特定結構範例’在圖1(b)中,橫座標代表由Si 84869 -14· 1285963 巾目罩層23的上表面算起的深度,縱座標代表Ge含量(由實線 表不)、C含量(由虛線表示)&B(硼)濃度(由點虛線表示), 其中用以表不硼濃度的單位(原子/cm3)不同於表示Ge&c 含量的單位(%)。 如圖1(b)所示,Ge含量剖析圖說明Ge含量在SiGeC間隔層 21中大體上保持不變(約25。/。),而在SiGeC核心基極層22中 遞’交,明確地說,在SiGeC核心基極層22中,Ge含量在接 觸SiGeC間隔層21的末端部分相同於在SiGeC間隔層21中 者(此實例中約為25%),而在接觸si帽罩層23的末端部分為 〇% °。含量剖析圖說明與習用SiGeC-HBT的SiGeC核心基極 層相比,C含量在SiGeC核心基極層22中以較高位準保持不 變(約0.8%)的同時,C含量在siGeC間隔層21中係在低位準 保持不變(0.2%)。 如上述’本發明的特性在於射極/基極薄片部分20中,在 SiGeC核心基極層22中的C含量是高的,並將SiGeC間隔層 21中的C含量衆定成低sSiGeC核心基極層22中者。 換言之,已知SiGeC核心基極層22的成分表示為 Sii-xi-yiGexlCyl ’及SiGeC間隔層21的成分表示為 s i 1-x2-y2Gex2Cy2時’保持以下條件: 0<xl < 1,〇.〇〇3<yl<l 0<χ2<1,y2S yl 稍後將說明其基礎。 此外,如同於習用SiGeC-HBT中,在射極/基極薄片部分 84869 -15- 1285963 20上,在侧邊設置一外部基極層丨〗,並在射極/基極薄片部 刀2〇上叹置一絕緣層13及一射極12。絕緣層丨3環繞該射極 的開口,射極12由絕緣層13環繞並在射極的開口與射極層 25接觸。射極12由含高濃度n型雜質(如磷(p))的多晶矽所構 成,藉由高熱處理將存在射極12中的磷擴散至si帽罩層 23中而形成射極層25。此外,集極側壁層7及射極12兩者的 上半邵分別為碎化層7a及12a。 製造SiGeC-HBT的處理步驟 圖2(a)至2(c)以剖面圖說明製造此SiGeC_HBT實例的處 理步驟。 圖2(a)所示處理步驟中,將一n型雜質(諸如砷(As))的離子 以冋;辰度植入邵分Si基板1中,藉此形成該埋藏式N+層5, 然後在孩Si基板上磊晶生長一 Si結晶以形成&磊晶生長層2 。之後,在Si磊晶生長層2中形成淺溝,然後將一些淺溝形 成深溝,其穿透Si磊晶生長層2而延伸入“基板丨,在此之後 ,氧化深溝的側表面並以多晶矽填補深溝,藉此形成深溝 隔離3。未形成深構的淺溝部分則填上一氧化膜,藉此形成 淺溝隔離4,之後為藉由降低集極電阻而得到制動遞變集極 剖析圖以增加裝置效能,藉由植入磷(p)離子而在以磊晶生 長層2中形成SIC層6。 後續地’在圖2(b)所示處理步驟中,藉由uhv-CVD在Si 磊晶生長層2上形成厚度25 nm的SiGeC間隔層21、厚度20 nm的SiGeC核心基極層22及厚度30 nm的si帽罩層23。 SiGeC間隔層21由Ge(25%含量)、c(0.2%含量)及Si(佔有其 84869 • 16 - 1285963 餘部分)所構成;SiGeC核心基極層22(以14><1〇19原子/cm3 的;辰度摻雜翎(B))由Ge(其含量由鄰近間隔層的25%遞變成 鄰近帽罩層的〇%)、c(其百分比為〇·8%)及Si(其百分比為其 餘部分)所構成,換言之,形成圖右上方所示的射極/基 極薄片邵分2〇。此外,磊晶生長siGec層時,在射極/基極 薄片邵分20上亦同時在側邊形成外部基極層丨丄。 請注意,當包含於SiGeC核心基極層22的碳並非〇·8%濃度 而是不低於0.3%的濃度時,碳在某種程度上可有效作用。 然後,如圖2(c)所示處理步驟中,在基板上沈積一多晶矽 膜(約以3 X l〇2G原子/cm3的濃度含磷(ρ)),然後以91(Γ(:實施 RTA處理,以便將磷擴散至帽罩層中,藉此形成射極以及 射極層25。形成Co矽化層7a及12a的同時,例如為取得減低 的電阻,會形成接線。在沈積多晶矽膜期間,在射極12與 Si帽罩層23(射極/基薄片部分2〇的最頂部)間會形成一原生 氧化膜,該原生氧化膜的厚度不一,·而引起基極電流中的 變動(即電流增益中的變動)。 在習用SiGeC核心基極層122及SiG.eC間隔層121中含有 約ο·ιο/〇的碳(c),另一方面,在此實例中在SiGeC核心基極 層22含有約0.8°/。的碳(C),而在SiGeC間隔層21中含有約 0.2% 的碳(C)。 應注思帽罩層以約1 X 1 〇18原子/cm3摻雜;5朋(B),是因為其 作用可在射極/基極接合的邊緣壓抑再結合電流,藉此增加 SiGeC-HBT的線性。 此外,此實例的射極/基極薄片部分2〇中,SiGeC間隔層 84869 -17- 1285963 21設置於摻雜高濃度硼的SiGeC核心基極層22之下(即在基 極/集極接合-側),設置SiGeC間隔層21是為防止引入|§iGec 核心基極層22的硼經由SiGeC/Si介面而擴散至si磊晶生長 層2内的集極層,並引發寄生位障的形成,且會導致裝置效 能的降低。 “寄生位障”意指由於擴散的硼及Si的能帶隙大於siGd々 能帶隙而使一接觸SiGeC或SiGe層(此實例中為核心基極 層)的Si層(此實例中為Si磊晶生長層2中的集極層)成為p型 ’以致在Si側上的SiGeC-Si介面所產生的電位障礙。電位障 礙存在會干擾電子轉變,而大幅降低裝置效能。 但仍發現若SiGeC間隔層的C含量太高,早期電壓會降低 ,而令SiGeC-HBT的操作特性劣化,有鑑於此,在此實例 中’將SiGeC間隔層21的C含量設定成低於SiGeC核心基極 層的C含量。 本發明的功能及效果 此貫例的SiGeC_HBT中,Ge剖析圖在SiGeC核心基極層22 中遞變,俾便Ge含量在朝集極側的方向增加,藉此,SiGeC 核心基極層2乏的傳導帶Ee電位由射極側朝集極側的方向逐 漸降低,因此可加速經過基極的電子,以便快速到達集極 ’而容許裝置的操作速度增加。此外,SiGeC核心基極層22 含Ge的事實令能帶隙Eg變小,因此即使基極與射極間施加 的電壓Vbe較低,集極電流ie亦大量地流動,俾便基極電流 lb相對地降低,並使電流增益hFE可增加。結果,可展現出 SiGe異雙極電晶體(SiGe-HBT)的典型效果,明確地說,即 使在核心基極層增加雜質(諸如硼)的濃度,電流增益hFE亦 84869 -18- 1285963 不曰降低太多’因此將電流增益11|7£:保持在高位準時,即可 減少基極電阻。惟本發明的SiGeC-HBT中並非必要使SiGeC 核心基極層22具遞變Ge含量不可。 同理,由於SiGeC核心基極層22含碳(C),因此可控制核 心基極層中的硼擴散,藉此,即使在實施熱處理之後,在 具小寬度的SiGeC核心基極層22中亦可將硼限制在高濃度 。換言之,作為硼擴散在SiGeC核心基極層22中受到控制的 事貫的結果,可保持SiGeC核心基極層22中的硼濃度與1.4 X1019原子/cm3—樣高,在習用SiGeC-HBT中亦可展現此效 果。 將圖1(b)所示此實例中射極/基極薄片部分2〇中的雜質剖 析圖與圖7(b)所示習用HBT中的雜質剖析圖作一比較時,當 圖7(b)所示習用SiGeC核心基極層122的C含量與0.1% 一樣 高時’圖1(b)所示此實例中SiGeC核心基極層22的C含量則 與0.8%—樣高。此為本發明SiGeC-HBT的特性之一。 由本發明對樣本所作的實驗,仍然明顯看出siGeC核心基 極層的C含量超過ι·5%(成分中的百分比為〇 〇15)時,SiGeC 核心基極層的結晶劣化,造成siGeC_HBT的操作速度降低 ’因此’ SiGeC核心基極層中的c含量最好不大於1 5〇/〇。
圖3以表格說明多個SiGeC-HBT樣本中的集極電流Ic、基 極電流lb及早期電壓va,樣本A係一 SiGeC_HBT,其中SiGeC 間隔層及SiGeC核心基極層具有相同的c含量(〇 5%)。樣本B 係一 SiGeC-HBT,其中SiGeC間隔層中的c含量(0.2%)遠低 於SiGeC核心基極層中的c含量(〇 8%)。樣本c係一 84869 •19- 1285963
SiGeC-HBT,其中SiGeC間隔層中的c含量(〇·2%)比Si(}ec 核心基極層冲的C含量(0·5%)的一半稍低。以參照至圖^斤 述方式為根據而建立各元件形狀及雜質濃度時,即可得到 圖3所7F貝料。當施加〇·8ν基極電壓時,將獲得集極電流工。 和基極電流Ib之資料。 如圖3所示,當基極電壓為〇8 ¥時,樣本a及樣本c的集 極電流Ic皆在2·2Χ 1〇·3 A附近,可視為大體上相同,另一方 面,樣本B的集極電流Μ1·4Χ1(Γ3 A)則非常小。當基極電 壓為0·8 V時,樣本B的基極電流“(其中siGeC核心基極層具 有0.8%的C含量)約為樣本A及樣本c的兩倍,據推測此表示 SiGeC核心基極層的c含量決定基極電流、。在早期電壓% 的比較中,早期電壓Va在樣本A中約只22 V,其中SiGeC間 隔層與SiGeC核心基極層中同樣具有〇.5。/〇的c含量。另一方 面’在樣本B及樣本C中,早期電壓Va皆非常高(分別為46 V 及60 V),其中SiGec間隔層的C含量低於SiGeC核心基極層 的C含量。常態下早期電壓Va須約不小於10 V,因此,圖3 及6所示資料i*SiGeC間隔層的c含量最好未超過(低於尤 佳)SiGeC核心基極層的c含量。 資料尚表示樣本B中,電流增益hFE約為33,及相較於樣 本八及0’増加基極電流Ib及降低電流增益hFE,此容許射極 與集間的崩潰電壓BVCE0將在樣本B中钓為3·1,及明顯看出 在樣本Β中相較於樣本a及C,更展現在射極與集極間增加 崩溃電壓BVCEC^々效果。 由上述已知SiGeC核心基極層的成分表示為 84869 -20- I285963 sU-xl-ylGexlCyl ’及SiGeC間隔層的成分表示為
Sii-x2-y2Gex2Cy2 ,明顯看出當保持以下條件時,即可得到本 發明的功能及效果: 〇<xl<l , 〇.〇〇3<yl<l 0<χ2<1,〇$ y2$ yl 此外,實驗上證實藉由將SiGeC核心基極層的碳(c)含量 從已知值(例如0.1至0.2。/。)增加至不低於〇 3%,則可減少基 極電流Ib中的變動。雖然未充分闡明支持基極電流u中變動 減少的原則,該減少卻是實驗上的事實,本發明人有關該 原則的想法如下。 圖4圖式支持由於C含量增加而增加基極電流的原則(目 前由本發明人視為相關聯),在一 SiGeC晶體中,當碳含 量增加,位於填隙位置的碳數目亦增加。因此,易於引起 如圖4所示的此類再結合中心(其為例如由於此實例中碳引 起的點缺陷)的產生,由於在基極中存在額外的再結合中心 ,而增加來自傳導帶的電子將與來自價電子帶的電洞再結 合的機率,if此再結合發生在非空乏(:即中性)的基極區中, 該機構習知為中性基極再結合(NBR)。電洞流進滿足此NBr 機構所需要的此中性基極,建構基極電流的額外向量,此 現象據推測發生在此實例的SiGeC_HBT中。首先,基極電 流值中的變動係由於圖2(b)或2(c)中所示處理步驟中,主要 在罪近Si帽罩層與多晶石夕電極(射極)間的介面所形成的原 生氧化膜厚度不一,除開圖4所示原則是否正確不談,可假 定藉由增加SiGeC核心基極層的c含量而得到基極電流Ib中 84869 -21· 1285963 的増加係決定利含量,並由^腿引起的 :受到原生氧化膜厚度不—所影響。因此,基極電流IbM :加係线於SiGeC核心基極層的c含量,當由於c含量而 基極%肌lb中的增加大於基極電流Ib中的變動百分比 時’基極電流Ib中的變料急劇地降低。明顯看出siGeC核 u基極層的c含量越冑,電流增益hFE中的變動越丨,c含量 不低於0.3%的情形時,電流增益hFE中的變動明顯地降低。 圖5以曲線圖說明當增加SiGeC核心基極層的c含量的同 時’將SiGeC-HBT中SiGeC核心帽罩層上的帽罩層從&帽罩 層改成SiGe帽罩層時,Gummel特性如何變化。 由圖5可了解基極電流1b及集極電流Ic的特性,亦可明顯 看出基極電流由於NBR而增加的方式,基極電流中的變動 起源於磷擴散及電洞位障中的變動,電洞位障係由於主要 接近射極與Si帽罩層間的介面所形成的原生氧化膜厚度不 一而由原生氧化膜本身所產生的,惟,如上述,由siGeC 核心基極層中C含量增加所造成基極電流中的增加,幾乎未 受到原生氧祀膜厚度不一的影響。尤其地,當c含量增加而 導致基極電流Ib中的增加量大於基極.電流u中的變動範圍 時’基極電流Ib中的變動會急劇地降低。由此明顯看出 SiGeC核心基極層中c含量越高,電流增益hpE中的變動越小 。在作出SiGeC核心基極層中的c含量將為〇 2%、〇.5%及 〇·8%的情形中,在電流增益hFE中評估標準偏離(32)時,它 們分別約為61 %、20%及24%。為作為比較目的研究得知, 具習用結構的HBT中,其電流增益hpE中的變動約為6〇% ’ 84869 -22- 1285963 考量藉由SiGeC核心基極層中的〇含量增加纽5%,電流增 益hFE中的變動即急劇地降低,可假定c含量不少於 即可得到該效果。 接下來,將討論用以將早期電壓維持在適當範圍的較佳 SiGeC間隔層C含量。 圖6以曲線圖說明根據樣本c中的c含量早期電壓%如何 變化,樣本C為SiGeC間隔層及SiGeC核心基極層具有相同c 含量的SiGeC-HBT。習知當一核心基極層大量含碳時,常 態下C含量增加時,早期電壓Va即降低,據推測此乃因基極 層含大量碳(c)時,碳在集極/基極接合(CB接合)一空乏層中 形成一再結合中心,造成再結合電流中的增加。 就特性而言,是期望早期電壓Va是高的,此實例的 SiGeC-ΗΒΤ中,SiGeC間隔層21中的c含量低於SiGeC核心 基極層22中的C含量,造成的結果乃是減少電流增益hFE中的 變動的基本效果得以維持時,即可防止早期電壓Va降低。 尤其如圖6所示,SiGeC間隔層中的c含量不大於0.7%最 能令早期電壓Va不小於10 V。 【圖式簡單說明】 圖10)根據本發明第一實例以剖面圖式意說明一 SiGeC-HBT的示範結構,圖1(b)以曲線圖說明其中一射極/ 基極薄片部分中鍺(Ge)含量、碳(C)含量及雜質濃度的剖析 圖; 圖2(a)到2(c)以剖面圖說明製造第一實例的siGeC-HBT 的處理步驟; 84869 •23- 1285963 圖3以表格說明多個SiGeC-HBT樣本中的集極電流、基極 電流及早期電壓; 圖4圖式由於C含量增加而導致基極電流增加背後的原則; 圖5以曲線圖說明當siGeC核心基極層的C含量増加的同 時,當SiGeC-HBT中一核心基極層上的帽罩層由Si帽罩層 改成SiGe帽罩層時,Gunimel特性如何變化; 圖6以曲線圖說明早期電壓如何根據基極層(其包括一間 隔層)的C含量而變化; 圖7(a)以剖面圖式意說明一習用SiGeC-HBT的示範結構 ’及圖7(b)說明其中一射極/基極薄片部分中鍺(Ge)含量、 碳(C)含量及雜質濃度的剖析圖;及 圖8以能帶圖說明在經過射極/基極接合的縱切面,具有 圖7(b)所示結構的SiGeC-HBT中的内建電位。 【圖式代表符號說明】 1,101 矽基板 2, 102 矽磊晶生長層 3, 103 一 深溝隔離 4, 104 淺溝隔離 5, 105 埋藏式N+層 6, 106 自行校準植入 7, 107 集極側壁層 7a,12a, 矽化層 l〇7a,112a 11, 111 外部基極層 84869 •24- 1285963 12, 112 射極 13, 113 絕緣層 20, 120 射極/基極薄片部分 21,121,31 SiGeC間隔層 22, 122, 32 SiGeC核心基極層 23, 33 SiGe帽罩層 24, 123, 34 Si帽罩層 25, 125 射極層 25- 84869

Claims (1)

1285963 第092112698號專利申請案 中文申請專利範圍替換本(95年51^__^1 拾、申請專利範園: -種半導體裝置’包括一功能為集極層切⑻)層,及 -半導體層,其形成於該Si層上且功能為射極層及基極 層, 其中該半導體層包括: 核〜基極層,其成分表示為SimuGe^Cw(其中 0<xl<l,0.003 gyl<i),及 y 八
間隔層,其形成於該核心基極層之下並與該層接觸 ’其成分表示為 Sii.u.eGeuCyK其中 0<χ2<1,0gy2<yi)。 2·如申請專利範圍第丨項之裝置,其中該核心基極層成分 中之碳(C)比例yl不大於〇.〇15。 3 ·如申請專利範圍第1項之裝置,尚包括一射極,其形成 於該半導體層上,並由多晶矽製成。 4·如申請專利範圍第3項之裝置,其中:
該半導體層尚包括一 Si帽罩層,及 該射極形成於該Si帽罩層中。 5.如申請專利範圍第1項之裝置,其中該間隔層成分中c比 例y2不大於0.007。 84869-950503.doc
TW092112698A 2002-10-04 2003-05-09 Semiconductor device TWI285963B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002292665A JP3643100B2 (ja) 2002-10-04 2002-10-04 半導体装置

Publications (2)

Publication Number Publication Date
TW200406069A TW200406069A (en) 2004-04-16
TWI285963B true TWI285963B (en) 2007-08-21

Family

ID=31987223

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112698A TWI285963B (en) 2002-10-04 2003-05-09 Semiconductor device

Country Status (4)

Country Link
US (1) US6847063B2 (zh)
EP (1) EP1406309A1 (zh)
JP (1) JP3643100B2 (zh)
TW (1) TWI285963B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221018B2 (en) * 2004-02-10 2007-05-22 Micron Technology, Inc. NROM flash memory with a high-permittivity gate dielectric
US7002190B1 (en) * 2004-09-21 2006-02-21 International Business Machines Corporation Method of collector formation in BiCMOS technology
CN102412282B (zh) * 2011-01-13 2014-05-21 上海华虹宏力半导体制造有限公司 锗硅异质结双极型晶体管的基区结构
JP6911453B2 (ja) * 2017-03-28 2021-07-28 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569058B2 (ja) 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
EP1065728B1 (en) 1999-06-22 2009-04-22 Panasonic Corporation Heterojunction bipolar transistors and corresponding fabrication methods
JP3515944B2 (ja) 1999-06-22 2004-04-05 松下電器産業株式会社 ヘテロバイポーラトランジスタ
JP3528756B2 (ja) * 2000-05-12 2004-05-24 松下電器産業株式会社 半導体装置
JP2001332563A (ja) 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
JP3415608B2 (ja) 2000-09-11 2003-06-09 松下電器産業株式会社 ヘテロバイポーラトランジスタ
US20020163013A1 (en) * 2000-09-11 2002-11-07 Kenji Toyoda Heterojunction bipolar transistor
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
JP2004128344A (ja) 2004-04-22
US20040065878A1 (en) 2004-04-08
EP1406309A1 (en) 2004-04-07
US6847063B2 (en) 2005-01-25
TW200406069A (en) 2004-04-16
JP3643100B2 (ja) 2005-04-27

Similar Documents

Publication Publication Date Title
TW493278B (en) Lateral heterojunction bipolar transistor and method of fabricating the same
JP2004532531A (ja) SiGeバイポーラの歩留りを向上させるC打込み
JP2010010456A (ja) 半導体装置
JP4990458B2 (ja) 自己整合されたシリコンカーバイトlmosfet
JP4138806B2 (ja) バイポーラトランジスタの形成方法
US6847062B2 (en) Semiconductor device
JP2010283329A (ja) バイポーラトランジスタ及びその製造方法
TWI285963B (en) Semiconductor device
KR20030047274A (ko) 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법
JP2005510867A (ja) 半導体デバイスおよび該半導体デバイスの製造方法
TW512441B (en) Silicon-germanium mesa transistor
US7579635B2 (en) Heterojunction bipolar transistor
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
US6893931B1 (en) Reducing extrinsic base resistance in an NPN transistor
US6830982B1 (en) Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor
US7084484B2 (en) Semiconductor integrated circuit
JP2006310590A (ja) 半導体装置及びその製造方法
JP2001189321A (ja) 横型ヘテロバイポーラトランジスタ及びその製造方法
JP2888652B2 (ja) 半導体集積回路装置及びその製造方法
JP5341327B2 (ja) 半導体装置
JP2007281096A (ja) 半導体装置の製造方法およびエミッタポリシリコン電極構造をもつバイポーラトランジスタの電流増幅率の調整方法
JP2008027964A (ja) 半導体装置の製造方法
JPH05267317A (ja) 半導体装置及びその製造方法
JP2007173452A (ja) バイポーラトランジスタおよびその製造方法
JP2007281029A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees