TWI285836B - Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length - Google Patents

Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length Download PDF

Info

Publication number
TWI285836B
TWI285836B TW093131189A TW93131189A TWI285836B TW I285836 B TWI285836 B TW I285836B TW 093131189 A TW093131189 A TW 093131189A TW 93131189 A TW93131189 A TW 93131189A TW I285836 B TWI285836 B TW I285836B
Authority
TW
Taiwan
Prior art keywords
signal
message
length
character
data
Prior art date
Application number
TW093131189A
Other languages
English (en)
Other versions
TW200532548A (en
Inventor
Alon Saado
Original Assignee
Via Telecom Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Telecom Co Ltd filed Critical Via Telecom Co Ltd
Publication of TW200532548A publication Critical patent/TW200532548A/zh
Application granted granted Critical
Publication of TWI285836B publication Critical patent/TWI285836B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Logic Circuits (AREA)

Description

1285836 .......... .................... 八、 本案若有化學式時’請揭示最能顯示發明特徵的化學式: 九、 發明說明: 【發明所屬之技術領域】 本發明係有關於一種資料傳輸的方法與裝置,特別是關於一種調整不 確定長度之訊息的方法與裝置。 【先前技術】 於傳統的資料傳輸系統,一訊框可能包含數個不確定長度的訊息,訊 息通常包含一開頭(header)與一資料區塊(data block)。藉由解瑪 開頭中的一或多個位元可以得到資料區塊的長度。為了處理每一訊 息,必須先處理開頭,開頭的資訊(例如訊息的形式與長度)解碼^ 後,才可以讀取與處理資料區塊。 參考第一圖,說明一訊框10内數個訊息的示意圖。訊框1〇中具有不 確疋長度的訊息以資料區塊12a-12n說明之,於每一資料區塊i2a—i2n 之前對應放置開頭14a-14η,週期重複檢測區16 (Cyclic Redundancy Check,CRC)位於最後的資料區塊1211之後。 第一開頭14a的第一位元的位置為已知,於正常的情形下,從最高有 效位元(most significant bit,MSB)或是最低有效位元(least significant bit ’ LSB)起始第一開頭14a。因為第一資料區塊ΐ2β的 長度是不確定的,因此下一個開頭(例如14b)的第一位元可以從字元 中的任何地方起始。例如,假如資料是16位元字元,第一訊息長度(即 -開頭與-資料區塊)是274位元,下-侧酬從位元14 (當開頭 起始於最高有效位元)或是位元3(當開頭起始於最低有餘元)起始。 使^傳統方式’從-已知的位置触解碼開頭,之後才處理資料區塊。 當藉由軟體讀取與處觀框巾軌息資料啦祕位資料,故開頭位 1285836 於-已知位置,軟體可靖後解碼上述_以得到長度纽他資訊, ΐίίίΐ料。於硬體上實施她輸細是__存器與相關 的方式處理含有不確定長度的訊息時糊大量的移位與預處 。如此的移位與預處理額外消耗每秒幾百萬個指令(葡& 二廿邮咖per second,MIPS),特別是當資料速度太高以及訊框 小太大時,如此的移位與預處理可能會產生問題。 ,據上述,現今是需要—種可實施於硬體上、減少移位操作以調整資 【發明内容】 本發明涉及-種裝置,其包含—第_電路與—第二電路。第一電路能 針對-資料輸人信號產生-資料輸出信號,其中資料輸人信號係包^ Γί串t元、—有效字元信號與—選擇信號。第二電路能針對上述有 效字70信號、一訊框起始信號、一訊框結束信號與上述資料輸出信號 產生上述選擇彳a號’此選擇信號能調整每—字元的起始點藉以與第一 字元的起始點相配。 本發明的目的、特徵與優點包含提供一種方法與/及裝置,其能 調整具有不確定長度之訊息、(ii)於硬體上實施與/或(i 位操作。 【實施方式】 -訊框能包含數個具有不確定長度之訊息。第—訊息的起始—般是已 知的,因為每個後續訊息的不確定長度,故下一個訊息會從一特定字 元中的任-位福1始。處理訊息則_般是從每—訊息的相同起始點開 I285836 始 ^㈣能娜-些後續訊息的開頭部分使其 '相同起始點 同第一訊息般具有 父軟粗處理矾息時,具有一相 ^ 作,並且使處理資料的速度更快與^始^的母一机息可節省移位操 仅操作可㈣耗大㈣_。〜更有效率。於硬體上實施如此的移 °°之示意圖,說明本發明之—較佳實施例。 =:!含一區塊(或電路)102以及區塊(或電路)遍。 理Lirrr資料源,區塊104可以被當作為一處理區塊,用以處 如的資料。資料源102可以具有能提供資料信號(例 • D的一第一輸出106以及能提供一新有效字元之一指示 例如VALIWD)的-輸ώ 108。資料源區塊1〇2可以也具有能 提供-訊框錢起始(例如SGF)的—輸幻1G以錢提供—訊框信號 、·’《束(例如EOF)的一輸出H2。此外,資料源1〇2可以具有能接收一 時脈信號(例如CLK )的一輸入114。 電路104通常包含一資料區塊(或電路)12〇以及一控制區塊(或電路) 122。資料區塊120可以具有能提供一輸出信號(例如D0UT[15 : 〇]) 的一輸出130以及能接收一選擇信號(例如SEL(;3:0])的一輸入132。 控制區塊122可以具有能接收信號VALid_TO的一輸入140、能接收S0F 信號的一輸入142以及能接收信號EOF的一輸入144。控制區塊122 可以也具有能接收時脈信號CLK的一輸入146以及能接收信號D0UT 的一輸入148。此外,控制區塊122可以也具有能提供選擇信號SEL 的一輸出150。於本實施例中所示的每一資料信號DIN字元具有16位 元。然而,為了配合特別裝置的設計準則,可以是其他的位元寬度。 相同地,所示的選擇信號SEL為4位元。然而,為配合特別裝置的設 計準則也可以是其他的位元寬度。 7 1285836 ^料源102 (通常是解碼器)通常藉由提供一脈衝於信號s〇F中來表示 雜的起始(SQF)。訊框資料可以包含數個具有不確定長度之訊息, 訊框通常被區分成若干字元。當新字元是有效時,信號VAU㈣是主 動的Uctiv小並且於資料單元帽取資料。資料區塊12〇通常儲存 連續子元’選擇信號SEL[3 ·· G]-般是控制資料的調整,所以開頭 總疋從相同的位元開始,從相同位元的開頭開始可以簡化資料的處理。 貝料源102可以提供信號DIN作為一連串的字元。信號“[❿一抑可以 ,當作-脈衝’其用以指出信號DIN上一新資料字元何時準備妥當。 信號SOF可以產生-脈衝用以指示訊框的起始,信號腳可以產生一 脈衝用以指示一最後的有效字元或是訊框的結束。 參照第三圖,係為-時序圖,說明資料源1G2所提供的訊號。為了描 述的目的,予元大小可以視為16位元字元。然而,本發明也可以用來 處理其他大小的字元。資料源1〇2 (通常是解碼器)通常藉由信號s〇F 中提供的脈衝來表示訊框的起始(SOJ?)、藉由信號^[^⑽提供的脈 衝來表不新的有效字元以及藉由確立(asserting)信號E〇F來表示訊 框的結束(EOF)。於仏號VALID一WD的脈衝之間的時間週期數目應該足 夠以允許處理一字元與儲存所有或部分字元的位元。, 參照第四圖,係為一資料區塊12〇的一較詳細圖示,用來顯示於最高 有效位元(MSB)起始的開頭。在控制區塊122於一訊息結束處更新信 號SEL[3 : 0]之後,新的開頭從位元d〇uT[15]開始。 參照第五圖,#、搞示之資料區塊⑽的例子,用細示於最低有效 位元(LSB)起始的開頭。在控制區塊122於一訊息結束處更新信號 SEL[3 : 0]之後,新的開頭從位元DOUT[0]開始。資料單元12〇通常包 含一暫存器WD1、一暫存态WD2以及一多工器MUxi。可以以位元暫 !285836
丨正替換頁丨 U = 16位元字元為例子)當作暫存器 儲存連續兩個字元。當㈣VAiTn wn 4 4仔益其用以 存号wm + nl 為主動時,—新的字元儲存於暫 接收㈣"β 1 k輪出(例如A)。多工器醒一般 接收仏唬A和B。針對信號SEL[3:〇] 一 ^ ^ ^ ^ 用來產生信號贿[15:0]。_&的一個子凡之位碰合可以 低^=匡’選擇信號SEL [3:0]通常是0,開職字元的最 t效位70⑽)或是最高有效紅⑽)開始。當完成—訊息時, (Γ 更新選擇信號SEL [3 : G]。假如選擇信號SEL [3 : 〇]為 01不ΓίΤ:頭已經於起始點中且不需調整。假如選擇信號SEL [3 : 〇]不為0,儲存於暫存器麵中的部分字元以及暫存器觀中的部分字 ^可用以形成-新畔元。從字元最高有效位元⑽)献最低有效 位7L (LSB)開始的新_當作第L直到訊息結束之前,會一直 ^於暫存IIWD1以及暫存器中儲存之字元的一相同組合位元。 在處理後續訊息之前,可以再次更新選擇信號狐[3 : 〇]。 參照第六圖為所示之控制區塊122的一實施例。控制區塊122可以當 作-控制邏輯,控制區塊122包含一有限狀態機154 (跑加如仿 Madnne,FSM)以及-控制邏輯152。控制邏輯脱一般包含一解碼器 160 —減法器162、-比較器164、一比較器166、一儲存單元168以 及-加法H 170。控制邏輯152 -般接收來自狀態機154的一或多個控 制訊號(例如腿、EN2、INIT等)。控制邏輯152產生一般提供給資 料區塊120的選擇信號SEL [3:〇]。 、 參照第七SI ’縣制第六圖中的不同純之時序圖。每個訊息的開 始時號INIT通常是主動的。解碼開頭並將字元長度提供給多工器 180。此長度可以包含或是沒有包含開頭的長度^當有—新字元來自資 料源時,信號EN1是主動的’且信號SUM 一般等同於初始長度(initial length)減去16。從初始訊息長度減去之長度(例如16)之後,信號 9 1285836年月曰綠滅)正替換頁 π^τ通常是未確立的。之後,每一次資料源1〇2 #供新字元時,一次 循環中的#號ΕΝ1是主動的,並且更新信號。 當SUM信號小於16 (例如於〇一15之間時),儲存識信號的四個最低 有效位元。於處理一新訊息之前,EN2信號是主動的,並且更新選擇俨 號SEL [3 : 0]。選擇信號SEL [3 : 0]是先前移位(即信號§£1 [3 ·· ^] 的先前值)加上現在所計算之移位的信號SUM。例如,假如第一訊息具 有274位元,於接收17個字元後,信號sum及信號SEL [3 : 0]分別等 於2。下一個開頭從第三位元開始(例如位元ι4或是位元2)。假如下 一個訊息具有100位元,於接收6個字元後,信號SUM是4。於新的訊 息開始時,仏號SEL [3 · 0]等於6 (例如2 + 4),第三訊息從第七位元 開始(如第四圖與第五圖所示)。 當SUM信號是〇(或是負數)時,提供給狀態機154的信號endjESsage 是確立的。狀態機154開始去處理一新的訊息,並且提供控制訊號ENi、 EN2以及INIT。當訊框的結束信號EOF是確立的時候,於處理最後一 個字元之後,狀態機154移至閒置(idle)狀態。 參照第八圖,係為所示之狀態機154的流程圖。狀態機154可以當作 一種方法或程序來實施。狀態機154提供控制信號EN1、EN2以及INIT 給控制邏輯152。狀態機154 —般包含一狀態200、一決策狀態202、 一決策狀態204、一狀態206、一決策狀態208、一狀態210、一狀態 212、一決策狀態214、一決策狀態216、一狀態218、一決策狀態220、 一狀態222以及一結束狀態224。狀態200為一從執行狀態機154開始 的一起始(START)狀態。決策狀態202決定訊框的起始(S0F)是否 出現。若不是,決策狀態202持續檢查訊框的起始(s〇F)。假如出現 訊框的起始(S0F),狀態機154移至決策狀態204。決策狀態204決定 信號VAUD_WD是否為主動。若不是,狀態機154持續去檢查信號 1285836 VALID—WD的狀態。假如信號VALID一WD是主動的,狀態機154移至狀 態206。狀態206設定控制訊號INIT至一主動(或確立的)狀態(例 如等於1)。接著,決策狀態208決定信號VALID一WD是否為確立的。 若不是,決策狀態208持續去檢查信號.VALIDJD。假如信號VALIDJD 是確立的,狀態機154移至狀態210。狀態210在控制信號EN1上發起 一脈衝(PULSE)。接著,狀態212設定信號INIT至閒置(或未確立的) 狀態(例如等於0)。其次,狀態214決定信號SUM是否小於或等於〇。 若不是,狀態機154移至狀態216。若是,狀態機154移至狀態220。 狀態216決定信號VALID—WD是否為確立的。若不是,狀態216持續去 檢查信號VALID—WD的狀態。若是,狀態機154移至在信號EN1上發起 一脈衝(PULSE)的狀態218。於狀態218之後,狀態機154移回至決 策狀態214。假如決策狀態214決定信號SUM是小於或等於〇時,狀態 機154移至狀態220。狀態220決定信號EOF是否確立的。若是,狀態 機154於狀態224下結束(END)。若不是,狀態機154移至在信號EN2 上發起一脈衝(PULSE)的狀態222。於狀態222之後,狀態機154移 回狀態206。 綜合上述,可知本發明亦提出一種用於調整不確定長度訊息之方法。 第九圖顯示依據本發明一實施例之調整不確定長度訊息之方法,其包 含依據一位元偏移值,於輸出一訊息目前字元之前先輸出此訊息上一 字元之部分位元(步驟910);以及依據此訊息之總位元數,調整上述位 元偏移值(步驟920)。上述之部分位元之數目等於字元之位元數減去位 元偏移值,例如字元之位元數為16,偏移值為2,則部分位元之數目 為14。位元偏移值可以藉由如上所述之信號SEL[3:〇]所控制。位元偏 移值之調整方式如前所述,例如,一訊息具有274位元,於接收π個 字元後’依據本發明,其位元偏移值可以調整為2。換言之,新訊息輸 出的每一字元,係由上一字元的第3個位元開始,先輸出(16—2)=14個 位元,再輸出目前字元的2個位元。當位元偏移值為〇時,例如每一 11 1285836 訊框的開始,則僅輸出目前字元之所有位元。 本發明可以用來調整每個訊息的開頭部分至一已知位置,其對於用來 處理具有不確定長度之訊息是有其需要的。當利用軟體處理訊息時, 使每一訊息於相同的起始點可節省移位操作,並且可使處理資料的速 度更快與更有效率。於軟體中避免使用移位指令可節省每秒幾苜萬個 指令(MIPS)。相較於傳統方式需要使用調整不確定訊息的開頭部分(例 如移位暫存器),本發明於閘極數目的使用上是比較有效率的。此外, 本發明可以輕易地實施以調整任何字元大小之訊息。 本發明可以用以控制調整,並且放置每一訊息的開頭部分於任何想要 的位置(例如起始位元一定不是字元的最高有效位元或最低有效位 元)。如此調整可以藉由增加一偏位給信號SEL [3 : 〇]來達成。 熟悉本領域技術人員能了解,第八圖中的狀態機154所完成的功能可 以藉由一傳統通用數位電腦程式來實施。熟悉本領域技術人員也能了 解,根據本發明所揭露的技術,嫻熟的程式師可撰寫適當的軟體程式 碼來達成。 本發明可以藉由專用的積體電路(ASICs)、現場可編程門陣列(FPGAs) 或連接傳統元件電路成為一適當網路來實施,如上所述,任何針對上 述元件的修飾或改良對熟悉此項技藝者是顯而易知。 本發明也包含一電腦產品,其可以是包含指令的一儲存媒體,上述指 令會用以設計程式使電腦純行—根縣個_序。儲存媒體包含 任何型式,例如軟磁碟(flQppydisk)、光碟(Qptieal碰)、 光碟唯讀記紐(GD-_)、雜辆(零etQ—Qptkal disks)、唯 讀s己憶體(’)、峨存取記麵(懸)、可嫌可絲唯讀記憶 12
艘(EPROMs)、電可擦可編㈣讀記憶體(麵_、快間記憶趙⑴触 memory)、磁卡或光卡(magnetic 〇r 〇ptical canJs)或任何型式適 合儲存電子指令的媒體,但不限於此。 1285836 本發明的不同信號通常是“開”(例如一數位高或υ或“關”(例如一 數位低或0)。然而,信號的開(例如確立)與關(例如未碟立)狀態 的特別極性可配合特別裝置的設計準則而調整(例如相反的)。此外: 可以加入反相器去改變信號的特別極性。 以上所述僅為本發明之較佳實施例而已,並非用以限定本發明之申請 專利範圍;凡其它未麟本發騎揭权精神谓完紅等效改= 修飾,均應包含於下述之申請專利範圍内。 " 【圖式簡單說明】 第一圖為說明一訊框具有不確定長度的資料區塊之示意圖。 第二圖為本發明之一較佳實施例之方塊圖。 第三圖為說明第二圖的信號之一時序圖。 第四圖為資料單元說明開頭起始於最高有效位元之示意圖。 第五圖為資料單元說明開頭起始於最低有效位元之示意圖。 第六圖為控制單元邏輯之示意圖。 第七圖為說明控制單元的不同訊號之時序圖。 13 1285836 单月5日修ί^)止替換頁 第八圖為第六圖的有限狀態機之狀態圖。 第九圖顯示依據本發明一實施例之調整不確定長度訊息之方法。 【主要元件符號說明】 10訊框 12a-12η資料區塊 14a-14η 開頭 16週期重複檢測區 100電路 102資料源區塊 104處理區塊 106提供信號DIN[15 : 0]的第一輸出 108提供信號VALID_WD的輸出 110提供信號SOF的輸出 112提供信號EOF的輸出 114接收時脈信號CLK的輸入 120資料區塊 122控制區塊 130提供信號D0UT[15 : 0]的輸出 132接收信號SEL[3 : 0]的輸入 140接收信號VALIDjD的輸入 142接收信號S0F的輸入 144接收信號EOF的輸入 146接收時脈信號CLK的輸入 148接收信號D0UT的輸入 150提供信號SEL的輸出 152控制邏輯 154有限狀態機 1285836 160解碼器 162減法器 164比較器 166比較器 168儲存單元 170加法器 180多工器 200狀態 202決策狀態 204決策狀態 206狀態 208決策狀態 210狀態 212狀態 214決策狀態 216決策狀態 218狀態 220決策狀態 222狀態 224結束狀態

Claims (1)

1285836 十、申請專利範圍: 1· 一種用於調整不確定長度訊息之裝置,包含: 一第一電路,用以針對(1)包含一連串字元的一資料輸入信號、(2) 一有效字元信號及(3) —選擇信號產生一資料輸出信號;及 一第二電路,用以針對(1)該有效字元信號、(2) 一訊框起始信號、(3) 一訊框結束信號及(4)該資料輸出信號產生該選擇信號,其中該選擇信號 調整每一該字元的一起始點以與一第一字元的一起始點相配。 2·如申請專利細第1項所述之餘調整不较長度絲之裝置,其中該 第〜電路進一步針對一時脈信號產生該選擇信號。 3·如申請專利範圍第丨項所述之麟調整不確定長度m置,其中該 第電路包含一資料電路且該第二電路包含一控制電路。 •如申請專利範圍第丨項所述之用於調整不確定長度訊息之裝置,其中# 第一電路包含: Λ 一第一暫存器與一第二暫存器用以排列該資料輸入信號的一或多個位 及 —多工器電路用以針對該排列位元提供該資料輸出信號。 如申晴專利範圍第4項所述之用於調整不確定長度訊息之裝置,其中談 _猶:9: ^85836 餘 ---------------------------------—^―... 的輸出 第二暫存純含-雜m接收該第一暫存器 申明專利圍第4項所述之用於調整不確定長度訊息之裝置 第一暫存器與該第二暫存器用以接收該有效字元信號。 、中該 7楚如申請專利第i項所述之·調料奴長度訊息之裝置复 第二電路包含: ^ ^ 鲁 解碼器用以針對該資料輸出信號提供-長度錢; 減法器用以針對該長度信號與一第一致能信號提供一總和信號;及 加法電路用以針對該總和信號產生該選擇信號。 8·如申請專概圍第1項所述之用於調整不確定長度訊息之裝置,其中該 貝料輸入信號、該有效字元信號、該訊框起始信號以及該訊框結束信號源 自一資料源。 9·如申請專利範圍第7項所述之用於調整不確定長度訊息之裝置,其中該 第二電路更包含一有限狀態機用以控制該減法器與該加法器。 10·如申請專利範圍第9項所述之用於調整不確定長度訊息之裝置,其中該 第二電路更包含: 一總和電路用以在該加法器電路產生該選擇信號之前處理該總和信號。 17 1285836 VW, y# 1 ^ ,;| 年月·曰修(^.j正替接 H--"·-^ 一—才-------------- r t n [ - -«^^^.-.^.«-ί·-.-·^^4. wm--ita- r -ri-mnT--r 11·如申清專利範圍帛l〇項所述之用於調整不確定長度訊息之裝置,其中 該總和電路提供_財訊息健給該有限狀態機。 12· -種用於調整不確定長度訊息之方法,包含·· 依據 >[立7〇偏雜’於輸出一訊息目前字元之前先輸出該訊息上一字元 之4刀位7L’其中該部分位^之數目科字元之位元數減去該位元偏移 值; 依據該訊息之總減數,難驗元偏#值。 13· -種用_整不確定長度訊息之裝置,包含: 裝置用以針對⑴包含—連串字元的一資料輸人信號、⑵一有效字 元信號及(3) -選擇信號產生一資料輸出信號;及 裝置用乂針對⑴該有效字元信號、⑵一訊框起始信號、⑶一訊 框=束錢及⑷該輸出信號產生該選擇信號,其中該選擇信號可調 整每-該字元的-起始點以與_第—字元的起始點相配。 18 1285836( 910、 依據一位元偏移值, 於輸出一訊息目前字 元之前先輸出此訊息 上一字元之部分位元 920^ 〜依據此訊息之總位元數 ,調整上述位元偏移值 第九圖 1285836 七、指定代表圖: (一) 本案指定代表圖為:第(二)圖 (二) 本代表圖之元件符號簡單說明: 100電路 102資料源區塊 104處理區塊 106提供信號DIN[15 : 0]的第一輸出 108提供信號VALID_WD的輸出 110提供信號SOF的輸出 112提供信號EOF的輸出 114接收時脈信號CLK的輸入 120資料區塊 122控制區塊 130提供信號D0UT[15 : 0]的輸出 132接收信號SEL[3 : 0]的輸入 140接收信號VALIDjD的輸入 142接收信號S0F的輸入 144接收信號EOF的輸入 146接收時脈信號CLK的輸入 148接收信號D0UT[15 : 0]的輸入 150提供信號SEL[3 : 0]的輸出 1285836 .......... .................... 八、 本案若有化學式時’請揭示最能顯示發明特徵的化學式: 九、 發明說明: 【發明所屬之技術領域】 本發明係有關於一種資料傳輸的方法與裝置,特別是關於一種調整不 確定長度之訊息的方法與裝置。 【先前技術】 於傳統的資料傳輸系統,一訊框可能包含數個不確定長度的訊息,訊 息通常包含一開頭(header)與一資料區塊(data block)。藉由解瑪 開頭中的一或多個位元可以得到資料區塊的長度。為了處理每一訊 息,必須先處理開頭,開頭的資訊(例如訊息的形式與長度)解碼^ 後,才可以讀取與處理資料區塊。 參考第一圖,說明一訊框10内數個訊息的示意圖。訊框1〇中具有不 確疋長度的訊息以資料區塊12a-12n說明之,於每一資料區塊i2a—i2n 之前對應放置開頭14a-14η,週期重複檢測區16 (Cyclic Redundancy Check,CRC)位於最後的資料區塊1211之後。 第一開頭14a的第一位元的位置為已知,於正常的情形下,從最高有 效位元(most significant bit,MSB)或是最低有效位元(least significant bit ’ LSB)起始第一開頭14a。因為第一資料區塊ΐ2β的 長度是不確定的,因此下一個開頭(例如14b)的第一位元可以從字元 中的任何地方起始。例如,假如資料是16位元字元,第一訊息長度(即 -開頭與-資料區塊)是274位元,下-侧酬從位元14 (當開頭 起始於最高有效位元)或是位元3(當開頭起始於最低有餘元)起始。 使^傳統方式’從-已知的位置触解碼開頭,之後才處理資料區塊。 當藉由軟體讀取與處觀框巾軌息資料啦祕位資料,故開頭位
TW093131189A 2004-03-30 2004-10-14 Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length TWI285836B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/812,810 US7376152B2 (en) 2004-03-30 2004-03-30 Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length

Publications (2)

Publication Number Publication Date
TW200532548A TW200532548A (en) 2005-10-01
TWI285836B true TWI285836B (en) 2007-08-21

Family

ID=34795862

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093131189A TWI285836B (en) 2004-03-30 2004-10-14 Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length

Country Status (3)

Country Link
US (1) US7376152B2 (zh)
CN (1) CN100373325C (zh)
TW (1) TWI285836B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9163502B2 (en) 2010-12-03 2015-10-20 Wirtgen Gmbh Chisel holder, and chisel holder system comprising a chisel holder and a base part

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2450564B (en) * 2007-06-29 2011-03-02 Imagination Tech Ltd Clock frequency adjustment for semi-conductor devices
US10530611B1 (en) * 2013-04-25 2020-01-07 Analog Devices, Inc. Fast control interface
US9866323B2 (en) * 2015-12-29 2018-01-09 Intel Corporation Techniques for optical wireless communication
US9923638B1 (en) 2016-12-22 2018-03-20 Intel Corporation Clock tracking algorithm for twinkle VPPM in optical camera communication systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344180A (en) * 1980-06-19 1982-08-10 Bell Telephone Laboratories, Incorporated Redundant word frame synchronization circuit
JP3522779B2 (ja) * 1992-10-15 2004-04-26 富士通株式会社 Fifoメモリ装置及びデータ分配装置
US5490168A (en) * 1994-07-08 1996-02-06 Motorola, Inc. Method and system for automatic optimization of data throughput using variable packet length and code parameters
KR0133423B1 (ko) * 1994-12-09 1998-04-27 양승택 프레임 동기 장치(frame synchronizng device)
US7082516B1 (en) * 2000-09-28 2006-07-25 Intel Corporation Aligning instructions using a variable width alignment engine having an intelligent buffer refill mechanism
JP2002132775A (ja) * 2000-10-20 2002-05-10 Sharp Corp 検索情報生成装置
TW564623B (en) * 2002-02-22 2003-12-01 Via Tech Inc Device and method for comma detection and word alignment in serial transmission

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9163502B2 (en) 2010-12-03 2015-10-20 Wirtgen Gmbh Chisel holder, and chisel holder system comprising a chisel holder and a base part

Also Published As

Publication number Publication date
US7376152B2 (en) 2008-05-20
CN100373325C (zh) 2008-03-05
TW200532548A (en) 2005-10-01
US20050220151A1 (en) 2005-10-06
CN1609782A (zh) 2005-04-27

Similar Documents

Publication Publication Date Title
US6812799B2 (en) Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
US6804743B2 (en) Two step memory device command buffer apparatus and method and memory devices and computer systems using same
US7571297B2 (en) Data invalid signal for non-deterministic latency in a memory system
US6202119B1 (en) Method and system for processing pipelined memory commands
JP2000113669A (ja) 半導体記憶装置
JPS59157811A (ja) デ−タ補間回路
TWI285836B (en) Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length
JPH0934784A (ja) データ書込み回路、データ読出し回路及びデータ伝送装置
JP2002268941A (ja) 半導体装置
JP4908056B2 (ja) 半導体装置および半導体装置のテスト実行方法
JP2007272981A (ja) 半導体記憶装置
JP2003208788A (ja) 2ポートメモリによるバッファ
US7480188B2 (en) Memory Access apparatus
EP0661648A2 (en) Digital signal processing circuit
JPH10340596A (ja) データ記憶装置および半導体記憶装置
JP4651206B2 (ja) 半導体記憶装置および情報処理装置
JP3345501B2 (ja) 遅延回路
JP3544678B2 (ja) 半導体記憶装置
US20020083295A1 (en) Semiconductor memory
JP2000011637A (ja) Fifo型記憶装置
TWI358729B (en) Random access memory and executing method of data
JP3825198B2 (ja) データアクセス装置
JPH06250972A (ja) マイクロプロセッサ
KR930011390B1 (ko) 자동 전환장치의 어드레스 자동 리셋회로
JP2009145957A (ja) ステートマシン及びこれを用いた半導体集積回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees