TWI284903B - Method, apparatus, and system for memory test - Google Patents

Description

1284903 17253twf.d〇c/m 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種記憶體測試的方法，且特別是有 關於一種在同一台電腦上寫入串列存在檢測資料至記憶體 並執行功能測試的方法。 【先前技術】 φ 記憶體是電腦系統中不可或缺的構件之一，而 因應記憶體容量的日益增加，記憶體内部的資料管 理也將影響記憶體資料存取的效能。 習知技術對記憶體模組上之電子式可清除程式化 唯頃 $己體（Electrically Erasable Programmable Read-Only Memory，EEPROM)做程式化時，需藉由專用之寫入器 (Programmer)來執行。先將待測之記憶體模組安裝 在專用之寫入器進行對記憶體模組上之]5epr〇m寫 入SPD資料，待寫入完成後再將該待測之記憶體模 組安裝於測試主機板上進行測試。然而，採用上述技 術將資料燒錄到記憶體後’為了能夠檢查記憶體對廣到電 腦是否可以運作正常，常見的方法是將此記憶體移^測二 用的電腦上執行一連串的功能測試，而在燒錄電腦或治^ 與測試用電腦間的轉換，需要連續插拔記憶體，^僅^曰/夺 費力，且容易在插拔的過程中造成記憶體的磨損。、寸 為了改進上述缺點，隨後發展出的改進做法則是 直接從主機介面燒錄SPD資料到記憶體模組上$ 5 1284903 17253twf.doc/m 寫入器所需耗費兩次 EEPROM，如此將改善以往採用 插拔時間的缺點。 【發明内容】 有鑑於此’本發明的目的就是在提供—種記憶體測試 方法，藉由在同-台電腦上寫人串列存在檢測（seriai pres_Detect, SPD)冑料並執行功能測試，而 記憶體測試流程的目的。

本發明的再一目的是提供一種記憶體測試裝置，包括 一個儲存有SPD資料的儲存單元，而能夠經由_ 面，將此SPD #料寫入-待測記憶體模組，並執行功能測 忒，達到簡化記憶體測試流程的目的。 本發明的又一目的是提供一種記憶體測試系統，藉由 在同一台電腦的主機板上安裝待測記憶體模組及測^裝 置而此夠在SPD資料寫入後執行功能測試，達到簡化記 i思體測試流程的目的。 、一本叙月長1出一種§己憶體測試方法，適於在一台電腦上 式個待測記憶體模組，此方法包括下列步驟··首先， 分別安裝一個測試模組治具及一個待測記憶體模組於電腦 鈇機板上之個第一記憶體插槽及一個第二記憶體插槽， =後由測4模組治具寫入一個SpD資料至待測記憶體模 j之一记憶單元内，接著，由測試模組治具開啟電腦對此 个/則δ己憶體模組執行功能測試。 本發明的較佳實施例所述記憶體測試方法，其中 在安裝测試模組治具之前更包括下列步驟··先分別安裝一 6 1284903 17253twf.doc/m 個SPD來源記憶體模組及一個測試模組治具於電腦主機 板上之一個第二記憶體插槽及一個第四記憶體插槽上，並 自SPD來源記憶體模組下載SPD :身料至此測試模:且治具: …依照本發明的較佳實闕所述記憶體測試方法，上述 之第二記憶體插槽及第四記憶體插槽例如是第一記憶體插 槽及第二記憶體插槽其中之一。 Π μ —依照本發明的較佳實補職記憶朗試方法，其中 ί寫ί SPD資料至待測記憶體模組之後更包括判斷SPD 貝料疋否成功寫入，若寫入失敗，則判斷此待測記憶體模 組上之該記憶單元可能損壞。 依照本發明的較佳實施例所述記憶體測試方法，上述 之記憶單元包括EEPROM。 依照本發明的較佳實施例所述記憶體測試方法，立中 組之功能測試的步驟更包括判斷此:力能 ’若功能職不成功’關斷此待測記憶體 t 若功能測試成功，則判斷此待測記憶體模組之 功月b良好’並關閉電腦。 3本發明的較佳實施例所述記憶體測試方法，更包 僮體::裝二Γ寺測記憶體模組於電腦主機板上之多個記 i待“二ί ’，由測試模組治具將SPD資料寫入這 健二二讀，最後則由測試模組治具啟動此電腦’ 士=二待測記憶體模組執行功能測試。 夕；^’r^明的較佳實施例所述記憶體測試方法，上述 J。己^體―且包括同步動態記憶體（Synchronous 7 1284903 17253twf.doc/m

Dynamic Random Access Memory, SDRAM)、雙倍資料速 率（Double Data Rate，DDR)記憶體及第二代雙倍資料速 率（Double Data Rate 2, DDR2)記憶體其中之一。 依照本發明的較佳實施例所述記憶體測試方法，上述 之心丨思體插槽包括雙線上記憶模組（Dual In-line Memory Module，DIMM)插槽。 本發明提出一種記憶體測試裝置，包括一個記憶體、 一個傳輸介面及一個控制器。其中，記憶體係用以儲存一 筆SPD資料，而傳輸介面係用以傳輸此SpD資料，另外， 控制裔則是耦接至記憶體及傳輸介面，用以藉由傳輸介面 連接至一待測記憶體模組存取SPD資料。 依照本發明的較佳實施例所述記憶體測試裝置，上述 之記憶體包括EEPROM。 依照本發明的較佳實施例所述記憶體測試裝置，上述 之傳輸’丨面包括糸統管理匯流排（System Management Bus， Smbus)介面。 依照本發明的較佳實施例所述記憶體測試裝置，上述 之控制器包括複合可程式化邏輯裝置（Complex

Programmable Logic Devi% CPLD)控制器。 >依，本發明的較佳實施例所述記憶體測試裝置，其中 私工制$更包括用以藉由傳輸介面連接至—個來源模組下 載SPD資料。 、、 本發明提出-種記憶體測試系統，包括一個主機板、 -個中央處理單元、—個電源開關、—個待測記憶體模组、 8 1284903 17253twf.doc/m 及Z個傳輸介面。其中，中央處理單元係配 置；士、，’电源開關則亦配置於主機板上，適於在被 開啟=提供—電源給主機板，而待測記憶體模組係適於 入、反之第二記憶體插槽，而傳輸一 SPD資料至待 測記憶體触，並在傳輸完紐，啟動主機板上 門 :提=測St央處理單元控制對此待測麵^ 灯 此式，最後，傳輸介面則適於連接第一記情辦 插槽及第二記憶體插槽，而傳輸SPD資料。 . 依照本發明的較佳實施例所述記憶體測試系統，其中 =源開包括提供—個難電聊。赠咖办）給該測 试裝置。 依照本發明的較佳實施例所述記憶體測試系統， 待測記憶難組包括—記料元，適於儲存該spd資料。 依照^發明的較佳實施例所述記憶體測試系統，上述 之该§己憶單元包括eeprom。 依照本發明的較佳實施例所述記憶體測試系统，豆中 =則=置ϊΐ 一個記憶單元、一個傳輸介面匯雜- 個控動、中’記憶單元適_存SPD 料，而傳輸介 面匯流排騎於插人社機板之第二記憶 SPD資料，此外，控制哭#耦桩_ 向得物 諸a μ絲1 減德早&及傳輸介面匯 k排，而错㈣輸介面連接至待測記憶體模組存取SPD資 料0 、 9 1284903 17253twf.doc/m 本發明採用在測試用電腦主機板上插入一個記憶體測 試裝置，而能夠將SPD資料燒錄到同一台電腦上的待測試 €憶體模組上，並在燒錄完成後，直接啟動電腦對此待測 試記憶體模組執行功能測試，因此能夠減少不必要的記憶 體插拔動作，而達到簡化記憶體測試流程的目的。 一為讓本發明之上述和其他目的、特徵和優點能更明顯

易懂，下文特舉較佳實施例，並配合所附圖式，作 明如下。 【實施方式】 、、士圖1是依照本發明較佳實施例所繪示的記憶體測試方 ΪΓ"程圖。請參照圖1，本實施例係採用將一個載有SPD 的測試模組治具插入電腦主機板的記憶體插槽中，而 ，二對安I在同—台電腦的記憶體模組進行卿燒錄，並 錄完錢直接啟動電輯此記憶體·進行功能測 分別:的測_組治具及—個待測記憶體模組 衣在職用電腦主機板上的—個第—記憶體插槽及 未開^ 插槽（步驟S11〇)，此時，電腦的電源仍 二 趣組治具的電_是連 DDH2 ‘I #測5己憶體模組可以* SDRAM、DDR或 並不限制’ϋ而記鋪插槽射以❹職插槽，然而 L、犯圍’使用者當可視實際需要，在不脫離本發 10 1284903 17253twf.doc/m 明的精神下’抑其它種類的待測記憶體模組或是記憶體 插槽。 “接著，#由按下測試模組治具上的一組開始鍵 ，測試 換組治具將開始進行此待測記憶體模組的測試，先將儲存 於，試模組治具上之EEPR0M的SPD資料經由smbus介 面燒錄至待測記憶體模組的eepr〇m 其中’此，的燒錄動作可以是藉上驟模=上 之CPLD控制為所控制執行，然亦不限制其範圍。 然而，在寫入SPD資料的同時’測試模組治具的⑽ ^器亦會偵測SPD資料是否成功寫入（步驟㈣）， 麵侧咖如刪M損壞 LED若Λ入成功則在咖資料寫入完畢後（可藉由一 幻5〇)且、不士雪’測试輪組治具將會自動開啟電腦（步驟 (步驟腦開始對此待測記憶體模組執行功能測試 ^後’則由電腦判斷功能測試是否成功（步驟s 職不成功，則判斷此待測記憶體模組損壞（ );若功能測試成功，則判斷此待測記憶體模 月匕良好，並關閉該電腦（步驟Sl9〇)。 力 '心?Γ在一實施例中，在安襄測試模組治具及待•己 “奴拉組之前，更可以藉由將一個 亏只·^己 此消'·!試模組治具插入電腦主機板上 第”一二拉組及 及1第四記憶體插槽，再按下二 1284903 17253twf.doc/m 載鍵，而開始從SPD來源記憶體模組下冑咖資料，如 此則可因應不同的記憶體模组，提取不同的咖資料，而 可以增加SPD㈣燒錄上的彈性。而且，纟spD資料下 載完畢後（可藉由-LED燈提示），即可將此聊來源 記憶體模組移除，並接著插入待測記憶體模組，而不需將 此測試模組治具重複插拔。由此可知，上述之第三纪情體 插槽及第四記憶體插槽也可以是第一記憶體插槽或第4 Φ 憶體插槽其中之一，並不限制其範圍。 再者，在-實施例中，亦可同時安裝多個待測記憶體 果組於電腦主機板上的多個記憶體插 料依序將SPD資料寫人這些待測記憶體模組由=^在且 舄入完成後，自動啟動電腦，而依序對這些待測記憶體模 =執行功能職。其巾，上述之測試方法也可以是在將spD 2料寫入單-待測記憶體模組後即開啟電腦執行功能測 j’並在測試完成後，再進行下—個待測記憶體模組的spD 鲁靖寫人及功能測試動作’如此重複測試 測記憶體模組皆測試完畢為止。 ㈣的待 圖2是依照本發明較佳實施例所綠示的記憶體測試裝 方塊圖。請翏㈣2 ’本實施婦、採用―種包括

Si 介面23G及—個_' 220的記憶體 心式衣置200，其中，控制器220係分別耦接至記憶體 及傳輸介面230，並可藉由此傳輸介面23〇連接至一個 測記憶體模組而寫入儲存在記憶體21〇上的spD資料。此 外，本實施例之記憶體測試裝£200亦可藉由傳輸介面謂 12 1284903 ]7253twf.doc/m 連接至-個來源模組下载SPD資料。其中，記憶體2i〇可 以是一個迎m〇M、傳輪介面23〇可以是一個smbus介 =而控制II22G可以是_#cpLD控制器，然並 其範圍。 圖3是依照本發明較佳實施例所纷示的記憶體測試系 、洗方塊圖H照圖3，本實施例之記憶體測試系統3〇〇 包，二個主機板3H)、-個配置在主機板31。上的中央處 2::11 -兩個分別配置在主機板310上的第-記憶體 曰及第二記憶體插槽313、一個電源開關32〇、一個 藉由傳輸介面匯流排333插入主機板31〇第-記憶體插槽 =2的測試裝置33〇以及一個連接第一記憶體插槽犯及 弟二記憶體插槽313的傳輸介面314，其中測試裝置中更 包括-個記憶單元331及一個控制器332，且控制器说 係連接至電源開關320。其中，上述的記憶單元別可以 f 一個EEPROM、㈣器332可以是一個cpLD控制器、 第一記憶體㈣及帛二記憶體插猶河以是_Μ插槽 以及傳輸介面可以是—個Smbus介面，錢不限制其範圍曰。 、^實施例係先將測試t置330及待測記憶體模組34〇 分別藉由傳輸介面匯流排333及傳輸介面匯流排342插入 測試用電腦主機板310上的第一記憶體插槽及第二記 憶體插槽313中，並在插入後由將儲存於記憶單元331的 ^ 5料經由傳輪介面314傳送至待測記憶體模組3 4 〇的 °己^單元341中燒錄，燒錄完成後，由測試裝置330的控 制益332啟動主機板31〇之電源開關32〇提供電源給主機 13 1284903 17253twf.doc/m 板3I0上的中央處理單元3H，並由中央處理單元控 制對待測記憶體模組340執行功能測試，待功能測試完成 後，即由中央處理單元311控制關閉電源開關32〇而關機。 其中，記憶單元341也可以是一個EEPROM，而待測記憶 體模組340則可能是一個SDRAM、DDR或DDR2，亦不 限制其範圍。 、上、，、示上所述，在本發明之記憶體測試系統中，因採用在 ，試:1腦主機板上插入一個記憶體測試裝置，而能夠在 同-台電腦上對-個制試記憶雜組執行spd 試’因而可以減少不必要的記憶體插拔動 乍，達到間化記憶體測試流程的目的。 雖財㈣已喊佳實關揭露 限定本發明，任何孰 ……I非用以 和範圍内，在不脫離本發明之精神 法流i圖。、〜本1日月㈣實施例崎示的記憶體測試方 置方圖。、、、本1明較佳實施例崎示的記憶體测試裝 統方Z是依照本發日她佳實施例所繪示的記憶體測試系 【主要元件符號說明】 文衣測趣組治具及待測記憶體模組 14 1284903 17253twf.doc/m S120 :燒錄SPD資料 S130 :判斷SPD資料是否成功寫入 S140 :此待測記憶體模組上之EEPROM損壞 S150 :開啟電腦 S160 :執行功能測試 S170 :判斷功能測試是否成功 S180 :此待測記憶體模組損壞 S190 :此待測記憶體模組功能正常 200 :記憶體測試裝置 210 :記憶單元 220 :控制器 230 :傳輸介面 300 :記憶體測試系統 310 :主機板 311 :中央處理單元 312 :第一記憶體插槽 313 :第二記憶體插槽 314 :傳輸介面 320 :電源開關 330 :測試裝置 331 :記憶單元 332 :控制器 333 :傳輸介面匯流排 340 :待測記憶體模組 15 1284903 17253twf.doc/m 341 :記憶單元 342 :傳輸介面匯流排

16

Claims (1)

1284903 17253twf.doc/m 十、申請專利範圍： 1·一種記憶體測試方法，適於在一電腦上測試一待測 5己fe體模組，該記憶體測試方法包括下列步驟·· 、 分別安裝一測試模組治具及該待測記憶體模組於該電 腦主機板上之一第一記憶體插槽及一第二記憶體插槽； 由该測試模組治具寫入一串列存在檢测（ Presence Detect，SPD)資料至該待測記憶體模組上之一 憶單元；以及 ° 由該測試模組治具開啟該電腦，並由該電腦對該待測 記憶體模組執行一功能測試。 2·如申請專利範圍第1項所述之記憶體測試方法，直 中在安裝該測試模組治具之前更包括下列步驟： " 刀別女裝- SPD來源記憶體模組及該測試 主機板上之一第三記憶體插槽及一第四記憶體插 模組=咖來源記‘_驗下_SPD資料至該測試 ㈣ϋ申明專利範圍第2項所述之記憶體測試方法，复 :弟二義、體插槽及該第四記憶體插槽包括為該 ς 憶體插槽及該第二記憶體插槽其中之—。 4 二如中請專利範圍第}項所述之記憶體測試方法，直 該咖資料至該待測記憶體模組之後更包括; 判斷该SPD資料是否成功寫入；以及 17 1284903 17253twf.doc/m 若寫入失敗，則判斷該待測記憶體模組上之該記憶單 元損壞。 5.如申請專利範圍第1項所述之記憶體測試方法，其 中該記憶單元包括電子式可清除程式化唯讀記憶體 (Electrically Erasable Programmable Read-Only Memory, EEPROM) 〇 6·如申請專利範圍第1項所述之記憶體測試方法，其 中執行該待測記憶體模組之該功能測試的步驟更包括： 判斷該功能測試是否成功； 若該功能測試不成功，則判斷該待測記憶體模組損 壞，以及 若該功能測試成功，則判斷該待測記憶體模組之功能 良好，並關閉該電腦。 7·如申請專利範圍第1項所述之記憶體測試方法，更 包括： 同時安裝多個待測記憶體模組於該電腦主機板上之多 個記憶體插槽； 依序由該測試模組治具將該SPD資料寫入該些待測 記憶體模組；以及 由該測試模組治具啟動該電腦，並由該電腦依序對該 些待測記憶體模組執行該功能測試。 8·如申請專利範圍第1項所述之記憶體測試方法，其 中該待測記憶體模組包括同步動態記憶體（Synchronous Dynamic Random Access Memory，SDRAM)、雙倍資料速 18 1284903· 17253twf.doc/m 率（Double Data Rate，DDR)記憶體及第二代雙倍資料速 率（Double Data Rate 2, DDR2)記憶體其中之一。 9·如申請專利範圍第1項所述之記憶體測試方法，其 中該記憶體插槽包括雙線上記憶模組（Dual h-line Memory Module，DIMM)插槽。 10·—種記憶體測試裝置，包括： 一記憶體，用以儲存一 SPD資料； 一傳輸介面，用以傳輸該SPD資料；以及 一控制器，耦接至該記憶體及該傳輸介面，用以藉由 該傳輸介面連接至一待測記憶體模組存取該SPD資料。 Π·如申請專利範圍第1〇項所述之記憶體測試裝置， 其中忒a己憶體包括電子式可清除程式化唯讀記憶體。 12·如申請專利範圍第1〇項所述之記憶體測試裝置， 八中u亥傳輸w面包括糸統管理匯流排（gystem Management Bus，Smbus )介面。 13·如申請專利範圍第1〇項所述之記憶體測試裝置， 其中該控制器包括複合可程式化邏輯裝置（c〇mplex Programmable Logic Device，CPLD)控制器。 14·如申明專利範圍第1〇項所述之記憶體測試裝置， 其中該控制器更包括用以藉由該傳輸介面連接至一 spD 來源記憶體模組下載該SpD資料。 a-種記憶體測試系統，適於測試—待測記憶體模 組亥待測§己憶體模組係插入一測試用電腦之一主機板 的-弟-記憶體_巾，該記憶體戦系統包括： 19 1284903 17253twf.doc/m 槽 .該主機板’包括該第—記憶體插槽及—第二記憶體插 一中央處理單元，配置於該主機板上； 一電源開關，配置於該主機你μ 提供-電源給該域板驗上，柄在被開啟時， &憶體插 槽，而傳輸一 SPD資料至該待測記 測試裝置，適於插入該主機板之該第 憶體模組，並在傳輸完 m動該主機板上之該電源開關提供該電源，由 及处理早兀控制對該待測記憶體模組執行—功能測試;/以 俨雕：傳輸介面，適於連接該第一記憶體插槽及該第二呓 k、胜插槽’而傳輸該SPD資料。 。 W如申請專利翻第15項所述之記紐測試系統， ，、中该電源開關更包括提供該電源給該測試裝置。 t I7.如申請專利範圍第15項所述之記憶體測試系統， /、中该包括一記憶單元，適於儲存該SPD資料。 如申請專利範圍第17項所述之記憶體測試系統， '、中該記憶單元包括EEPROM。 19·如申請專利範圍第15項所述之記憶體測試系統， 其中該蜊試裝置包括： 一記憶單元，適於儲存該SPD資料； 一傳輸介面匯流排，適於插入該主機板之該第二 脸插槽’而傳輸該SPD資料；以及 20 1284903 17253twf.doc/m μ-控制器’ _至該記憶單元及該傳輪介面匯 而措由該傳輪介面連接至職測記紐模 ^ 資料。 邊SPD 20. 如申請專利範圍g 19項所述之記憶體測 其中該記憶單元包括EEPROM。 21. 如申請專利範圍第19項所述之記憶體測試系統， 其中該控制态包括CPLD控制器。 μ 22. 如申請專利範圍第15項所述之記憶體測試系統， 其中該待測記憶體模組包括SDRAM、DDR及DDR2其中 之一0 23·如申請專利範圍第15項所述之記憶體測試系統， 其中該第一記憶體插槽及該第二記憶體插槽包括為dimm 插槽。 24·如申請專利範圍第15項所述之記憶體測試系統， 其中該傳輸介面包括Smbus介面。 21