TWI283028B - Method of forming variable oxide thicknesses across semiconductor chips - Google Patents

Method of forming variable oxide thicknesses across semiconductor chips Download PDF

Info

Publication number
TWI283028B
TWI283028B TW091112548A TW91112548A TWI283028B TW I283028 B TWI283028 B TW I283028B TW 091112548 A TW091112548 A TW 091112548A TW 91112548 A TW91112548 A TW 91112548A TW I283028 B TWI283028 B TW I283028B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
layer
porous
thickness
forming
Prior art date
Application number
TW091112548A
Other languages
English (en)
Inventor
S Sundar Kumar Iyer
Suryanarayan G Hegde
Erin Catherine Jones
Harald F Okorn-Schmidt
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TWI283028B publication Critical patent/TWI283028B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Description

1283028 — ~^^ 五、發明說明（1) 發明背景 程，特：：3 ί ?半導體底材上製造積體電路元件之製 之製程。/在半導體底材表面製造不同厚度氧化介電層 在^·造dram積體.電路_0至 j. ^ ^ λ» a 須製備不同氣化厗戶1時，在丰晶方的不同區域， 化製程，在i η以因應*同電壓需求。已知熱氧 是以蝕刻製程把f製得不同間氧化厚度，典型方法像 層，而需存右P:=匕層從此區域移除，而得到一薄氧化 此類習知的!i r方t的區域，便通常以光罩抵擋餘刻。 乾氧或濕氧t=、、’包括乾乳或f氧狀態之常壓法、 習知方币〜回法、以及電鍍氧化法。然而，因此 】Kfiit重步驟，而使得與製造相關的時間、ί 战本和原料皆增加。 ^ 發明概要 包含:2:面形成不同厚度氧化層的方法， 在覆蓋的半導體“表面：覆=口 ： 面，並接著 露出元件隔離區。之後，i加層以曝 度的第二氧化層，且第?成-具有第二厚 示 与度大於第二厚度。
4ΙΒΜ0211Ί1-替換 5_092806.ptc 第6頁 =率差異值，移除光阻材質層，氧化半導以=乳 ，在曝露的半導體底材表面，形成一具有，材表面， 氧化層，並在覆蓋的半導體面二’旱度的第一 1283028 案號 91112548 修正 年95.月9. 28曰 五、發明說明（2) 發明詳細說明 有關本發明之方法’圖1說明半導體底材1〇包含一或 多個主動區’包含一或多個以淺溝槽隔離（shal low trench isolation, STI)形成定義明確之溝槽12，此淺溝 槽1 2背對半導體底材1 〇表面可充填氧化物，以形成一元件 隔離區。利用ST I形成的溝槽隔離區，其優點為橫越其整 個側面範圍提供元件隔離，並提供更平坦結構。可以作為 半導體底材材質的有本質為半導體的材質，亦即材質本身 具有一些天然的電子傳導能力，及/或導電值介於電絕緣 材和導電材之間的材質’如週期表中IV A族之半導體元 素二像是矽和鍺；以及包含至少其中一種ΙΠ A族和v人族 之兀素組成的混合物，像是砷化鎵和磷化錄；及/或118 族和VI A族，或包含前述至少其中一種半導體底材材質之 化合物，及其類似物。 更明確地說，半導體底材材質經由摻雜摻質（d〇pant) 以促進前述本質為半導體材質之導電性，而可使用之摻質 包含N型摻質，舉凡三氧化銻、三氧化砷及五氧化磷（固' 體）、氯氧化磷（液體）、砷化三氫和磷化氫（皆為氣體）； 或是P型摻質，舉凡三氧化硼和氮化硼（固體）、三溴化硼 (液體）、乙硼烷和三氣化硼（皆為氣體）。已摻雜之半導體 底材1 0也可作弟一次摻雜以形成N — p或p — n接合，或是同塑 摻雜以至於不形成接合。半導體底材丨〇可使用多種方法摻 雜一次或多次，比如說擴散製程、離子植入製程、以及包 含前述至少一種方法的組合，及類似方法。
4IBM0211TW-替換頁-092806, ptc 第7頁 1283028 —_—__^號 91j 12548 五、發明說明（3) 95. 9. 28 年 月 曰 修正
圖2中，一光阻材質層1 4沉積在半導體底材1 〇上，而 光阻材質的選擇是基於半導體底材1 〇表面的尺寸需求，以 及其他的因素，如相容性（per f orm ance capab i 1 i t i es )、 功能性和物理特性，像是解析度、黏著性、光阻曝光速 度’敏感性和曝光源，針孔，微粒和污染等級，覆蓋步驟 和熱流，或是固體含量、黏度、表面張力、折射指數、儲 存和光阻材質的控制、光和熱敏性、黏度敏感性和半衰 期，以上所列舉非作為限制條件。更明確地是，光阻材質 所形成的光罩覆蓋區域，於揭露製程（discl〇sed 、 process)中可使覆1區域免於孔隙的產生。可用之光阻材 質包含I - 1 i ne 3 2 5 0光阻材（日本川崎市東京應化工業株式 會社製造）、Μ 2 0序號光阻材質，如μ 2 0 G、Μ 2 2 G及其類似物 (曰本東京JSR公司製造）、以及深紫外線光阻材質如 UV82(由 Massachusetts Mar 1 borough之 L·L·C· Shipley 公 司製造）、以及包含前述至少其中一項光阻材質的化合物 及其類似物。
光阻材質可使用習知光罩技術沉積在半導體底材丨〇表 面上，包含顆粒移除、脫水（如脫水烘烤）和塗底（如沉浸 塗底、旋轉塗底及蒸氣塗底，此方法已揭露於c〇1Uns等 人之美國專利第3, 549, 3 6 8號），或是光阻旋塗製程（如靜 態旋塗製程、動態塗佈製程（包括移動手臂塗佈，手動和 自，旋塗機），背側塗佈製程（例如軟烤、熱板如手動、線 上單aa圓、移動皮帶、紅外線烤箱移動皮帶 '微波烘
4IBM02im-替換頁-092806.ptc 第8頁 1283028 ^-盤 _ K 序.28 日 修正 五、發明說明（4) — 一"· --一-一~一 ^ 1以及枝準和曝光製程（如接觸校正器' 鄰近校正器、 ^田投影校正器、步進機、階段和掃描校正器、χ_光校正 二電子束杈正态、混合和相配校正器、以及一曝光硬烤 】件與前述任一校正器結合），或是包含前述至少一項光 技術的組合’和其類似方法。 安ν於圖3中，使用光罩或標線圖案（reticle pattern)圖 y匕與舞刻光阻材質層14，而在半導體底材1〇上形成一或 二=的兀件隔離區丨6，經由光阻圖案的開口 ，即利用光罩. 〔^線’從半導體底材表面的上層蝕刻移除底材材質，不 =疋使用濕式或乾式化學反應，或半導體底材材質的物理 ❿2除。適合的蝕刻方法包含濕式蝕刻技術（例如濕式喷 = 刻、氣相姓刻）和乾式蝕刻技術（例如電漿蝕刻、平面 I ^蝕刻、離子束蝕刻 '反應性離子蝕刻（RIE) )，或是包 έ $述至V —種飯刻方法的組合，及其類似方法。選擇蚀 刻劑（etchants)所基於的物理特性主要為，良好的蝕刻選 ^ 即用來將半導體底材1Q的上層均勻移除，而不會破 壞下層材質，以及製程因素的考量，如不完整蝕刻、過度 餘刻、底切、選擇性、非等向性/等向性儀刻等，上述列 舉非為限制條件。 在_ 4中’在半導體底材1 0上，可沉積或形成一層以 上的夕孔丨生石夕晶層1 8，其方法包含電解、利用石夕晶化學來 源如四氯化矽、矽甲烷、二氯矽烷和類似物之磊晶製程， 使用化學氣相沉積（CVD)技術，或選擇磊晶矽製程、多晶
4ΙΒΜ021ΐπ-替換頁-〇928〇6.ptc 1283028 9 2〇 案號91112548_年抑.另·^曰 修正_ ------- ； ^ ~~ · ： ： ----- 五、發明說明（5) 矽和非晶石夕（ amorphous s i 1 i con)沉積技術，或包含前述 至少其中一項方法的組合，及其類似方法。而其中的CVD 系統係包含常壓化學氣相沉積（APCVD)技術，如水平管誘 導加熱、桶狀放射誘導力ϋ熱APCVD、薄烤（pancake)誘導力π 熱APCVD、連續誘導加熱APCVD、和水平誘導加熱APCVD及 其類似方法，或是低壓化學氣相沉積（LPCVD)技術，如水 平誘導對流加熱LPCVD、紫外光真空（UHV/CVD)和其類似方 法，或是電漿促進化學氣相沉積（PECVD)技術，如水平垂 直流PECVD、桶狀放射加熱PECVD、水平管PECVD、高密度 電槳（HDPCVD)和其類似方法。當矽的化學來源為含矽化合& 物時，可橡用磊晶方法，如氣相磊晶（VPE)、分子束磊晶 (MBE)、金屬有機CVD(MOCVD)和其類似方法作為沉積製 程。同樣地，其他可長成矽晶的製程，係包含電解法，或 包含電解法的組合和其類似方法ό
更特別地是，多孔性矽晶層丨8可沉積或生長在半導 底材1 0上’較佳是在已暴露的矽晶區，藉由把半導體底 1〇沉浸在含有氫氟酸（HF)、氧化劑、和溶劑（例如乙醇、 ^醇、非質子性溶劑，以及包含前述至少一種溶劑的 二=和其^似物）的溶液中。此溶液的成分比為丨：χ : y jUrT。於化劑的值約1到約50 〇，“目當於溶劑的值 二古…二，浸半導體底.材10時，溶液中通過約〇. 1 孔性妙^曰女，公分（Ma/cm2)的電流。此製程藉由把 、束率姜=二Γ二1孔性石夕晶，而增加已曝露石夕晶區的氧 ^ 半導體底材的元件隔離區1 6内形成多孔
1283028 案號 91Π2548 95. 9. 28 年 月 曰 五、發明說明（6) 修正 石夕晶層18，同時光阻材質層14阻止多孔性石夕晶層18，、> 導體底材1 0表面的其他區域形成。 9 ’在半 在 體底材 晶剝除 酚的有 乾式剝 組合， 二氧化 阻剝除 材質的 染，半 材質層 露區域 圖5中，利用光阻剝除法，使光阻材質層14從丰莫 10上移除。當把光阻材質從半導體底材表面， ’所使用的光阻剝除法可包含濕式化學剝除法^ 機剝除劑、溶劑/胺類剝除劑、特有濕式剝除’、ϋ 徐法，以及包含前述至少一項濕式化學剝徐方^法 和其類似方法。當從非半導體表面或絕緣表面/，如 石夕、氮化石夕或多晶矽剝除光阻材質時，所使用二 法可利用硫酸和氧化溶液，以及包含前述至少一項 混合物和其類似物。而一旦光罩剝除，移除=阻厂、 導體底材1 0便為潔淨。如圖5所示，一旦移除光且7 1 4 ’半導體底材1 〇便包含溝槽丨2、非孔性矽晶的曝 、含有多孔性矽晶層18的元件隔離區16。
於圖6中，可使用數種方法氧化半導體底材IQ，為了 在半導體材質上方沉積氧化材質，及/或形成氧化層，即 閘氧化層’而使用的氧化材質包含Si〇2、Α1 203、Hf 02、
Ti 02，以及包含前述至少一個氧化物的化合物，及其類似 物。除此之外，使用的氧化材質，或氧化材質的化合物， 係相當於半導體底材材質的特定型態，舉例、來說，當使用 矽晶半導體底材時，其相關的氧化物最可能是Si〇2的氧化 物，或是包含S i 0 2的化合物。沉積氧化物，或是形成氧化 層的方法，可包含熱氧化技術、如揭露之CVD技術，以及
4IBM0211TW-替換頁-092806,ptc 第Π頁 1283028 95. 9. 28 案號91112548_年 月修正 __ 五、發明說明（7) 如揭露之PECVD技術、原子層CVD技術（ALCVD)和其類似技 術。此類方法在溫度從約7 5 0 °C到約8 0 0 °C之間，可用於選 擇性地氧化多孔性石夕晶層1 8。含有不同氧化層厚度的二個 以上氧化層、閘氧化層或多重間氧化層厚度，較佳係自半 導體底材1 0的非孔性石夕晶區和多孔性石夕晶層1 8上形成。 舉例來說，在多孔性石夕晶層1 8上形成厚度為a的第一 氧化層2 0，在半導體底材1 〇的非孔性矽晶區形成厚度為β 的第二氧化層2 2，因為多孔性矽晶與非孔性矽晶相較，擁 有較南不同氧化速率和較大的表面體積比 (sin:face-to-volume ratio)，所以第一氧化層的厚度（大 於第二氧化層的厚度B。而因非孔性矽晶具有小的表面體 積比，致使當半導體底材10被氧化時，形成於非孔性石夕晶 表面的第二氧化層22，並不擴散進入非孔性矽晶内。相對 來看，多孔性矽晶的表面體積比高達2〇〇到約1〇〇〇平方公 =/立方公分，致使當氧化時，第一氧化層2〇會擴散進入 夕孔性矽晶層18，並形成於多孔性矽晶層18表面下，此乃 ，多孔性砍晶具有大的表面體積比。結果，當氧化進行 2二ί ί性砂晶表面，會有較大量的二氧化石夕形成 i〆石日日又面。於是，第一氧化層20的厚度人將大於 弟一氧化層2 2的厚度B 〇 本發明在半導體底材上 較於其他方法具有數個優點 因為其他的方法需要多重氧 形成不同氧化厚度的方法，相 ，如低製程時間和成本需求， 化步驟，如一些附加步驟為植
4IBM0211TW-替換頁-092806.ptc 第12頁 1283028 入氮以降低氧化速盎卜 - k率、植入氬、氧、矽、及/或氟和其類 似物，以促進氧化速率，以及選擇性地摻雜半導體底材的 特疋面積在不同製程狀態下，如濕氧和乾氧，不同溫度 範圍，和其類似狀態。結果這些需要多重製程少驟的其他 方法，會因耗費額外的時間和人力，而增加製造成本。 對地，如圖1到圖6的方法中，在多孔性和非孔性 以單一步驟便可沉積二個以上包含不同氧 日日吐， 層，使此方法只需較少時間用於離子植入，=又的氧化 達到預定結果，因而降低成本。 亚以較少人力 此處所列舉之全部專利和參考文獻，皆心 資料。 …本案之參考 因此，以上所述僅為本發明之較佳實施例 用以限定本發明之申請專利範圍；凡其它未脫巳，並非 揭示之精神下所完成之等效改變或修飾，均本發明所 之申請專利範圍内。 ％、匕含在下述
1283028 案號 91112548 年% 28日 修正 圖式簡單說明 本發明將配合以下圖示說明來更加詳細描述，而非用 以限制本發明： 圖1至圖6為在半導體晶方上製造不同氧化厚度製程步 驟的截面示意圖。 圖式元件符號說明 10 半導體底材 12 淺溝槽 14 光阻材質層 1 β 元件隔離區 18 多孔性矽晶層 2 0 第一氧化層 22 第二氧化層
4IBM0211TW-替換頁-092806.ptc 第14頁

Claims (1)

  1. 5鄕8¾)¾卷(東)正本
    t號 __91_jl2548 ------ 六、申請專利範圍 ^ 一^ 人在半導體底材表面上形成不同厚度氧化層的方 法，包含： 阻材質層覆蓋且圖案化於—半導體底材 ί阻材質覆蓋的半導體底材表面上，移除部分的光 阻材貝層以曝露出一元件隔離區（device is〇iated region)； 增加一曝露之半導體底材表面的氧化速率差異值，勺人 把一曝露的半導體底材材質從一非轉匕= 孔性矽晶材^ / 柯&殳為—多 移除該光阻材質層； 氧化該半導體底材表面； 形成一具有第一厚度的第一氧化於曝雜 材表面；以及 、邊曝路之丰導體底 =成，、有第一厚度的第二氧化層於該覆蓋之半導體 材表面，其中該第一厚度大於該第二 體底 ^，一 &在半導體底材表面上形成不同厚度氧化層的方 $ 阻2質層覆蓋且圖案化於-半導體底材表面上· 在忒先阻材貝覆蓋的半導體底材表面，移的光 region)； 增加一曝露之丰導體底材表面的氧化里 把一曝露的半導體底材材質從-非孔性』材‘
    4ΙΒΜ0211Ί1-替換頁-092806, ptc 第15頁 1283028 —_ 案號 91112548_年 95· M gg曰 修正______ 六、申請專利範圍 孔性石夕晶材； 移除該光阻材質層； 氧化該半導體底材表面； 形成一具有第一厚度的第一氧化層於該曝露之半導體底 材表面；以及 形成一具有第二厚度的第二氧化層於該覆蓋之半導體底 材表面，其中該第一厚度大於該第二厚度，其中增加氧化 速率差異值的步驟，更包含把該半導體底材沉浸於溶液 中，且通過約0 . 1到約3 0 0毫安培/平方公分的電流。 3. 如申請專利範圍第2項之方法，其中該溶液包含氫氟 酸、一氧化劑和一溶劑，其中該溶劑可由乙醇、乙二醇、 非質子性溶劑、和含有上述至少一個溶劑之化合物所構成 的群組中所選出。 4. 如申請專利範圍第1項之方法，更包含使用淺溝槽隔離 (shallow trench isolation)以形成一淺溝槽。 5. 如申請專利範圍第4項之方法，更包含充填淺溝槽以形 成一元件隔離區。 6. 如申請專利範圍第1項之方法，其中移除部分光阻層的 步驟，更包含餘刻該光阻層。
    4IBM0211TW-替換頁-092806.ptc 第16頁 1283028 年胳$ 28 i 號 91112FU 只 六、申請專利範圍 包種含在半導體底材表面上形成不同厚度氧化層的方 =-光阻材質層覆蓋且圖案化於 在該光阻材質覆蓋的半導 冷體底材表面上； region); ce isolated 增加-曝露之半導體底材表面的氧 把一曝露的半導體底材材質從一 ^率差，、值，包含 孔性矽晶材； 、、 非孔性矽曰曰材轉變為一多 移除該光阻材質層； 氧化該半導體底材表面； 形成一具有第一厚声的笛 §： v 材表面；m 4的弟一氧化層於該曝露之半導體底 形成一具有弟二厚唐的笛-气K? 材表面，其中該第一厚产大二 層於該覆蓋之半導體底 -氧化層的步驟，-厚度’其中形成該第 梦晶層上形成-第料導體底材表面的—多孔性 8. 一種在半導體底材表 法，包含·· 表面上形成不同厚度氧化層的方 以一光阻材質層覆甚 在該光阻材質覆蓋以=:::導體底材表面上； 阻材質層以曝露出-元5表面上，移除部分的光 region)； ^^^^^(dev1Ce isolated 4IBM0211TW-替換頁-092806.ptc 1283028 案號 91112548 —95^9. 修正 六、申請專利範圍 增加一曝露之半導體底材表面的氧化 ί一曝露的半導體底材材質從-非孔性矽Ϊ;異值，包含 孔性矽晶材； 日日材轉變為—多 移除該光阻材質層； 氧化該半導體底材表面； 材第-厚度的第-氧化層於該曝露之半導體底 形成一具有第一厚度的第二氧化層於該 一 該第 非孔性 材，面，其中該第一厚度大於該第二厚度，=之半導體底 一氧化層的步驟，更包含在該半導體底妾二中形成 矽晶層上形成一第二氧化層。 &面的 9.如申請專利範圍第}項之方法，其中形成节笛 的步驟，更包含在該曝露的半導體表面上，^弟—氧化層 化材質而形成一具有第一厚度的第一氧化層。1用沉積一氧 10.如申請專利範圍第丨項之方法，其中形成嗜 卜 層的步驟，更包含在該覆蓋的半導體底材表面Λ上，·化— 積一氧化材質而形成一具有第二厚度的第二氧化層。队 11 · 一稜在半導體底材表面製造多重閘氧化層厚度 (multiple gate oxide thicknesses)的方法，包 以一光阻材質在一半導體底材表面形成光罩，·严 钱刻該半導體底材的部分表面；
    4IBM0211TW-替換頁-092806. ptc 第18頁 95. 9. 28
    1283028 案號 91112548 六、申請專利範圍 # # ^ ^ ^ ^ It ^ # f # € ^ ^ ^ ^ ^ ^ ^ ^ 剝除該光阻材質； 氧化該半導體底材表面：以及 形成二個以上的閘氧化層，其中一第— 儿 成於該半導體底材表面的一多孔性石夕層甲°一羊曰門公 氧化層形成於該半導體底材表面的一非孔 j:問f 包含t: i ^第11項之方法’其中的轉變步驟，更< 匕β ί巴。哀半^體底材沉浸於氮氣酸 ^ ^ 到約侧毫安培/平方公分的 ，包一含種:在半導體底材表面形成不同厚度氧化層的方 以一光阻材質在一半導體底材表面形成光 蝕刻該半導體底材的部分表面; 剝徐該光阻材質厂^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ g 氧化該半導體底材表面；以及 生成二個以上的氧化層，中一第一 ^ 』 半導體底材表…刻部分二中第„弟氧 ^ ^ ^ Φ ^ # ^ ,(| „; ： χ ^ ^ ^ ^ ^ ^ ^ ^ ^ 刀且位於忒多孔性矽晶層上之該
    41 Mm 1TW-替換頁 _ 092806. Ptc 第19頁 1283028 案號 91112548 95. 9. 28 年 月 曰 修正 六、申請專利範圍 第一氡化層的厚度大於該第二氧化層的厚度 14.如申請專利範圍第13項之方法，其中形成一多孔性矽 晶層的步驟，係將該半導體底材表面的經蝕刻部分，從一 非孔性矽晶材轉變為一多孔性矽晶材。 1 5 ·如申請專利範圍第1 3項之方法，其中形成一多孔性石夕 晶層的步驟，係將一多孔性矽晶材料層沉積在該半導體底 材表面的經飯刻部分上。
    4IBM0211TW-替換頁-092806.ptc 第20頁
TW091112548A 2001-06-11 2002-06-10 Method of forming variable oxide thicknesses across semiconductor chips TWI283028B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/878,556 US20020197836A1 (en) 2001-06-11 2001-06-11 Method of forming variable oxide thicknesses across semiconductor chips

Publications (1)

Publication Number Publication Date
TWI283028B true TWI283028B (en) 2007-06-21

Family

ID=25372272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091112548A TWI283028B (en) 2001-06-11 2002-06-10 Method of forming variable oxide thicknesses across semiconductor chips

Country Status (4)

Country Link
US (1) US20020197836A1 (zh)
KR (1) KR20040008172A (zh)
TW (1) TWI283028B (zh)
WO (1) WO2002101823A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
AU2003205104A1 (en) * 2002-01-11 2003-07-30 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices
TW556316B (en) * 2002-09-25 2003-10-01 Nanya Technology Corp A method of fabricating a shallow trench isolation with high aspect ratio
US7012316B1 (en) 2004-09-17 2006-03-14 International Business Machines Corporation Isolation structures in semiconductor integrated circuits (IC)
JP4677331B2 (ja) * 2005-11-30 2011-04-27 エルピーダメモリ株式会社 島状の分散構造を備えた半導体チップおよびその製造方法
US20150017774A1 (en) * 2013-07-10 2015-01-15 Globalfoundries Inc. Method of forming fins with recess shapes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335656A (ja) * 1997-06-03 1998-12-18 Toshiba Corp 半導体装置の製造方法
KR100252856B1 (ko) * 1997-12-26 2000-04-15 김영환 반도체 소자의 제조 방법
JP3194370B2 (ja) * 1998-05-11 2001-07-30 日本電気株式会社 半導体装置とその製造方法
US6335262B1 (en) * 1999-01-14 2002-01-01 International Business Machines Corporation Method for fabricating different gate oxide thicknesses within the same chip

Also Published As

Publication number Publication date
KR20040008172A (ko) 2004-01-28
WO2002101823A1 (en) 2002-12-19
US20020197836A1 (en) 2002-12-26

Similar Documents

Publication Publication Date Title
US5192708A (en) Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization
TW201616603A (zh) 利用佈植的可流動膜性質調諧
TW201007956A (en) Nitrided barrier layers for solar cells
JPS6072268A (ja) バイポ−ラ・トランジスタ構造の製造方法
JP2006253310A (ja) 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
CN109427587A (zh) 栅极介电材料的形成方法
TWI263252B (en) Method for forming STI structures with controlled step height
JPS5950233B2 (ja) シヨツトキ・バリア装置の形成方法
TWI283028B (en) Method of forming variable oxide thicknesses across semiconductor chips
TW402789B (en) Method of forming planar isolation and substrate contacts in simox-soi
TW530383B (en) Method of forming a contact plug for a semiconductor device
JPS5879762A (ja) サブミクロンバイポ−ラトランジスタ及びその製造方法
JPS62290173A (ja) 半導体集積回路装置の製造方法
KR860001586B1 (ko) 반도체장치 및 제조방법
JPH0198261A (ja) 選択的に成長したエピタキシャル層の横方向範囲を制御した側壁コンタクトバイポーラトランジスタ
TW200410317A (en) Semiconductor device and method of manufacturing the same
JPS593851B2 (ja) 誘電体分離方法
US11984362B1 (en) Control of locos structure thickness without a mask
Ghezzo et al. Laterally sealed LOCOS isolation
JPH01143231A (ja) 半導体装置の製造方法
JPH08264634A (ja) 半導体装置における分離形成方法
TW449858B (en) Method for forming buried layer inside semiconductor device
JPH0456222A (ja) 半導体装置の製造方法
JPH0155585B2 (zh)
JPS5895868A (ja) 半導体装置の製造方法