TWI282157B

TWI282157B - A modular integrated circuit chip carrier

Info

Publication number: TWI282157B
Application number: TW092104108A
Authority: TW
Inventors: Kenneth J Kledzik; Jason Engle
Original assignee: Legacy Electronics Inc
Priority date: 2002-02-26
Filing date: 2003-02-26
Publication date: 2007-06-01
Also published as: JP2006186391A; WO2003073506A3; CN100481444C; CN1650429A; EP1481424B1; KR20050077730A; JP2006505919A; AU2003216362A1; EP1481424A2; HK1071637A1; TW200402854A; MY135660A; ES2440770T3; WO2003073506A2; KR100980356B1

Description

1282157 玖、發明說明：【發明所屬之技術領域】本發明係與一積體電路晶片承載件有關，更明確言之，本發明係關於一承載件，其可讓安裝於一印刷電路板上之積體電路（1C)晶片的積集度增加，並適用於將一相異的標準Ic 晶片封裝設計連接於一三維陣列的一印刷電路板上。同時，本發明亦與連接至一較大系統電路之承載件與晶片的測試系統及方法有關。【先前技術】半導體晶片一般連接至一印電路板或類似結構，其依次地將晶片内連接至電腦上其晶片運作之其餘電路上，包含印刷電路板上的其他晶片。以往，晶片乃於印刷電路上一廣大平坦的二維陣列上散佈。經過多年電腦工業的發展趨勢，已逐漸地朝向於印刷電路板上以更高積集度地晶片方式配置、。為達此目的之眾多因素有：對於更大隨機存取記憶體的需求增加、為更快速電腦的需求增加、對於更小電腦的需求增加、以及對於藉由增加印刷電路板之電路積集度以降低印刷電路板成本的進展。於1980年代的中、晚期，電腦工業從經由印刷電路板上的孔洞以附加電腦晶片於一印刷電路板的技術轉換為使用不同的表面黏著技術。隨著表面黏著技術的推展，傳統經由印刷電路板的孔洞已被導電安裝於印刷電路板表面的黏著接合點所取代。該晶片藉由不同配置的引線連接i電路板，例&: DIP $。此允許具有複雜内連線 1282157 網路的多層積體電路’於電路板的眾多層間穿梭。逐漸地，此舉允許印刷電路板上的晶片積集度增加，不僅減少電路板的體積，而且藉由減少電路板晶片間的訊號往返距離，以增加電腦之運算速度。表面黏著技術的推展造成晶片於印刷電路板上的定位可藉眾多不同的配置方式以使積體電路板上的積集度增加’並藉以減少晶片間之距離以提升整體系統之運算速度。於數個晶片間堆層或定位，以形成一個三維陣列係為一種用來增加印刷電路板上晶片積集度的方法。而此數個晶片間堆層或定位以形成一個三維陣列之實現，係特別地適用於記憶體晶片具有重複之電路。印刷電路板上半導體晶片堆疊的一個重要發展之實施例描述於美國專利第6,3 13,998號，其將於此合併說明，其係合併於此以作參考。美國專利第 6,3 13,998號揭露一個具有引線之承載件以及一個接著一個承载件的獨特定位方法。然而，如同典型的電腦工業一般，技術急速發展，目前在工業界裡的一般趨勢，大部分的半導體晶片封裝乃趨向使用球型栅狀陣列（BGA)之連接型式。一個典型BGA的安排包含一組BGA接合點於一晶片封裝的底部之上，以及一相對應的鏡像陣列於印刷電路板上。晶片封裝接著利用錫球連接至電路板，BGA型式的連接所提供的優點係為減少連接晶片封裝至電路板的引線。使用一個B G A連接器減少訊號傳遞的距離’並因此減少阻抗與由導線產生的干擾，其具有熟知該項技藝者的其他優點。 4 1282157 然而，BGA型式的連接器亦有其本身的問題，其中如無法測4連接至一電路板或其他裝置之電路的bga連接裝置。另一方面，藉由引線連接的IC封裝卻非常容易測試，當該裝置仍與電路連接時，因為長引線能便於測試管的搭接。另一方面，當BGA以非常自然方式與裝置與電路相連接時疋無法直接或甚至間接地測試。一個b G A封裝晶片係以非吊自然方式與隱藏接合點（亦即，無法接觸之非暴露式接合點）相連接。其他BGA型式連接器的問題係需要發展新技術以允許堆疊晶片，因為絕大多數用於堆疊晶片的技術乃是為了使用引線的積體電路封裝，而且不易於適用於BGA 型式的連接器。此外，大部分用於使晶片形成一個三維陣列之存在的晶片堆疊裝置與方法似乎過於複雜，通常無法與標準1C封裝一同工作，而對於引線型式或bga型式，通常要求晶片封裝本身的實施狀況作修改。此外，絕大多數的堆疊技術需要特殊的製造步驟及/或機具，以整合他們於標準電路板組裝與類似製程中。 φ 工業界繼續發展新的封裝技術以降低體積與加強訊號品質，於最新的發展中，晶片尺寸封裝（csp)為其適例。覆晶（flip chip)式封裝係此類型的一種變化。與bga連接相同的，覆晶式封裝或CSP封裝係倚賴於隱藏非暴露式接合點。因此，對於允許在一電路板上進行半導體晶片封裝之堆疊技術及設備實有需要，使其能使用於藉由bga、csp或其他態樣技術連接之封裝。如此的技術及其相關之設備必須能 1282157 在一電路板上接收與連接一堆疊、艮且一維陣列而無需修改桿準半導體晶片封裝及其使用之設備與方法…卜，如此的技與設備必須能允許不同晶片與相關元件的測試，而無需將曰曰片或元件從與其連接之黎體备Μ θθ 接整體糸統的電路中移走以接受測試。【發明内容】本發明目的之一乃是挺祉乃疋^供一種可堆疊半導體晶片於一電路板上的方法與裝置，本發不l明的另一目的係提供一方法裝置以整合電流電路板之組合、口知作而無需調整現行技術。發明的再一目的係提供一方法成，、忒置，其可被使用於堆疊半導體曰曰片而無需調整現行之半導體晶片組這些與其他目的係蕤、曰提I 一承載件給堆疊的積體電路晶片來達成，該承載件且右· 戰仵具有· Μ -平台，該平台具有一上表面與一下表面；匕）一第 )第支柱與一第二支柱，該第一支柱位在該平台之一第一側，又狂 η亥第一支柱位在該平台之一第二側，該些支柱支撐該平台，一 I错以在该平台之該下表面以下參建立一空間，c)該平a且古山去I y 干〇具有由數個接合點組成之一圖案，該圖案位於該上表面之上，在該些接合點之該圖案上的該上表面之上接收至少一個積體阳片’該些接合點之該圖案的每一個接合點之一底側盘側與一孔洞相連接，該孔洞往下穿透該平台至該平台内之—羞六&成& 乂氐0板，其中該孔洞連接至一導徑，該導電路徑係延伸导鬼路〒至该第一或該第二支柱；d)該第一與該第二支柱真有數yf固士 “ ，山/ 支柱孔洞從該支柱之該底端至該支柱之該頂端往上延伸穿過备一 ^ ^ 支柱’其中母一該些支柱孔洞連 1282157 接至該平台内之—特定的導電路徑，該特定料體路徑連接至-特定的孔洞’.該空隙從該些接合點之該圖案之該些接合點的母個接合點往下降；以及e)其中該承載件形成一模組早位，可以從該接合點之該圖案上的該平台之該上表面上接收至少—個積體晶m連接該晶片至該承載件附著之— 印刷電路板，並在該承載件之該下表面以下提供_空間，以附著至少一第二積體電路晶片於該承載件附著之一電路板上0 一

另-方面’於本發明之承載件，於第一支柱内向上延伸之孔洞向上延伸至該平台之第—側之_頂端上緣，藉以暴露位在該平台之該上表面上的該向上延伸孔洞之_頂^ 面，以及位於該第二支柱之該向上延伸孔洞延伸至該平台之該第二侧之一頂端上緣，蕤以異啥士啄猎以暴路位在該平台之該上表面上的該向上延伸孔洞之一頂端表面。本發明的另一變化乃是提供一種定位接合點的方法，該接合點位於一下降孔洞之上，且該結合點上方可直接置放一晶片。其可於製造孔洞後，藉由於該孔洞製造所留下的中空部分填入一非導電或導電填充材料來完成。此舉可藉由避2 將接合點從該孔洞偏移的需要，以減少接合點所需的空間。在其他方面，本發明提供一系統，其可利用bga型式的連接、CSP型式的連接或其他類似的連接安排。此外，其提供一種測試元件的方法，當該些元件仍然連接至本發明之承載件並連接至一電路板時，該方法提供可接觸到的接觸接合點，於較佳實施例其包含數個鄰近電性接地點以用於一測 1282157 試探針。【實施方式】本發明提供一晶片承載件其允許共同在一印刷電路板上的兩個或多個晶片堆疊或安排為一個三維陣列，並將堆疊晶片内連線至該電路板之電路内。第i圖係本發明晶片承載件21之一較佳實施例的透視圖。承載件21具有上平台u 與兩側支柱25與27,位於上平台23上之一個Bga接合點 29A與29B之陣列係接收一 IC晶片，其利用一 bga接I點陣列與其連接。如同後述，接合點29A、29B與降至平台η 之孔洞相連接，並藉由橫向穿梭之導線連接至支柱25與π 之孔洞。於支柱2…7内每—個孔洞的頂端暴露部：Μ 能於每-支柱25與27上之平台23的頂端邊緣看見，如同後述，支柱25、27内的每一個孔洞往下經由支柱Μ、η直到一錫球37所能接觸到的_接合點或暴露部分。於較佳實施例之-的承載件21具有接合點41於上平台W以接收後述，該去_經由適當位置的孔洞與 r”運*目水=。此外’位於1C晶片旁佈置-去輕電容此曰強運#，本發明因而提供適當的去耦電容。第2圖提供本發明承載件21之一側電路(1C)晶片51與52連接 …、將積體址人電路板49。JC晶片51藉由接口點組29Α肖29Β(顯示於第ΐ0)連接至承載件片52藉由類似B(jA接合點陳f 日日電容43定位於承裁件2 逆按去輕之千D 23的角落。如上所述， 1282157 被1C晶片51之BGA陣列之抹A，a ， 4 <球61所附加之平台23上的接合點陣列29A與29B具有孔洞，盆分丁牧 t 〜心’其在下降至平台23，該平台與支柱25、27内孔洞相連的邋砼士口、击# 丄 < W ¥線相連接。錫球3 7連接至提供與電路板49的最終電性以未顯示之典型B G Α接合點支柱25、27内孔洞之底部，並連接。1C晶片52透過錫球63 陣列連接至電路板49。

於本發明第i圖與第2圖所描述之實施例，去輕電容43 具有自身的導電孔洞，其經每一個支柱25與27，往下下降而至一錫球37。此去耦電容可控制阻抗以協助控制返回電流與儲存電荷。第3圖提供一電路板49、1C晶片52、承載件21與1C 晶片51之分解視圖。承載件21藉由BGA接合點陣列65A 與65B連接至電路板49,電路板49可具有一系列之晶片組，藉由使用與承載件21相同或類似之承載件而安排於一三維陣列。電路板49係典型具有金屬與預浸潰薄板之印刷電路板’其形成内含不同導線（未顯示）之一薄板結構，以連接本例中之1C晶片52、承載件21與1C晶片51。電路板49沿其底部邊緣具有連接器69，當電路板49插入一電腦内之適當插槽時，連接電路板内之内連線至系統之其餘部分。電路板49係典型可以容納1C記憶體晶片或類似晶片之電路板。第3圖僅為提供本發明可以使用之一實施例，本發明可以廣泛不同的配置使用其他印刷電路板，包含於電腦中主要的主機板上將其定位。承載件2 1之較佳實施例與具有孔洞與分布於承载件2 i 1282157 印刷電路板相線之剖面圖。之平台23.與支柱25、27之導線的薄層板之同。第4圖提供第1圖之承載件2!沿著平台21具有位於其上之接合點、组29A與29b，以及孔洞 73A、73B、73C 與 73D。73A、73B、73C 與 73D 往下下降至導電路徑75A、75B、75C與75D。該導電路徑75b位於Μ 之後而被75A所隱藏。同理，75C亦部分被75D所隱藏。自然地，所有的導電路徑彼此間因而呈電性

圖，導電路徑一B、75 一似乎匯集在：= 如同後述之其他圖不，其僅僅因為是透視圖之關係。導電路裎 75A、75B、75C 與 75D 從每一個孔洞 73A、73B、73C 與 73D通至支柱25與27其中之一之孔洞。其中最佳之圖示'乃是導電路徑75D從孔洞731)通至支柱27之77D，以及導電路徑75A從孔洞73A通至支柱25之孔洞77A。導電路徑與孔洞係電性導通之路徑。一於較佳實施例中之孔洞係由銅蕊製成，且導電路徑亦由鋼製成。因此’孔洞77D與77A係為鋼蕊，孔洞73A、73B、 73C與73D為銅蕊。於較佳實施例中之導電路徑75A、75B :、75D由銅焱製成。自然地，所有承載件2}之其他孔洞與導電路fe由銅製成’如第4圖所示之相同式樣。然而，任何 L田的導電材料皆可使用。如第4圖與第工、3圖所示，支柱25與27内之孔洞的上頂端具有暴露端，其顯示於兩支枉、與27頂端之平台23兩頂端邊緣。支柱25與27内之孔洞 :無居具有暴露頂端’例如孔洞77A之79A，以及孔洞77〇 79D ’以提供一功旎承载件。事實上，頂端可以配平台 10 1282157 所覆蓋為一替代設計。然而，導通這些具有暴露頂端之孔洞提供承载件2 1許多特點，其主要詳細之描述將於以後描述5。支柱2 5與2 7内孔洞之暴露頂端提供測試承载件2 1、I匸曰片51與52内部電路之暴露接觸點，當其曰日土叩刷電路反日、。孔洞之暴露頂端亦提供一熱擴散之通道，此外，暴恭頂端提供置放一個或多個類似承載件21之承載件的接2 點，一個接著一個疊上，以形成一個多層堆疊之承栽件與^ 晶片之三維陣列。相同的，從平台23上bga接合點延伸洞73A、73B、73C與73D往下至平台23慮立 01 3之底部，以增加承載件21額外的熱擴散能力。另一個選擇係使支柱、頂端於安裝與測試時暴露“，並於結束後將其覆蓋。：外’較佳實施例所提供之事實’承載件以多層的型，類似對於-電路板，其孔洞係可隱藏或掩埋起來。於本發明之較佳實施例中，BGA接人银口點29A與29B之

孔洞73係直接置放於平台23上方B 1L A A陣列之接合點之下，此為一個獨特之方法置放孔洞，因為巧自^上係將孔洞自接合點之位置偏移，如第5A圖所示，Α Α 八為一上視圖，顯示一個接合點8卜一孔洞83之頂端與連接之導電連接84。接 5點81從孔洞83之位置偏移的原因之-係為其具有-中空的中央核心86，此中空的中央核心8 , 係由於使用銅82或一二，、他導電材料於一電鐘製短φ 重中的事貫所造成，此製程通常會留下一中空的核心。由於中办甶於中工核心86之存在，因此不可能在孔洞8 3之上建構一接人點 g 愒接口點第5β圖係第5A圖w沿線上孔洞83之一横剖面，第口”、貝不在孔洞85内之一中 11 1282157 空核心86及其銅墊襯83。在一個標準製造製程中，一個穿過一層或多層電路板往下下降之孔洞係利用一小蜇機械鑽頭、一雷射鑽孔設備或其他可以達到類似結果之設備。一旦孔洞完成鑽孔，其將放置一導電材料（通常是鋼）。然而，接合點在不脫離本發明所揭示之糈神下可以如同第5A圖與第 5 B圖所示由孔洞處偏移。雖然如此，這些技術如同所述具有其缺點。於本發明之較佳實施例中提供一個實心核心的孔洞而非一個中空之軸或核心8 6。第5 C圖描述其中的一種型式，其顯示孔洞8 7與B G A接合點8 9根據本發明另一實施例之配置。第5C圖之孔洞88可以利用一壓條銅88或其他導電材料8 7所製成，如同承載件内數層内所形成作為孔洞8 8之通道。如同上述直接於承載件上方之接合點之下置放往下下降之孔洞可減少承載件及其相關電路的體積。另一個本發明所提供之選擇係在施行導電材料後，利用一非導電材料或導電材料將遺留在孔洞内之中空核心填滿。第圖顯示中空核心86利用一導電或非導電材料91填滿後，孔洞9〇被導電材料92與材料91實心地填滿，因此接合點93可以在孔洞90之上施作。自然地，承载件21内與支柱25與27内之孔洞可以以相同的方式製造。

第6圖，一個承載件之線路低層圖，其提供電路如何根據本發明之較佳實施例以配置在承載件一個範例。承载件h 上BGA陣列之孔洞73藉由導電路徑75連接至支柱上特別的孔洞77 ’參考第4圖的橫剖面圖，其為同第6圖所示之I I 12 1282157

線之剖面圖。如從第6圖與其他的某些圖示可見，支柱之孔洞77在最佳實施例中乃被安排成一個交錯陣列，以使承載件2 1邊緣的空間得以最佳化。去耦電容接合點之連接9 3亦可以見於第6圖。本發明之承載件的特點之一乃是上平台之接a點陣列的型式可以輕易地根據目前廣泛不同的I c晶片封裝之製造而配置，而無需或僅有些許改變承載件之結構。承载件21的内部電路可以配置而適合廣泛不同的1(：晶片，並提供1C晶片一適當的連結至電路板。如上所述，於較佳之實施例中，本發明之承載件係如標準印刷電路板般的相同方式製造。承載件的較佳實施例具有兩個至四個或多個層板。第7Α、7Β、74 7D圖提供不同層板之圖示，其可組成承載件之上平台。第7A圖描述該底層，其包含導電路徑75。第7B圖描述内部之接地層，第7C 圖描述内部之電源層，第7D圖則描述頂層，其具有接合點以及可與其連接之IC晶片之安排。帛7β圖與第7c圖乃為層板之負片視圖，而第7A圖與第71)圖乃是正片視圖。此外，在第7D圖之本發明較佳實施例中，兮丨 J T这孔洞之暴露頂端79與 BGA陣列之接合點73係與承載件衣向67周圍為電性隔離。較佳實施例中，表面區域73係為一 ~ 罨性導電材料（例如，銅）。較佳實施例中，圍繞在每一個接人一你；赉合點73旁但與其成電性隔離之一小範圍區域6 7，係提供一個拯接地區域於鄰近每一個接合點73與孔洞79頂端，以作測續〜式4用途。如同熟知該項技藝者，第7A、7B ' 7C與7D圖所柝、十、々麻把〆 Μ π徇述之層板係以預浸潰層相隔離，其將該些層板連結在一缸* ^ ^ 趣亚同時使其彼此呈電 13 1282157 性隔離。第8A圖係層板順序的側視圖，其可將帛μ至π圖所示的層板組合為承載件。第8A圖之線路層igi係為最底層，其次係為預浸潰層102與位於其上方的接地層1〇3,中心層 10 4位於該承載件之中心登卩韦A拉上a w rr心甲心緊隧在接地層1〇3上。之後，為電力層緊接著為預浸潰層106，最後，為項部線路層1〇7。、附著於,、上的印刷電路板之相同材料來製造晶片承載件21可提供許多顯著的優點，其中之—為承载件η將可相容於與其連接之印刷電路板上電路的其他組件。於嗖計流程之中將本發明之晶片承載件21整合入一電路板之電路中將不會引起重大的問題，因為承載件的電性特徵為已知且將可與電路的其他元件相容。於本發明支柱110與⑴之較佳實施例中係浸潰薄層態樣的材料製成，這些支柱係、以薄層材料堆叠其他可能的方法係為射出成型製程。 … 第8B圖提供本發明之支柱112與承載件之部分平“13 另-個側剖面視圖。前述之層板可以看出其以具有二合點型式之上層板114為開始’接於其後的乃是第—'一層⑴。此預浸潰層如同一般工業界所熟知的係預：二料’其提供導電層間的絕緣以及足夠的堅固性“—薄a 電路板或本例的承載件。於第_預浸潰層ιΐ5 :偉以形成平板層…，於其下側面具有一第二預浸潰層u 下的是電力預次潰層U7之下的是接地層118及其下方的第、。於第- 119。最後’於平台⑴的底部係為較低的、預浸潰廣續12〇。由層 14 1282157 板114、115、116、117、118、119以及120組成較佳實施例之平台113。該些層板藉由一第四預浸潰層121、另一個中間層122、一第五預浸潰層123與孔洞77之接合點125底部的底部層124以延續形成支柱112。孔洞77如同前述從平台 113的頂端經由支柱112往下降至附接一焊球126之一接合點125結束，以連接承載件至一電路板或如後所述之其他承

載件。於本發明之較佳實施例，支柱丨丨2中孔洞7 7之頂端 79以接合點127作為終結。第8B圖的剖面中僅顯示支柱為在較佳的實施例中，沿著承載件邊緣之支柱77係交錯夺排以節省空間。在不悖離本發明之原理下，經由平台邊緣妇下降至支柱的支柱孔洞可以彼此並肩排列。顯示於橫剖面今以及本說明書中其他圖示所顯示與前述之孔洞73連接W盖片組之BGA接合點陣列的接合點丨28至導線75，並依次糾連接至孔、洞77Α。導電路徑75如前所述由一銅製路徑所靠成，然而，亦可使用任何其他適當的導電材料。如本說明售其他地方所述-樣，孔洞77與73之較佳實施例係為實心: 核心，其於承载件之製程中放下。組成孔洞的該些導電核心 :結於承載件的每一個支柱之頂端與底端，並因而提供熱招散的管道。如本說明書其他地方所述，於其内部形成孔洞纪該些管道可藉由鑽入一孔洞於承載件的層板中，並以其他適當的導電材料填平。〃如前述，製造電路板與承载件間多層式樣的承載件提供眾多優點，其允許之阻抗與配接’該承載件可調整而與依照 15

1282157 任何標準1C晶片一同發揮功效，無須修正調整晶片等等。此外，一階梯狀薄板製程、深度路徑或其他製造方法可用來製造承载件内之孔洞與導電路徑。雖然較佳實施例所揭露的如同一個具有多層電路板之相同型式，其具有許多應用方法而無需具有多層板的承載件。具眾多應用的承載件可由射出成型製程或類似製程製造，即使以一射出成型製程製造的承載件，其結構亦可調整。如前所述，半導體產業大多已經採用BGA型式的連接於積體電路晶片上。以BGA型式的連接器連接的系統在效忐的進步與其他眾多原因已說明乃係因從導線至bga連接的轉變。然而，使用導線以連接積體電路晶片至電路板或其他托架的眾優點之-乃是··假如安裝晶片或相關元件後發生問題，則該導線可以輕易地於該元件些上進行連接測試，而無需將其從電路上移除。然而，使用BGA #晶片卻需要將有問題I元自纟附著之印刷電路fe或其他元件上的電路中移除^試該些元件，因為當該些單元與電路連接時，所有連接/單元的焊球是無法連接的到。然而，從電路上移除其中有問題的晶片或其他單元卻可能完全改變其電位特徵’也因而使侍確認原始問題的真正原因變得困難。對於發生問題的晶片《元件欲預估其操作上的設定其實是有方：的，然而如此一來時間與精力上的耗費卻是十分地昂貴、益效率，而且為一個容易導致誤差的流程。 …、本發明的-個重要的優點，乃是提供當ic晶片件皆連接至印刷電路板上之電路時一個的測試裝置與方 16 1282157

法。如前述，此可藉由第9圖未顯示之支柱内之孔洞77的暴露頂端79來完成。第9圖提供本發明中連接至一電路板 131的承載件13〇之一角落的透視圖，而連接至承載件上方的是一 1C晶片132，其藉由一 BGA陣列連接至承载件13〇，而在承載件13〇下方連接至電路板131的是另一個ic晶片 1 3 3。沿著承載件丨3 〇上方邊緣所暴露的乃是支柱丨3 5内孔洞之暴露頂端1 34的一個陣列的一部分，提供孔洞之頂端79 的暴露部分，自一個或多個測試設備的探針頭丨3 6與丨3 7可被置入該暴露頂端，以進行種種測試決定該電路與元件中任何問題的原因。測試連接至印刷電路板的本發明之承載件、 1C晶片或與其連接及位於其下方的其他bga元件的能力，不僅使得測试結果非常正確，亦使其非常有效率且容易地執行之。使用支柱内孔洞之暴露頂端79的測試，可於一自動化製造流程中所執行的標準品質管控的部分測試來完成，此可以以許多方法來執行，包括使用具有數探針頭的一蛤殻式測試元件，其可暫時連接至支柱内孔洞頂端的暴露陣列134。

參閱第8C圖與第9圖，上方延伸孔洞的暴露頂端79係與平台上方周圍區域67呈電性隔離，BGA陣列仍之該些孔洞與接合點亦藉由材料8 〇而丨正二 MTt 而與平台23上方之周圍區域67 呈電性隔離。於較佳的眚 u +广丄丨五幻κ軛例中，上方區域6 7之大部分區域係覆蓋一銅薄層，，t卜如1 @ a , 此銅溥層67的功能是一個熱源，一頂部絕緣層68則覆蓋一邱八口P刀的薄層67，其亦提供測試該單元 7 1 —個方便的接地接觸赴 ¢¢,.. 钱片蜀點。舉例而吕，第9圖與第8 C圖的探針136或137其中之 π、，里x & T之一可以置入其中一個孔洞的一頂端 17 1282157 79 ’且其他也可以置入區域67上以形成接地。假定本發明承載件與相關1C晶片上待測試的電路之速度與複雜度需要非常準確的測試設備，以執行該些測試。具有鄰近執行測試之該接觸點的接地將非常便於執行該測試，因為測試設備的探針頭136與137在測試探針71上，通常乃是彼此相互鄰近地配置著，如第8C圖所示。

本發明承載件的結構提供測試電路時一鄰近接地之一額外的替代性’一個或多個支柱内暴露孔洞的頂端將十分類似為一個接地連接。因此，於此暴露孔洞上所執行的測試可被使用於接地測試，並且對於一個測試點而言，其可不需要提供一特別的鄰近接地位置。針對以上’對於提供暴露孔洞頂端1 34 (第9圖）之陣列另一個順帶提起的優點乃是以一個放大三維陣列堆疊多層承載件與IC晶片的能力。第1 〇圖為一個如何堆疊晶片與 T載件的分解視圖，在第1〇圖中，第一 BGA元件a以1 一準GA陣列附著於電路板14〇上。承載件"I以位於bga 兀件139另-侧之BGA接合點142的一陣列依次地連接至電路板，職元件145依次連接至具有BGA接合點陣列147 之承载件⑷的頂端。承載件149以承载件i4i上支柱内孔洞的暴露頂端之陣列干夕』150依次附者於承載件141上，最後， Β Α元件153以承载件149上BGA接合咗从7 牧σ點1 5 4的一陣列附者於承载件149。第圖铲朝夕a 34 #有兩個可堆疊的承載件，- 個多層承載件可以以附加的腦載件 1 1固& 汁罐豐在彼此之上。第 11圖提供兩個階梯狀承載件16 /、附加在電路板167上 18 1282157 bga元件163的視圖，其組成一個放大的三維陣圖提供一承載件與BGA元件之一堆疊陣列的側視 1 2圖中，位於每一個承載件下方的BGA元件無法為每一個承載件161的支柱169之位置之故。本發明承載件201的另一個樣式描述於第13 件2〇1係附著於印刷電路板205，一 1C晶片21〇以方式附著於承載件201。然而，1C晶片211並非附件之下的板子205，而是附著於承載件2〇1之平台表面213。附著1C晶片211於承載件2〇1的底部，承載件201下表面2 1 3排列之BGA接合點的一陣5 此陣列與前述的陣列可以是相同的，任何不同的電經由承載件201依次連接ic晶片2 1 0與2 11至電實上，有太多優點可提，本發明中重要的優點之一可配置而具有適當之BGA接合點陣列與電路，以納任何可以符合承載件2 〇丨之平台2丨5的上方或下 1C晶片。第1 4圖提供數接合點一個可能的電路安排之其與承載件201 (第13圖）提供多餘的電路，與言; 片而可被使用。在第14圖，以實心輪廓線描綠的點220係位於承載件平台的上方，每一個上方的接以一個實線223連接至孔洞225其中之一。如前所經由平台下降至平台的底層，於該處他們每一個皆一輪廓線型式顯示的一線條227。每一個線條227 至一個接合點229 ’其以輪廓線顯示於承載件底部叫。第12 圖，在第看到，因圖。承載前述般的著於承载 215的下係以沿著 U來達成。路連接可路上。事為承戴件實際上容方空間的一視圖， :憶1C晶頂端接合合點220 述，孔洞連接至以依次連接上。如同 19 1282157 :，-個位於上方的接合點22〇與一個位於下方的接合 ’母一個皆連接至相同的孔洞。然而，位於底層的接合其位於上方的交又偏移。此乃根據於此使用事例的事 ::屬於記憶晶片的，其具有相同的安排，並且，譬如是接 :·· ’放置於一承載件的任-側時，其可從此事例中的每一

C „己憶片上連接在_起，當每—個晶片的底部彼此相 :時’將彼此交又偏移。第15圖提供沿著第14圖所示之平台的線Π-Π之一剖面視圖’其可以看出位於頂端22〇A的一點以線"k 223A連接至孔洞225A，孔洞225A穿過平台 230在下降，孔洞225A連接線段，線段mm依次連接至接合點229A。描繪於第U圖之承载件的型式其中一個優點，係為印刷電路板可利用一標準配置而與第丨3圖所示的承載件i 一起工作。因此，唯一一個需要佈線以處理1(：晶片的僅是承载件201。第16圖提供一印刷電路板25丨的一實施例，其集合眾多本發明的承載件253。在第16圖，可位於承載件253上方的ic晶片尚未加入。因此，可以看見BGA接合點255，其乃1C晶片所由附加於每一個承載件253上方之處。位於孔 /同上方的接合點2 5 7亦可看到，該孔洞係經由平台與下方的支柱往下降。在第17圖上，IC晶片259已經附加於承載件 253之上，BGA接合點255已經無法看見，因為晶片259現已覆盖於其上。然而，位於每一個經由承載件之平台與下方支柱往下降之孔洞上方的接合點257卻清晰可見，並可被如 20 1282157 月j文與下文所述之測試與因复 /、他目的而執仃的工作獲得。自然地，位於每一個承載可以任咅# - μ 牛上之BGA接合點陣列255 J以任思數量的不同的方式被插女> / ★ 接文一 W晶片可能擁有之任思型式的BGA接合陣列或者是任何…配；陣列’例如描綠於第16圖的陣列例如第18圖所示的矩陣型式陣列。因為承載件可輕易的' 可祜机呌β ^个U的方式佈線，承載件了被叹计成適用於任何標準的ic 片組。本發明m # A 、 …、冑f务改ic晶戰件乃真正為-個模組元件，事實上，杀載件不僅提供一標準，亦提 V 日日片於一雷政 -個引線腳的彈性分配。电峪板上如同前述，本發明提供BGA、cSp、後曰曰片、或4壬伯·甲多其他型式…片組一個獨特的三維組合，本發= 供適當的電容4。料’其提供訊號取樣的探針或測^ 點、陣列257(某些圖中的79)、次組合的測試點等等。、供鄰近探針頭的十分接近之接地點於承载件上方，該處^不管1C晶片是否置放於承載件上方皆可接近使用。本發明另一個優點在於它可被使用於一個三為單侧回流製程’冑1C曰曰曰片的第一層可放置於電路板上，之後數承載件再置於其上’ h第i 6圖所示’並且最後數個Ic晶片的第二組可放置於該些承載件之上，如第17圖所示。一旦完成此配置，整個含有零件位於其上的板子僅需要歷經一個Z 一回流製成以完成製造。標準製造機械，例如標準取放機械可用來將置放的1C晶片以及承載件。如前所述，於某些場合，可使用私準未調整的IC晶片組，因為可以調整承载件 21 1282157 才存 j 伐又任何標準IC晶片，其可包括那些含有引線、bGA接 ϋ點、覆晶片、CSP等等。此外，承載件可放在一輸送帶上以便製造流程或標準JEDEC樣式的托盤上運送。

第1 8圖提供一接合點視圖，其顯示於一較佳實施例中承載件301之上方。從上方可以看出，其具有可連接至IC 晶片之接合點一矩陣303。其描繪一個具有八行與十五列接口點的實心矩陣’以接收1(：晶片。如同熟知該項技藝者所知’其全部或其任一之組合可用來連接適當的1C晶片。此外，可看出於每一侧邊上，其顯示支柱接合點305A與305B 的陣列。如前所述，此些係以適當的型式連接至IC接合點矩陣303。此外，在每一個角落307具有電容的接合點或其他型式的適當元件。如同所見，每一個引線腳具有一適當的稱號，例如’ Vdd、DQ2或NC等。例如，第18圖所示的配置之接合點DQ0,係連接至支柱孔洞接合點31〇。可以看出，支柱接合點係參考第19圖中之圖表，以一傳統方式命名，位於接合點矩陣303與每一支柱上接合點係以引線轉換表來表明。此僅為-可能接合點連接的範例，其可允許幕多不同型式的：[C晶片’以不同的接合點配置而與承載件3〇1相連接而成。第 2〇圖提供前述如何電性連接去輕電容 43的一個圖示。電容43位於兩個分離的接合點（第i 合點連接至分離的孔洞，其中一個接地接。在第20圖，去耦電容43放置於接圖）上並且每一個接 ’另一個與電力相連合點41之上，接合點41連接至孔洞300，該孔洞經由承载件21的一個角落之 22 1282157 支柱27往下降’其可見於第20圖。孔洞300可連接至電路板上一個未顯示之適當的接合點。自然地，於第丨圖中可看出去耦電容連接兩個接合點，並且每一個接合點連接至分離的孔洞，一個接至電源、一個接地，因而形成電路的性結構。 4 本發明的另一個型式允許去耦電容3〇3的位置位於承载件3〇1上的不同位置，如第21圖所示。去耦電容至系統之電性連接可以不同的方式達成，帛21A圖描述—個變化’其為帛20圖承載件3()1沿著χχ線的—個橫剖面視圖，該變化為去Μ電容303下方之接合點3〇5與3()6如何以孔洞連接至内部㈣309與電力平面31〇，如前述其組成承載件训之結構。内部電力平面31〇至少連接至支柱内的—個孔洞内部電力平面3〇9連接至_個支柱内的孔洞312。自然地，所有連接至内部電力平面31()的與所有連接至内邱電力平面309的乃為電性隔離。第21B圖所示的另一種型式，孔洞314與315從去輕電容3〇3下方之接合點3〇5盥咖往下降，，連接至導線317與318，依次直接連接至支柱切内之孔洞32G與321 ’其提供電力與地線的連接。第22圖提供之圖示為本發明承載件之一佈線基底層 40!之線路佈局，在第22圖之線路佈局中，可以看見孔洞 403的-部分，該孔洞從位於平台頂端的接合點往下降至π 晶片連接處。此外’支柱内部分的孔洞4〇5顯示於承载件的邊緣。附加的導電路徑術於孔洞之部分4心孔洞 405間穿梭，任何電腦系統的重要操作考量之—為提供適: 23 1282157 訊號移動❺時機。若於電腦目前操作速度之一毫秒、或甚至兆分之-秒内中止訊號，可能常會產生操作上的問題。此外，目前的趨勢是增加操作時脈次數與電腦速度，因此，未來時間的安排將變的越來越關鍵。目前本發明的優點之一是其允許連接線長度的減少，此對於電腦架構是十分關鍵並對於增加運异速度的幫助亦是重要。事實上，於電腦操作系統之快速時脈循％中，讯號必須以一協調的方式傳遞並於時脈循環中抵達一特定的終點。假如對於每一個訊號來說訊號必須以協調的方式傳遞所要的長度是相同的，則協調訊號所產生的問題將可大幅降低。本發明承載件的另一個優點乃是假如必須於相同時間的相鄰線上傳遞數個訊號，藉由配合基底上的線路長度與交錯的孔洞位置則該些線路可達成正好相同的長度。如同第2 2圖描述的線路佈局所見，某些穿梭於孔洞组403至孔洞組405之間的導線407於許多的連接上長度是相同的。例如’第22圖内所有以407標註的導線具有相同的長度。此外，第22圖内的線路佈局之其他側邊上，穿梭於孔洞部分403至孔洞部分405間的導線具有相同的長度 410。因此，假如一晶片放置於承載件上需要一準確、同步的多訊號平行傳遞，因為承載件上傳遞線具有相同長度，而可以大幅降低平行訊號傳遞協調上可能的損失。如熟悉此技術之人員所暸解的，以上所述本發明之較佳實施例僅用於藉以幫助了解本發明之實施，非用以限定本發明之精神，而熟悉此領域技藝者於領悟本發明之精神後，凡其它未脫離本發明所揭示之精神下，所完成之些許更動潤飾 24 1282157 及等效之改變或修飾，其專利保護範圍當視包含在下述之申請專利範圍及其專同領域而定。【圖式簡單說明】以上所述本發明的特徵根據可從以下之申請專利範圍中獲得，而本發明及其較佳實施例、目的及其優點將可從以下詳細之圖示描述中，將可以得到更清楚的了解。第1圖為本發明承載件之一較佳實施利的透視圖。

第2圖為本發明承載件之一側視圖，其連接至一電路板，並與兩個1C晶片堆疊。第3圖為連接至一電路板之本發明承載件及其組成之一分解視圖。第4圖係沿著第1圖承载件中J — J線之一剖面視圖。第5A圖為先前技術中用以連接一 BGA接合點至一電路板的方法之一圖示。第5B圖係第5A圖中BGA接合點及其連接之一剖面視圖。第5C圖係使用於本發明較佳實施例中之一連接技術的一剖面視圖。第5D圖係使用於本發明# ^ ^ ^ , 十如β孕又隹實施例中之一連接技術的一剖面視圖。第6圖係本發明承截株夕 ^ 戰仵之一較低線路層上一典型電路的圖示。第7A-7D圖提供本發明承哉月艰载件之一實施例中組成不同 25 1282157 層板之主要層板的實施例。第8A圖係本發明承载一剖面視圖之型式中主要層板的— 第8B圖係顯示組成本發剖面視圖明承载件之數層板之—部分的第8C圖係一接合點之一與部分一個本 X ^例之一剖面視圖，支枉内之孔洞。第9圖為以堆疊bga开彼& ， -A兀件而附著於一電路板之發明承載件型式的一透視圖。解視圖第1〇圖為具隐元件之本發明之雙堆疊承載件的一的一分圖圖第U圖為具鳩元件之本發明之雙承載件的一端視第12圖為具BGA元件之本發明之雙承載件的一側視第13圖為兩側皆被ic晶片财芏日日月附者之本發明承载件的種型式的圖示。力承載件類型第14圖係提供一種連接至第13圖中所示之之方法的概要圖式。第15圖係沿著第14圖中㈣線的-剖面視圖。第16圖為本發明承載件所附著之-電路板與IC晶片置放於承載件上之前之一俯視圖。第17圖為第16圖之電路板中攸Y日日片附著於每一個載件的一圖示。 U承 26 1282157 第1 8圖為可與本發明一起發 ^ 乂知輝功用的另一種的式之一圖示。第19圖提供描述於f 18圖中承载件之接合連接圖表。 σ 第20圖為本發明承載件之個角落之圖示，$ 一去耦電容接合點往下降之一孔洞。第21圖為本發明承載件之去輕電容另一個位置視圖。圖第21Α圖係第21圖中沿著承载件ΧΧ-ΧΧ線的第21Β圖為本發明之承載件的—角落的圖示，其接去耦電容的另一種方法。第2 2圖為本發明承載件 — 秋ί卞 < 基底層上電性連接 BGA型 Ϊ之引線 •顯不自之一透剖面視 •顯示連的圖示。【元件代表符號簡單說明 21 承載件 25 支柱 29Α 接合點 33 頂端暴露部分 41 接合點 49 電路板 5 2 積體電路晶片 63 錫球 6 5Β BGA接合點陣列 23 平台 27 支柱 29Β 接合點 3 7 锡球 43 去耦電容 51 積體電路晶片 61 锡球 6 5 A B G A接合點陣列 67 區域 27 1282157

68 頂部絕緣層 69 連接器 71 測試探針 73 孔洞 73A 孔洞 73B 孔洞 73C 孔洞 73D 孔洞 75 導電路徑 75A 導電路徑 75B 導電路徑 75C 導電路徑 75D 導電路徑 77 孔洞 77A 孑L洞 77D 孔洞 79 暴露頂端 79A 暴露頂端 79D 暴露頂端 80 材料 81 B G A接合點 82 銅 83 孔洞 84 導電連接 85 孔洞 86 中央核心 87 孔洞 88 孔洞 89 BGA接合點 90 孔洞 91 非導電材料 92 導電材料 93 接合點 101 線路層 102 預浸潰層 103 接地層 104 中心層 105 電力層 106 預浸潰層 107 頂部線路層 110 支柱 111 支柱 112 支柱 113 部分平台 114 上層板 115 第一預浸潰層 116 電力平板層 117 第二預浸潰層

28 接地層較低線路層中間層底部層焊球接合點電路板 1C晶片支柱探針頭電路板接合點 BGA接合點陣陣列 BGA接合點 BGA元件支柱印刷電路板 1C晶片平台頂端實線孔洞線段 119 第三預浸潰層 121 第四預浸潰層 123 第五預浸潰層 125 接合點 127 接合點 130 承載件 132 1C晶片 13 4 暴露頂端 136 探針頭 139 第一 BGA元件 141 承載件 145 BGA元件 149 承載件 153 BGA元件 161 階梯狀承載件 167 電路板 201 承載件 210 1C晶片 213 下表面 220 頂端接合點 220B 頂端 223A線段 225A孔洞 227A 線段 29 接合點 229A接合點平台 251 印刷電路板承載件 255 BGA接合點接合點 259 1C晶片孔洞 301 承載件去耦電容 305 接合點接合點 305B 接合點接合點 307 角落孔洞 309 内部接地内部電力平面 311 孔洞孔洞 314 孔洞孔洞 317 導線導線 320 孔洞孔洞 325 支柱佈線基底層 403 孔洞孔洞 407 導電路徑長度 30

Claims

Μ> 1282157 备、申請專利範圍：

年/>Β>Ό .d C" 1 . 一種以一個三維陳而丨也L 4^μJ2* ; 歹J女排積體電路晶片於一電路板上之承載件，其中邊承載件至少包含：昀平^ °亥平台具有一上表面與一下表面； )第支柱與一第二支柱，該第一支柱位在該平台之一第一側，該第二支柱位在該平台之一第二側，該些支柱支撐該平台，並藉以在該平台之該下表面以下建立一空間； C)該平口之上表面上具有由數個接合點組成之一圖案，其係用以在該接合點圖案上的上表面之上接收至少一個積體電路晶片，該接合點圖案的每一個接合點之一底側與一孔洞相連接，該孔洞往下穿透該平台至該平台内之 —較低層板’其中該孔洞連接至—導電路徑，該導電路徑係朝著該第一或該第二支柱延伸； d) 該第一與該第二支柱具有數個支柱孔洞從支柱底端至支柱頂端往上延伸穿過每一支柱’其中每一該些支柱孔洞連接至該平台内之一特定的導電路徑，該特定的導體路位連接至一特定的孔洞，該孔洞從該接合點圖案之該些接合點的一接合點往下降· e) 其中該承載件形成-模組單位，可以從該接合點圖案上的該平台之該上表面上接收至少一個積體電路晶片，以及連接該晶片至該承載件附著之一印刷電路板，並在該承栽件之該下表面以下提供一空間，以附著至少一第二積體電路晶片於該承栽件附著之一電路板上； 31 1282157 f)其中該些孔洞係以-導電材料填平—孔隙而形成。 2·如申請專利範圍第i項所述之承栽件…上述向上延伸孔洞至少包含一實心導電材料。 3·如申請專利範圍第1項所述之承載件，其中該平台之接合點圖案可以變化以形成許多不同的陣列圖案，以允許該承 • 載件容納各種具有不同陣列圖案的積體電路晶片，並且位於遠些接合點之孔洞與該些支柱之孔洞間之該導電路徑可以以複數個不同的配置連接該平台上之該接合點圖案至一電路板上。 - 4·如申請專利範圍第1項所述之承載件，其中一積體電路晶片係適用以藉由引線以連接至一接合點陣列。 5 ·如申請專利範圍第1項所述之承载件，其中以導電材料經 φ 過填平該孔隙之後留在該等孔隙内之中空空間係以一預選的材料填入，以移除該中空空間，並允許該孔洞頂端上一連接接合點之定位，益因此必須避免該接合點從該孔洞偏移。 6 ·如申請專利範圍第5項所述之承载件，其中該預選的材料係一非導電材料。 32 1282157 7.如申請專利範圍第5項所述之承載件，其中該預選的材料係一導電材料。 8.如申請專利範圍第5項所述之承載件，其中： a) 該第一支柱内之該向上延伸孔洞之該暴露頂端係位於

一第一預定圖案之該平台之該第一側之一頂端外緣，該第二支柱内之該向上延伸孔洞之該暴露頂端係位於一第二預定圖案之該平台之該第二側之一頂端外緣；以及 b) 該平台之該上表面之一區域範圍係使得該平台之該上表面可以容納至少一個積體電路晶片，其由該上表面上之接合點圖案連接，而使得該向上延伸孔洞之所暴露頂端之該第一預定圖案以及該向上延伸孔洞之所暴露頂端之該第二預定圖案未覆蓋並可接觸到。 9.如申請專利範圍第1項所述之承載件，其中該第一與第二支柱係複數個支持該平台之支柱。

1 〇.如申請專利範圍第1項所述之承載件，其中該等接合點係直接位於該等孔洞之上。 1 1 ·如申請專利範圍第1項所述之承載件，其中該等接合點係由該等孔洞偏移。 12.如申請專利範圍第1項所述之承載件，其中使用之該等接 33 1282157 合點係選自 BGA接合點或晶片尺寸之接合點所組成之族群。 1 3.如申請專利範圍第1項所述之承載件，其中該第二積體電路晶片係位於該平台之該表面之一下表面上，並經由該等孔洞以及該平台與該第一與第二支柱内之導線連接至一電路板。

14.如申請專利範圍第1項所述之承載件，其中更包含接合點，以電性連接至少一個去耦電容至該承載件。 1 5.如申請專利範圍第1 4項所述之承載件，其中為該至少一個去耦電容之該接合點連接至承載件内之一電力或接地層，以藉以連接該至少一個去耦電容於一電路中。 1 6.如申請專利範圍第1 4項所述之承載件，其中為該至少一個去耦電容之該接合點連接至一支柱内之孔洞，並當該承載件附著於一電路板時，該孔洞連接至該電路板上之電力或接地連接，以藉以連接該至少一個去耦電容於一電路中〇 1 7 ·如申請專利範圍第1 6項所述之承載件，其中該接合點係位於該支柱之頂端。 34 1282157 1 8.如申請專利範圍第1項戶斤述之承载件，其中該承載件係被建構以符合其將連接之/電路板之電性特徵。 1 9.如申請專利範圍第1頊所述之承载件，其中該承載件係以類似一標準電路板般的蜇式而製成的一多層板。 20·如申請專利範圍第1項所述之承载件，其中該承載間係以射出成型製程製造。

2 1 ·如申請專利範圍第1項所述之承载件’其中該等孔洞係以選自一階梯狀薄板方法或深度路徑方法所組成之族群其中之一方法製造。 22. 如申請專利範圍第1項所述之承载件，其中當該承載件附著於一電路板時，該第二積體電路晶片係直接連接至位於該承載件之該平台之該下表面下之一電路板。 23. 如申請專利範圍第i項所述之承载件，其中在該第二支柱中之該些孔洞係沿著該第二支桂對齊於一或多列。 24. 如申請專利範圍第i項所述之承载件，其中在該第一支柱中之該些孔洞係沿著該第/支检對齊於一或多列。 25. 如申請專利範圍第i項所述之承載件，其中 35 1282157 中之該些孔洞係沿著該第二支柱對齊於一雙列。 2 6.如申請專利範圍第1項所述之承載件，其中在該第一支柱中之該些孔洞係沿著該第一支柱對齊於一雙列。 27.如申請專利範圍第1項所述之承載件，其中在該第二支柱中之該些孔洞係沿著該第二支柱對齊於一單一列。

28.如申請專利範圍第1項所述之承載件，其中在該第一支柱中之該些孔洞係沿著該第一支柱對齊於一單一列。 29. —種以一個三維陣列安排積體電路晶片於一電路板上之承載件，其中該承載件至少包含： a) —平台，該平台具有一上表面與一下表面； b) —第一支柱與一第二支柱，該第一支柱位在該平台之一第一側，該第二支柱位在該平台之一第二側，該些支柱支撐該平台，並藉以在該平台之該下表面以下建立一空間； c) 該平台之上表面上具有由數個接合點組成之一圖案，其係用以在該接合點圖案上的上表面之上接收至少一個積體電路晶片，該接合點圖案的每一個接合點之一底側與一孔洞相連接，該孔洞往下穿透該平台至該平台内之一較低層板，其中該孔洞連接至一導電路徑，該導電路徑係朝著該第一或該第二支柱延伸； 36 1282157 d) 該第一與該第二支柱具右金、有數個支柱孔洞從支柱底端至支柱頂端往上延伸穿過每一 ^ 叉往，其中每一該些支柱孔洞連接至該平台内之—特定的導電路徑，該特定的導體路徑連接至一特定的孔洞，該孔洞從該接合點圖案之該些接合點的一接合點往下降； e) 其中該承載件形成一模組干1 j以從該接合點圖案上的該平台之該上表面上接得收至少一個積體電路晶片，以

及連接該晶片至該承載件w其戰件附者之一印刷t路板，並在該

承載件之該下表面以下提处促识工間，以附著至少一第二積體電路晶片於該承载件英竿乂什I付者之一電路板上； f) 其中位於該第一支柱内 ^ 円之5玄向上延伸孔洞延伸至該平台之該第一側之一頂端上绫，拉口、’ 糟以暴路位在該平台之該上表面上的該向上延伸孔洞一 J ^ 頂端，位於該第二支柱内之該向上延伸孔洞延伸至該平 — 之ό亥弟一側之一頂端上緣’猎以暴露位在該平台心巧上表面上的該向上延伸孔洞之一頂端；以及 g) 其中該些支柱孔洞係以一導電材料填平一孔隙而形成。

其中上述之向上 3 0.如申請專利範圍第29項所述之承载件延伸孔洞係適用以提供熱擴散。如申請專利範圍第29項所述之承载件，其中： a)該一第：支“之該向上延伸孔洞之該暴露頂端係位於一第-預定圖案之該平台之該第—側之—頂端外緣，該 37

1282157 第二支柱内之該向上延伸孔洞之該暴露頂端係位於第二預定圖案之該平台之該第二側之一頂端外緣； b) 該平台之該上表面之一區域範圍係使得該平台之該表面可以容納至少一個積體電路晶片，其由該上表面之接合點圖案連接，而使得該向上延伸孔洞之所暴露端之該第一預定圖案以及該向上延伸孔洞之所暴露端之該第二預定圖案未覆蓋並可接觸到； c) 其中該第一支柱之該孔洞之暴露底端係位於一預定案内，其乃是該第一預定圖案之一鏡射影像，該第二柱之該孔洞之暴露底端係位於一預定圖案内，其乃是第二預定圖案之一鏡射影像；以及 d) 其中於該第一與該第二預定圖案與該第一與該第二定圖案之該鏡射影像之尺寸及安排上等同於該第一載件之一第二承載件可以堆疊於該第一承載件上，並該第一承載件之該孔洞之該暴露頂端電性連接於該二承載件之該暴露底端。 32.如申請專利範圍第31項所述之承載件，其中至少一積電路晶片可以連接至於該第一承載件之下表面下之該間内之該電路板，至少一積體電路晶片可以連接至該第承載件上之該平台的該上表面，並且至少一積體電路晶可連接該第二承載件之該平台之該上表面，且所有的該體電路晶片可電性連接至該電路板之電路。上上頂頂圖支該預承且第體空片積 38 1282157 33·如申請專利範圍帛31項所述之承載件，《中複數個承戴件可X個置放在另一個之上，以形成一個彼此電性連接的三維陣列承载件。 34·如申請專利範圍帛32項所述之承載件，纟中兩承载件之該平台上該接合點圖案可以以不同的接合點圖案作變化以允許承載件容納各種積體電路晶片，並且位於該接合點泰之孔/同人"亥支柱之孔洞間之該導電路徑可以以複數個不同的配置連接該平台上之該連接點至一電路板。 35. 如”月專利範圍第33項所述之承載件，《中該些承载件之該平台上之接合點陣列圖案可作變化，以允許該承載件容納各種積體電路晶片接合點陣列圖案，並且其中位於該接合點陣列之該接合點之孔洞與該支柱之孔洞間之該°導電路徑可以以複數個不同的配置以連接該平台上之該接合點至該第一與第二支柱之孔洞。 36. 如申請專利範圍第31項所述之承载件，其中卷咕田§哀第與弟二承載件及任何附著的積體電路晶 η主# ★ 日片連接至電路板 f ’該第二承載件之該支柱内該向上延提供接觸點，以測試該第一與第二承载 5 *路頂端體電路晶片。冑件及任何附著的積 37.如申請專利範圍第32項所述之承載件’其中當該第一與 39 3 3項所述之承載件，其中當該著的積體電路晶片在一

之該支柱内該向上延伸孔洞之試該些堆疊的承載件及任何附 1282157 第二承載件及任何附著的時，該第二圣番从日日乃在—電路祆载件之該支柱内該向上提供接觸點，以、，…一（伸孔洞之暴 M测成該第一與第二承载件體電路晶片。㉟件及任何附 38·如申請專利範圍第的承載件及任何附時，一 ·最頂端承載件知供接觸點，以測體電路晶片。 • 39.如申請專利範圍第29項所述之承載件，其中該等係直接位於該等孔洞之上。 40.如申請專利範圍第29項所述之承载件，其中該等係由該等孔洞偏移。 41·如申請專利範圍第29項所述之承载件，其中該支洞之該暴露頂端係提供數個接觸點，以使當至少一電路晶片連接至該承載件而其連接至一電路板時，承載件之訊號分析。 42·如申請專利範圍第29項所述之承载件，其中為測號分析係使用該支柱内該等孔洞之該等暴露頂端，中連接露頂端著的積些堆疊 _連接暴露頂著的積接合點接合點柱内孔個積體執行言亥試或訊且至少 40 1282157 有接地點鄰近該支柱内該等孔洞之該等暴露訊號分折或測試。 4 3 .如中试_ • 巧辱利範圍第42項所述之承載件，其中該土也、 ”’'選自鄰近該支柱内該孔洞之該暴露頂端 °°°域所組成之族群其中之一’或該孔洞之該之至少一者為一接地點。 44· 士申"月專利範圍第42項所述之承载件，其中該或測試係利用探針頭來執行。 - 45.如申請專利範圍第29項所述之承戴件，其中該 _ 之該暴露頂端提供測試點，於該承载件連接至一試該承載件連接。 46·如申睛專利範圍第29項所述之承載件，其中以春經過填平該孔隙之後留在該等孔隙内之中空空預選的材料填入，以移除該中空空間，並允許該上一接合點之定位，並因此避免該接合點從該利 47·如申請專利範圍第46項所述之承载件，其中該料係一非導電材料。 48·如申請專利範圍第46頊所述之承载件，其中該頂端以利至少一接之一特殊暴露頂端訊號分析支柱孔洞電路時測導電材料間係以一孔洞頂端，洞偏移。預選的材預選的材 41

•1282157 料係一導電材料。 49.如申請專利範圍第46項所述之承載件，其中： a) 該第一支柱内之該向上延伸孔洞之該等暴露頂端係於一第一預定圖案之該平台之該第一側之一頂端緣，且該第二支柱内之該向上延伸孔洞之該暴露頂端位於一第二預定圖案之該平台之該第二側之一頂端緣；以及 b) 該平台之該上表面之一區域範圍係使得該平台之該表面可以容納至少一個積體電路晶片，其由該上表面之接合點圖案連接，而使得該向上延伸孔洞之所暴露端之該第一預定圖案以及該向上延伸孔洞之所暴露端之該第二預定圖案未覆蓋並可接觸到。 5 0.如申請專利範圍第29項所述之承載件，其中在該第二柱中之該些孔洞係沿著該第二支柱對齊於一或多列。 5 1.如申請專利範圍第29項所述之承載件，其中在該第一柱中之該些孔洞係沿著該第一支柱對齊於一或多列。 52.如申請專利範圍第29項所述之承載件，其中在該第二柱中之該些孔洞係沿著該第二支柱對齊於一雙列。 5 3.如申請專利範圍第29項所述之承載件，其中在該第一位外係外上上頂頂支支支支 42 1282157 柱中之該些孔洞係沿著該第一支柱對齊於一雙列。 54.如申請專利範圍第29項所述之承載件，其中在該第二柱中之該些孔洞係沿著該第二支柱對齊於一單一列。支

5 5.如申請專利範圍第29項所述之承載件，其中在該第一柱中之該些孔洞係沿著該第一支柱對齊於一單一列。 5 6. —種以一個三維陣列安排積體電路晶片於一電路板上承載件，其中該承載件至少包含： a) —平台，該平台具有一上表面與一下表面； b) —第一支柱與一第二支柱，該第一支柱位在該平台之第一側，該第二支柱位在該平台之一第二側，該些支支撐該平台，並藉以在該平台之該下表面以下建立一間； c) 該平台之上表面上具有由數個接合點組成之一圖案，係用以在該接合點圖案上的該上表面之上接收至少個積體電路晶片，該接合點圖案的每一個接合點之一側與一孔洞相連接，該孔洞往下穿透該平台至該平台之一較低層板，其中該孔洞連接至一導電路徑，該導路徑係朝著該第一或該第二支柱延伸； d) 該第一與該第二支柱具有數個支柱孔洞從該支柱之端至該支柱之頂端往上延伸穿過每一支柱，其中每一些支柱孔洞連接至該平台内之一特定的導電路徑，該支之柱空其底内電底該特 43 .1282157 定的導體路徑連接至一特定的孔洞，該孔洞從該接合點圖案之該些接合點的每一個接合點往下降； e) 其中該承載件形成一模组單位，可以從該接合點圖案上的該平台之該上表面上接收至少一個積體電路晶片，以及連接該晶片至該承載件附著之一印刷電路板，並在該承載件之該下表面以下提供一空間，以附著至少一第二積體電路晶片於該承載件附著之一電路板上；

f) 更包含接合點，以電性連接至少一個去耦電容至該承載

件； g) 其中為該至少一個去耦電容將該接合點連接至一支柱内之孔洞，並當該承載件附著於一電路板時，該孔洞連接至該電路板上之電力或接地連接，以藉以連接該至少一個去耦電容於一電路中；以及 h) 其中用於該至少一個去耦電容之該接合點係藉連接至導電路徑之第二孔洞連接至該支柱内之孔洞，該導電路徑係依次連接至該支柱内之該孔洞。

5 7.如申請專利範圍第5 6項所述之承載件，其中在該第二支柱中之該些孔洞係沿著該第二支柱對齊於一或多列。 5 8.如申請專利範圍第5 6項所述之承載件，其中在該第一支柱中之該些孔洞係沿著該第一支柱對齊於一或多列。 59.如申請專利範圍第56項所述之承載件，其中在該第二支 44 1282157 柱中之該些孔洞係沿著該第二支柱對齊於一雙列。 60.如申請專利範圍第56項所述之承載件，其中在該第一支柱中之該些孔洞係沿著該第一支柱對齊於一雙列。 6 1.如申請專利範圍第5 6項所述之承載件，其中在該第二支柱中之該些孔洞係沿著該第二支柱對齊於一單一列。

62.如申請專利範圍第5 6項所述之承載件，其中在該第一支柱中之該些孔洞係沿著該第一支柱對齊於一單一列。 63. —種以一個三維陣列安排積體電路晶片於一電路板上之方法，其中該方法至少包含下列步驟： a) 提供一平台，以接收一第一積體電路晶片； b) 提供至少一支撐支柱，以支撐該平台並藉以形成一承載件；

c) 當該承載件連接至一電路板時，經由該平台與該支柱電性連接該晶片至一電路板； d) 以一型態形成該至少一個支柱與平台，該型態可讓該平台之一底部部分之下形成一空間，使得當該承載件附著於一電路板時，該平台下之該空間可連接至一第二積體電路晶片至一電路板； e) 提供數個測試接觸點於該承載件上，當該承載件附著於電路板以及一積體電路晶片連接於該平台之頂端時可 45

1282157 接觸的到； f)其中電性連接一積體電路晶片至該承載件可能附著的— 電路板之步驟更包含以下步驟·· 、提供電性連接孔洞，從該平台之該頂端上之接八點往下延伸至該承載件内之一連接層； σ 連接該孔洞至該連接層中之電性導通線路；穿梭該電性導通線路至該至少一支枉；提供該至少一支柱中之電性導通孔洞至一預選的圖案内之該電性導通線路；使該至少一支柱内之該電性導通孔洞，自其連接至忒電性導通線路之點往下降至該至少一支杈之— 部；以及底 %电τ王守通札洞於該接合點處之該至少柱之底部，該接合點允許該承載件連接I 一電路板 g) 其中提供該等孔洞自該平台與該至少〆支柱内之下降之步驟，包含下列步驟：提供數個孔隙給該平 °亥支柱’以及沉積-電性導通材料於該歧孔隙内； h) 更包含沉積額外的填充材料於中空空間内的步驟： =些中空空間係沉積電性導通材料於該些孔隙内驟所留下。 1

64.如申請專利範圍填充材料之步驟第63項所述之方法，其中該沉積包含沉積非導雷# & u， I電填充材料。頦外的 46 1282157 65.如申請專利範圍第63項所述之方法，其中該沉積額外的填充材料之步驟包含沉積導電填充材料。 66. 如申請專利範圍第63項所述之方法，其中當該承載件附著於一電路板與一第一積體電路晶片連接至該平台時，提供該承載件上可以接觸的到的測試接觸點的步驟，包含於該至少一支柱之該頂端處提供該孔洞之暴露頂端的步驟。

67. 如申請專利範圍第63項所述之方法，更包含將在該第二支柱中之該孔洞沿著該第二支柱對齊於一或多列。 68. 如申請專利範圍第63項所述之方法，更包含將在該第一支柱中之該孔洞沿著該第一支柱對齊於一或多列。 69. 如申請專利範圍第63項所述之方法，更包含將在該第二支柱中之該孔洞沿著該第二支柱對齊於一雙列。

70.如申請專利範圍第63項所述之方法，更包含將在該第一支柱中之該孔洞沿著該第一支柱對齊於一雙列。 71. 如申請專利範圍第63項所述之方法，更包含將在該第二支柱中之該孔洞沿著該第二支柱對齊於一單一列。 72. 如申請專利範圍第63項所述之方法，更包含將在該第一 47 1282157 支柱中之該孔洞沿著該第〜叉柱對齊於一單一列。 73 · —種以一個三維陣列安妯蚀祕 # ^ 積體電路晶片於一電路板卜々承載件，其中該承载件至少包含：板上之 a) —種提供一平台以接收—楚第一積體電路晶片之裴w · b) —種支撐該平台並藉以形 ’ 成/、有—空間位於其一承載件之裝置，藉以當^Γ 田。玄承载件附著於一電路板時，提供一第二積體電路晶片拿、 η逻摄至一電路板之空間； c) 一種當該承載件連接至一雷 ’ 電路板時經由支撐該平a 裝置而將一第一積體電路 ° 吩曰曰月a連接至一電路板之裝置，其中該第一積體電路曰Η总、由上电唂曰曰片係連接至該承载件之該平台的上表面； d) 其中當該承載件連接至—雷牧王电路板時經由支撐該平台之裝置而將一第一積體電路晶片電連接至一電路板之裝置，其中該第一積體電路晶片係連接至該承载件之該平台的上表面，該裝置更包含： I) 數個電性連接孔洞，其係從該平台之頂端上之接合點往下延伸至該承載件内之一連接層； II) 數個電性導通線路，其係位於該連接層中而連接至該電性導通孔洞，其中該電性導通孔洞從該接合點向下延伸； i 1 i)其中該支撐裝置係至少一支柱與該數個穿梭至該至少一支柱之電性導通線路； iv)數個電性導通孔洞，位於該至少一支柱中，以 48 1282157 一預選的圖案連接該電性導通線路至該至少及 v)其中位於該該至少一支柱内之該數孔洞係由其連接至該電性導通線路之點往少一支柱之一底部；以及終結於該接合點處支柱之底部，該接合點允許該承载件連接至 e) 其中該平台内之該電性導通孔洞與該至少 φ 由數個孔隙來形成，該些孔隙内沉積有一料；以及 f) 其中該些孔隙包含沉積電性導通材料於該些所留下的中空空間内所沉積的填充材料，藉該孔洞之該暴露頂端之一接合點。 74·如申請.專利範圍第67項所述之承載件，其中係為非導電填充材料。 75·如申請專利範圍第67項所述之承載件，其中係為導電填充材料。 76·如申請專利範圍第67項所述之承载件，其中附著於一電路板與一第一積體電路晶片連^ 時，可以接觸到的該承載件上之該測試接觸點 ^ 支柱之頂端處提供該孔洞之暴露頂端來一支柱；以個電性導通下降至該至之該至少— 一電路板；一支柱係藉電性導通材

孔隙内之後以支撐位於該填充材料該填充材料

當該承載件妾至該平台係藉由於該形成。 49 1282157 77.如申請專利範圍第76項所述之承載件，其中該至少一支柱係為兩個支柱。 7 8.如申請專利範圍第67項所述之承載件，其中在該第二支柱中之該些孔洞係沿著該第二支柱對齊於一或多列。 79.如申請專利範圍第67項所述之承載件，其中在該第一支柱中之該些孔洞係沿著該第一支柱對齊於一或多列。 8 0.如申請專利範圍第67項所述之承載件，其中在該第二支柱中之該些孔洞係沿著該第二支柱對齊於一雙列。， 8 1.如申請專利範圍第67項所述之承載件，其中在該第一支 ’ 柱中之該些孔洞係沿著該第一支柱對齊於一雙列。；

8 2.如申請專利範圍第67項所述之承載件，其中在該第二支柱中之該些孔洞係沿著該第二支柱對齊於一單一列。

8 3.如申請專利範圍第67項所述之承載件，其中在該第一支柱中之該些孔洞係沿著該第一支柱對齊於一單一列。 8 4. —種以一個三維陣列安排積體電路晶片於一電路板上之承載件，其中該承載件至少包含： a) —平台，其係用以接收一第一積體電路晶片； 50 !282157 b)至少一支柱以支詨 a ^ :方之一承载件，藉以當該：::成具+有-空間位於其提供一第二積體電路晶片$接至一附著於一電路板時， C)—電性連接路徑，當該承載件連；：路板之空間；平台之一頂端上之#人# ^ 電路板時，從該 <按σ點，以經由柱，而接收及連接一第一〇與該至少一支戈罘積體電路晶Η π 端之連接點；这支柱之一底 d )更包含接人带μ 按口點，以電性連接至少一件；专耦電容至該承载 e)其中用於令女$ | °亥至少-個去耦電容之該接八、柱内之孔、、目 W, , δ點連接至一支 <孔洞，並當該承載件附著於— 連接至該電路板上之電力與接地連接電路板時，該孔洞少一個i + 硯接，以藉以連接該至夕個去輕電容於一電路中；以及 0其中用於該至少一個去耦電容之 tt m 钱Q點係藉連接至導电网Μ工之弟二孔洞連接至該支桎係依次連接至該支㈣之該1。洞’料電路徑 85.如申請專利範圍第以項所述之承栽件，其中在該第二支柱中之該些孔洞係沿著該第二支柱對齊於—或多列。其中在該第一支 86.如申請專利範圍第84項所述之承载件，柱中之該些孔洞係沿著該第/支柱對齊於一或多列 87·如申請專利範圍第^項所述之承载件，其中在該第二支 51 ‘ I2B2157 柱中之該些孔洞係沿著該第二支柱對齊於一雙列。 8 8.如申請專利範圍第84項所述之承載件，其中在該第一支柱中之該些孔洞係沿著該第一支柱對齊於一雙列。 89.如申請專利範圍第84項所述之承載件，其中在該第二支柱中之該些孔洞係沿著該第二支柱對齊於一單一列。

9 0.如申請專利範圍第84項所述之承載件，其中在該第一支柱中之該些孔洞係沿著該第一支柱對齊於一單一列。

52