TWI280507B - A method, system, and apparatus for improving multi-core processor performance - Google Patents
A method, system, and apparatus for improving multi-core processor performance Download PDFInfo
- Publication number
- TWI280507B TWI280507B TW093120990A TW93120990A TWI280507B TW I280507 B TWI280507 B TW I280507B TW 093120990 A TW093120990 A TW 093120990A TW 93120990 A TW93120990 A TW 93120990A TW I280507 B TWI280507 B TW I280507B
- Authority
- TW
- Taiwan
- Prior art keywords
- core
- state
- describes
- execution
- processor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000015654 memory Effects 0.000 claims description 33
- 238000010586 diagram Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 6
- 230000009471 action Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims 1
- 230000002496 gastric effect Effects 0.000 claims 1
- 230000007246 mechanism Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 101150019307 RSU1 gene Proteins 0.000 description 1
- 102100030800 Ras suppressor protein 1 Human genes 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 101150029619 rsp1 gene Proteins 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Investigating Or Analysing Biological Materials (AREA)
Description
1280507 (1) 九、發明說明 【發明所屬之技術領域】 本揭示係相關於電力管理領域,尤其是相關於不管電 力限制如何都還是能夠用以改進多核心處理器效能之新方 法和裝置。 【先前技術】 電力管理方案可減少電力消耗以在諸如伺服器、膝上 型電腦、處理器、和桌上型電腦等各種系統和整合性裝置 類型上達成低電力應用。典型上,在系統和整合性裝置上 使用軟體方法以支援多電力狀態進行最佳化至少部分以中 央處理單元(CPU )作用爲主的效能。 現存的電力管理方案不是減少電壓就是頻率或減少二 者以降低電力消耗。然而,如此導致總效能降低。另外, 某些方法結合類比設計,但是此種類比設計有著暫態工作 負載、校準、和調諧等迴路穩定性的各種問題。 隨著具有多核心的處理器之引進,電力管理變成相當 重要的議題,因爲在高頻率和電壓上的核心操作增加及需 要遵守諸如熱限、最大電流、和Vcc範圍等各種電力限制 〇 【發明內容及實施方式】 下面說明提供不管電力限制如何都還是能夠用於改進 多核心處理效能之方法和裝置。在下面說明中,爲了更加 全面瞭解本發明,陳述許多特定的細節。但是精於本技藝 -5 - 1280507 (2) 之人士應明白沒有此種特定細節也可實施本發明。精於本 技藝之人士利用本說明將可不必進行過多的實驗就可實施 適當的邏輯電路。 如上述,在遵守電力限制的同時存在著改進處理器效 能的問題。現存的方法犧牲總效能以降低電壓或頻率。對 照之下,申請專利範圍的主題在遵守電力限制的同時改進 總效能。例如,”限量供應處理器系統的執行核心數目”槪 念可由於使對在核心等待完成的記憶體異動時閒置之核心 時脈失效而增加頻率。例如,申請專利範圍的主題利用由 於使對核心的時脈失效之處理器核心的閒置時間週期,使 得浪費較少時間。如此,由於電力浪費減少,所以可利用 較高頻率。在一實施例中,針對工作負載計算適當的執行 核心限制。另外,在相同的實施例中,執行核心的數目小 於或等於有效和現成的串列數目。串列是特定應用的獨立 指令集。 在一實施例中,申請專利範圍的主題有助於依據預測 在所有核心上全體共同執行的串列之作用位準選擇電壓/ 頻率操作點。例如,TPC_C串列係作用時間的5 0-60%而 花掉40-50%的時間閒置著等待被完成的記憶體參照。在 此種環境中,在一實施例中,可具體指定執行核心限制爲 晶錠上的核心總數之6 0 % ;在此例中,若有8核心,可設 定執行核心限制爲五。然後具體指定電壓—頻率操作點對 應於每次只有五核心在作用而三核心非作用(低電力狀態 ):如此,操作頻率明顯高於具體指定使所有八核心同時 -6 - 1280507 (3) 作用之操作頻率。核心限量供應邏輯限制晶錠的操作,保 證在任何指定時刻不會有五個以上的核心(在此例中)在 作用。收集有關等待和限量供應佇列的佔有期之統計(將 更進一步連同圖1 一起討論);常常分析這些統計以決定 是否應改變操作點(執行核心限制和其相關電壓/頻率對 )。若等待佇列將要空了而限量供應佇列將要滿了,則表 示如此做核心沒有進展,爲了改進效能需要提高執行核心 限制和減少電壓/頻率;相反地,若限量供應佇列快空了 而等待佇列將要滿了,則表示藉由減少執行核心限制和增 加電壓/頻率點可增加效能。 圖1爲根據實施例所利用的方法流程圖。在一實施例 中,流程圖描述圖的方法。 在相同實施例中,狀態圖圖解說明系統中的處理器核 心之預定狀態機構。在此相同實施例中,狀態機構有助於 ”核心的限量供應”以由於使對等待完成的記憶體異動之核 心的時脈失效而改進處理器效能。 在一實施例中,狀態圖具有四個明確狀態,諸如核心 未指定狀態202、執行狀態204、限量供應FIFO佇列狀態 206、及等待狀態208。最初,核心未指定狀態被定義如 下:每一核心都未具有指定串列。接著,在核心具有指定 給它的串列時,申請專利範圍的主題遞移到限量供應 FIFO佇列狀態206。在一實施例中,FIFO被定義成先進 先出。 當遞移到限量供應FIFO佇列狀態,決定在執行核心 1280507 (4) 數目和執行核心限制(E C L )之間的比較。在一實施例中 ,處理器或系統規格決定適當的執行核心限制以便遵守熱 限。在一實施例中,藉由申請書稍後說明的公式決定ECL 。若執行核心數目小於E C L,則一旦核心是在f IF Ο佇列 中處理的下一個,就將特別核心遞移到執行狀態204。否 則,核心維持在限量供應FIFO佇列狀態206。 當進入執行狀態,除非諸如記憶體參照或過熱事件、 及/或公平暫停等事件發生,否則核心維持在此狀態。例 如,可利用公平暫停防止可能的活性閉鎖狀態。在本文中 ,記憶體參照意指對未駐在耦合於處理器的任何快取記憶 體中(’在所有快取記憶體中所缺乏的’)之特別記憶體位 址的讀或寫操作。因此,開始到主記憶體存取。 若如上述有事件發生,則核心遞移到等待狀態208。 當完成事件,核心遞移到限量供應FIFO佇列狀態。在狀 態204,206,及208之間的此循環順序發生直到完成特定 串列爲止。當完成串列’核心遞移到核心未指定狀態。 然而,申請專利範圍的主題並不侷限於狀態圖中的這 四個明確狀態。申請專利範圍的主題支援不同狀態總數。 圖1僅圖解限制執行核心數目小於可得到的串列數目之例 子。另一選擇是,可由另一佇列狀態取代等待狀態。另外 ,其他狀態圖實施例可允許核心有許多優先位準,並且依 據引起離開執行狀態(記憶體等待、熱等待、ACPI等待 等)的事件本質具有不同的佇列。 典型上,核心執行記憶讀取或寫入操作及接著執行依 -8 - 1280507 (5) 據那操作的操作(例如,使用由記憶讀取操作折回的資料 )。接著,核心”失速,,等待那將完成的記憶體操作。在此 種例子中,確立一到表示其失速的中央核心限量供應邏輯 之信號;此表示其有資格被核心限量供應邏輯將它失效。 核心限量供應邏輯藉由使考慮中的核心”打個盹”加以反應 此信號-—確立一,’打個盹”的信號到核心,如此使核心 可封鎖指令問題,然後遞移到(快取連貫)低電力狀態。 而且,核心限量供應邏輯放置一那核心的識別符號在等待 佇列中。當記憶體操作完成時,核心不確立”失速”信號; 核心限量邏輯藉由自等待佇列移動那核心的識別符號到限 量供應佇列反應此。若目前執行(不”打個盹”)核心的數 目小於或等於執行核心限制,則核心限量邏輯自邏輯限量 佇列移開最舊的識別符號,及不確立那核心的”打個盹”信 號。 圖2爲根據實施例所利用的條狀圖。在一實施例中’ 條狀圖描述由Monte Carlo爲各種工作負載所模擬計算出 執行1 6核心多處理器所花費的百分比時間。獨立軸圖解 說明2,4,6,10,12,14,及16的ECL。另外,也有在不同 工作負載中每一 ECC的條狀圖,模擬有1°/。,30%, 40%,及 50%的記億體參照工作循環(有關於執行時間)。 分析50%記憶體參照工作循環係強調百分比時間執行 飽和在50%。如此,當ECL等於有效的串列數目時,處 理記憶體參照係花費執行時間的一半。 圖3爲根據實施例所利用的條狀圖。除了圖2之外, -9 - 1280507 (6) 圖3還圖解說明由於百分比時間執行和頻率的乘積所計算 出的總效能。總效能又說明頻率與ECL成比。如上述, 因爲當減少執行核心數目時會此關係,如此可降低電力的 浪費。因此,可增加頻率以維持在穩態熱限。 另外,圖3描述就3 0%記憶體參照工作循環而言,最 大百分比時間執行是70%。另外,飽和極限和串列數目的 乘積劃分出飽和開始的界線。飽和的開始是特別重要的一 點,因爲這是改進或最理想效能的區域。 在一實施例中,利用自我最佳化公式決定適當ECL。 在公式中,N描述具有內容的串列數目;%E描述百分比 執行時間;及%M描述百分比記憶體參照時間。公式爲: int ( N X ( %E + %M ))) 圖4爲根據一實施例的裝置。在一實施例中,裝置描 述具有個別耦合於第三階(L3)快取記憶體的獨立堆積之 複數處理器4 1 0的多核心處理器系統。在同一實施例中, 複數四匯流排形成兩兩計數循環”環”-一順時針方向的要求 /回應(REQ0/RSP0)環( 402和404 ),及逆時針方向的 要求 / 回應(REQ1/RSP1)環( 406 和 408) °,,P,,s 和”C”s 之間的循環表示每一環的一對狀態裝置。如此,一組圓形 導管被用於自每一處理器核心/快取堆積通過資訊到任何 其他處理器核心/快取堆積。系統介面邏輯包含記憶體 DIMMs的記憶體控制器,處理到其他處理器晶錠及/或 -10- 1280507 (7) I/O子系統的互連連結之路由器邏輯,及分類其他系統控 制邏輯(含中央核心限量供應控制器)。 儘管已說明某些示範性實施例並且圖不在附圖中,但 是應明白此種實施例僅作爲圖解說明並不能限制廣泛的發 明範圍,及應明白本發明並不侷限於所圖示和說明的特定 限制和配置,所以精於本技藝之人士在硏讀本揭示時可出 現各種其他修正。 【圖式簡單說明】 利用範例和附圖中的圖式圖解說明本發明,但並非限 制。 匱! 1爲根據實施例所利用的方法流程圖。 圖2爲根據實施例所利用的條狀圖。 ® 3爲根據實施例所利用的條狀圖。· 圖4爲根據一實施例的裝置。 【主要元件符號說明】 202 核心未指定狀態 204 執行狀態 206 限量供應FIFO佇列狀態 208 等待狀態 402 要求環 404 回應環 406 要求環 -11 - 1280507 (8) 408 回應環 410 處理器
-12-
Claims (1)
1280507 --- $、月。曰修dp正替換頁 ⑴ wV 么__ 十、申請專利範圍 附件2A·· 第93 1 20990號專利申請案 中文申請專利範圍替換本 民國95年12月1曰修正 1 · 一種用於使到複數處理器核心的至少一處理器核心 之時脈失效的方法,包含: 至少部分依據工作負載計算執行核心限制; 執行有效串列數目η,其中η是整數, 使處理器核心數目m生效,其中m是整數並且小於 或等於有效串列數目η。 2 ·根據申請專利範圍第1項之方法,其中在處理器核 心等待記憶體操作的閒置時間週期中使到至少一處理器的 時脈失效。 3 .根據申請專利範圍第1項之方法,其中使到至少一 處理器核心的時脈失效可減少電力消耗。 4.根據申請專利範圍第1項之方法,其中使到至少一 處理核心的時脈失效能夠增加該處理器核心的操作效率。 5 . —種用於爲複數處理器核心的至少一處理器核心選 擇電壓和頻率操作點之方法,包含: 預測在所有複數處理器核心上執行的複數串列之作用 位準; 至少部分依據作用位準使複數處理器核心的一子集生
1280507 (2) 6 ·根據申請專利範圍第5項之方法,其中作用位準係 至少部分依據遵守熱電力考慮的執行核心限制。 7 ·根據申請專利範圍第6項之方法,其中執行核心限 制係至少部分依據下列公式,其中N描述具有內容的串 列數目;%E描述百分比執行時間;及描述百分比記 憶體爹照時間,該公式是: int ( N X ( %E + %M )))。
8 · —種用於複數多核心處理器之複數狀態間協調之裝 置,包含: 第一狀態,用於沒有指定串列的核心; 第二狀態,用於儲存具有指定串列的核心之佇列; 第三狀態,用於使核心可執行串列;及 弟四狀態,用於使核心失效。 9 ·根據申請專利範圍第8項之裝置,其中佇列是先進 先出(FIFO )佇列。
1 〇 ·根據申請專利範圍第8項之裝置’其中若生效核 心數目小於執行核心限制,則核心自第二狀態遞移到第三 狀態。 1 1 ·根據申請專利範圍第1 0項之裝置,其中執行核心 限制係至少部分依據下列公式,其中N描述具有內容的 串列數目;%E描述百分比執行時間;及描述百分比 記憶體參照時間,該公式是: int ( N X ( %E + 0/〇M )))。 1 2 ·根據申請專利範圍第8項之裝置,其中若核心是 -2- 1280507 (3)
在等待完成記憶體操作的閒置時間,則核心自第三狀態遞 移到第四狀態。 1 3 . —種用於複數多核心處理器的狀態圖之方法’包 含: 指定用於沒有指定串列的核心之第一狀態; 指定用於儲存具有指定串列的核心之佇列的第二狀態 比較生效核心數目和執行核心限制,若生效核心數目 小於執行核心限制,則指定用於使核心可執行串列的第三 狀態;及 指定使核心失效的第四狀態。 14.根據申請專利範圍第13項之方法,其中佇列是先 進先出(FIFO )佇列。 1 5 ·根據申請專利範圍第1 3項之方法,其中執行核心 限制係至少部分依據下列公式,其中N描述具有內容的 串列數目;%E描述百分比執行時間;及%M描述百分比 記憶體參照時間,該公式是: int ( N X ( 〇/〇E + %M )))。 16.根據申請專利範圍第13項之方法,其中若核心是 在等待完成記憶體操作的閒置時間,則核心自第三狀態遞 移到第四狀態。 1 7·一種多核心處理器之系統,包含: 至少一多核心處理器,耦合於快取記億體,及耦合於 Μ 0胃時針方向匯流排以接收要求和回應;及 -3- 1280507 (4) I 核心限量供應邏輯,用以管理生效核心數目小於或等 於執行核心限制。 1 8·根據申請專利範圜第1 7項之系統,其中執行核心 限制係至少部分依據下列公式,其中N描述具有內容的 串列數目;%E描述百分比執行時間;及%M描述百分比 記憶體參照時間,該公式是: int ( N X ( %E + %m )))。 19.根據申請專利範圍第17項之系統,另外包含系統 介面,該系統介面具有: 記憶體DIMMs專用的複數記憶體控制器; 路由器邏輯,用以處理到其他處理器晶錠及/或I/O 子系統的互連連結;及 核心限量供應邏輯。 20·根據申請專利範圍第17項之系統,另外包含至少 兩逆時針方向匯流排以接收要求和回應。 2 1 ·根據申請專利範圍第1 7項之系統,其中快取記憶 體是具有複數獨立記憶體堆積的第三階(L3)記憶體。 -4-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/621,228 US20050050310A1 (en) | 2003-07-15 | 2003-07-15 | Method, system, and apparatus for improving multi-core processor performance |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200515289A TW200515289A (en) | 2005-05-01 |
TWI280507B true TWI280507B (en) | 2007-05-01 |
Family
ID=34103183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093120990A TWI280507B (en) | 2003-07-15 | 2004-07-14 | A method, system, and apparatus for improving multi-core processor performance |
Country Status (8)
Country | Link |
---|---|
US (6) | US20050050310A1 (zh) |
JP (1) | JP4413924B2 (zh) |
KR (1) | KR100856605B1 (zh) |
CN (2) | CN101320289B (zh) |
DE (1) | DE112004001320B3 (zh) |
GB (1) | GB2420435B (zh) |
TW (1) | TWI280507B (zh) |
WO (1) | WO2005010737A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9292288B2 (en) | 2013-04-11 | 2016-03-22 | Intel Corporation | Systems and methods for flag tracking in move elimination operations |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4015934B2 (ja) | 2002-04-18 | 2007-11-28 | 株式会社東芝 | 動画像符号化方法及び装置 |
US20050050310A1 (en) | 2003-07-15 | 2005-03-03 | Bailey Daniel W. | Method, system, and apparatus for improving multi-core processor performance |
US20050154573A1 (en) * | 2004-01-08 | 2005-07-14 | Maly John W. | Systems and methods for initializing a lockstep mode test case simulation of a multi-core processor design |
KR101108397B1 (ko) | 2005-06-10 | 2012-01-30 | 엘지전자 주식회사 | 멀티-코어 프로세서의 전원 제어 장치 및 방법 |
KR101177125B1 (ko) | 2005-06-11 | 2012-08-24 | 엘지전자 주식회사 | 멀티-코어 프로세서의 합성모드 구현 방법 및 장치 |
KR100663864B1 (ko) * | 2005-06-16 | 2007-01-03 | 엘지전자 주식회사 | 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 |
GB0519981D0 (en) | 2005-09-30 | 2005-11-09 | Ignios Ltd | Scheduling in a multicore architecture |
US20070271130A1 (en) * | 2006-05-19 | 2007-11-22 | Microsoft Corporation | Flexible scheduling and pricing of multicore computer chips |
US7752468B2 (en) * | 2006-06-06 | 2010-07-06 | Intel Corporation | Predict computing platform memory power utilization |
US8028290B2 (en) | 2006-08-30 | 2011-09-27 | International Business Machines Corporation | Multiple-core processor supporting multiple instruction set architectures |
CN100451972C (zh) * | 2006-09-26 | 2009-01-14 | 杭州华三通信技术有限公司 | 提高多核系统访问临界资源速度的方法和装置 |
US8032772B2 (en) * | 2007-11-15 | 2011-10-04 | Intel Corporation | Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor |
US8359487B2 (en) * | 2008-03-19 | 2013-01-22 | Sony Corporation | System and method for effectively performing a clock adjustment procedure |
US8010822B2 (en) * | 2008-03-28 | 2011-08-30 | Microsoft Corporation | Power-aware thread scheduling and dynamic use of processors |
US20090259793A1 (en) * | 2008-04-10 | 2009-10-15 | Sony Corporation And Sony Electronics Inc. | System and method for effectively implementing an erase mode for a memory device |
US7757233B2 (en) * | 2008-07-10 | 2010-07-13 | International Business Machines Corporation | Controlling a computer system having a processor including a plurality of cores |
US8181049B2 (en) * | 2009-01-16 | 2012-05-15 | Freescale Semiconductor, Inc. | Method for controlling a frequency of a clock signal to control power consumption and a device having power consumption capabilities |
US8984523B2 (en) * | 2009-05-26 | 2015-03-17 | Telefonaktiebolaget L M Ericsson (Publ) | Method for executing sequential code on the scalable processor at increased frequency while switching off the non-scalable processor core of a multicore chip |
US8543857B2 (en) * | 2009-09-26 | 2013-09-24 | Intel Corporation | Method and apparatus for low power operation of multi-core processors |
KR101680109B1 (ko) * | 2009-10-29 | 2016-12-12 | 삼성전자 주식회사 | 복수 코어 장치 및 그의 로드 조정 방법 |
KR101648978B1 (ko) * | 2009-11-05 | 2016-08-18 | 삼성전자주식회사 | 저전력 멀티코어 시스템에서의 전력 제어 방법 및 장치 |
US20110138395A1 (en) * | 2009-12-08 | 2011-06-09 | Empire Technology Development Llc | Thermal management in multi-core processor |
TWI425359B (zh) * | 2010-03-05 | 2014-02-01 | Asustek Comp Inc | 電腦系統之中央處理器開核裝置 |
CN101799773B (zh) * | 2010-04-07 | 2013-04-17 | 福州福昕软件开发有限公司 | 并行计算的内存访问方法 |
CN102243523B (zh) * | 2010-05-12 | 2014-01-08 | 英业达股份有限公司 | 具有备用电源机制的数据储存系统 |
US8484498B2 (en) * | 2010-08-26 | 2013-07-09 | Advanced Micro Devices | Method and apparatus for demand-based control of processing node performance |
US8495395B2 (en) | 2010-09-14 | 2013-07-23 | Advanced Micro Devices | Mechanism for controlling power consumption in a processing node |
US8726055B2 (en) | 2010-09-20 | 2014-05-13 | Apple Inc. | Multi-core power management |
JP5737298B2 (ja) | 2011-01-21 | 2015-06-17 | 富士通株式会社 | スケジューリング方法およびスケジューリングシステム |
US8185758B2 (en) | 2011-06-30 | 2012-05-22 | Intel Corporation | Method and system for determining an energy-efficient operating point of a platform |
US8719607B2 (en) | 2011-12-01 | 2014-05-06 | International Business Machines Corporation | Advanced Pstate structure with frequency computation |
US8782466B2 (en) * | 2012-02-03 | 2014-07-15 | Hewlett-Packard Development Company, L.P. | Multiple processing elements |
US9846475B2 (en) | 2012-03-31 | 2017-12-19 | Intel Corporation | Controlling power consumption in multi-core environments |
CN102789301A (zh) * | 2012-05-17 | 2012-11-21 | 江苏中科梦兰电子科技有限公司 | 一种计算机的电源管理方法 |
US9250682B2 (en) | 2012-12-31 | 2016-02-02 | Intel Corporation | Distributed power management for multi-core processors |
KR102110812B1 (ko) * | 2013-05-30 | 2020-05-14 | 삼성전자 주식회사 | 멀티 코어 시스템 및 멀티 코어 시스템의 작업 스케줄링 방법 |
US9898303B2 (en) | 2013-08-28 | 2018-02-20 | Via Technologies, Inc. | Multi-core hardware semaphore in non-architectural address space |
CN104216861B (zh) * | 2013-08-28 | 2019-04-19 | 威盛电子股份有限公司 | 微处理器及在微处理器中同步处理核的方法 |
US9792112B2 (en) | 2013-08-28 | 2017-10-17 | Via Technologies, Inc. | Propagation of microcode patches to multiple cores in multicore microprocessor |
US9465432B2 (en) * | 2013-08-28 | 2016-10-11 | Via Technologies, Inc. | Multi-core synchronization mechanism |
KR20150050135A (ko) | 2013-10-31 | 2015-05-08 | 삼성전자주식회사 | 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법 |
JP6291966B2 (ja) * | 2014-03-31 | 2018-03-14 | 日本電気株式会社 | 初期化処理高速化システム、初期化処理高速化装置、初期化処理高速化方法及び初期化処理高速化プログラム |
KR102169692B1 (ko) | 2014-07-08 | 2020-10-26 | 삼성전자주식회사 | 멀티-코어 프로세서를 포함하는 시스템 온 칩 및 그것의 동적 전력 관리 방법 |
GB2528845B (en) * | 2014-07-30 | 2016-12-14 | Jaguar Land Rover Ltd | Feedback through brake inputs |
US9696787B2 (en) * | 2014-12-10 | 2017-07-04 | Qualcomm Innovation Center, Inc. | Dynamic control of processors to reduce thermal and power costs |
US9569264B2 (en) | 2015-03-17 | 2017-02-14 | Freescale Semiconductor,Inc. | Multi-core system for processing data packets |
CN106293644B (zh) * | 2015-05-12 | 2022-02-01 | 超威半导体产品(中国)有限公司 | 考虑时间热耦合的功率预算方法 |
US20170185128A1 (en) * | 2015-12-24 | 2017-06-29 | Intel Corporation | Method and apparatus to control number of cores to transition operational states |
CN106201726A (zh) * | 2016-07-26 | 2016-12-07 | 张升泽 | 多内核芯片线程分配方法及系统 |
CN106598203B (zh) * | 2016-12-21 | 2019-04-23 | 上海海事大学 | 一种数据密集环境下的单芯片多处理器系统的电源管理方法 |
US10649943B2 (en) | 2017-05-26 | 2020-05-12 | Dell Products, L.P. | System and method for I/O aware processor configuration |
US10762031B2 (en) | 2017-06-12 | 2020-09-01 | Dell Products, L.P. | System and method for setting equalization for communication between a processor and a device |
JP2020149317A (ja) | 2019-03-13 | 2020-09-17 | 株式会社デンソー | 車両用装置 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168554A (en) * | 1989-10-13 | 1992-12-01 | International Business Machines Corporation | Converting trace data from processors executing in parallel into graphical form |
US5189314A (en) * | 1991-09-04 | 1993-02-23 | International Business Machines Corporation | Variable chip-clocking mechanism |
JPH0659906A (ja) * | 1992-08-10 | 1994-03-04 | Hitachi Ltd | 並列計算機の実行制御方法 |
US5442775A (en) * | 1994-02-08 | 1995-08-15 | Meridian Semiconductor, Inc. | Two clock microprocessor design with stall |
US5737615A (en) * | 1995-04-12 | 1998-04-07 | Intel Corporation | Microprocessor power control in a multiprocessor computer system |
JPH09138716A (ja) * | 1995-11-14 | 1997-05-27 | Toshiba Corp | 電子計算機 |
JPH09185589A (ja) | 1996-01-05 | 1997-07-15 | Toshiba Corp | 情報処理システムと情報処理システムの省電力方法 |
GB2311882B (en) | 1996-04-04 | 2000-08-09 | Videologic Ltd | A data processing management system |
US6549954B1 (en) * | 1997-01-16 | 2003-04-15 | Advanced Micro Devices, Inc. | Object oriented on-chip messaging |
US5913069A (en) * | 1997-12-10 | 1999-06-15 | Cray Research, Inc. | Interleaving memory in distributed vector architecture multiprocessor system |
JP4172054B2 (ja) | 1998-03-30 | 2008-10-29 | マツダ株式会社 | 自動変速機の制御装置 |
US6529921B1 (en) * | 1999-06-29 | 2003-03-04 | Microsoft Corporation | Dynamic synchronization of tables |
US6440282B1 (en) * | 1999-07-06 | 2002-08-27 | Applied Materials, Inc. | Sputtering reactor and method of using an unbalanced magnetron |
US6889319B1 (en) * | 1999-12-09 | 2005-05-03 | Intel Corporation | Method and apparatus for entering and exiting multiple threads within a multithreaded processor |
US6357016B1 (en) * | 1999-12-09 | 2002-03-12 | Intel Corporation | Method and apparatus for disabling a clock signal within a multithreaded processor |
US6550020B1 (en) * | 2000-01-10 | 2003-04-15 | International Business Machines Corporation | Method and system for dynamically configuring a central processing unit with multiple processing cores |
US6640282B2 (en) * | 2000-01-25 | 2003-10-28 | Hewlett-Packard Development Company, L.P. | Hot replace power control sequence logic |
US6574739B1 (en) * | 2000-04-14 | 2003-06-03 | Compal Electronics, Inc. | Dynamic power saving by monitoring CPU utilization |
US20020018877A1 (en) * | 2000-08-02 | 2002-02-14 | Woodall Calvin L. | Reduced motion and anti slip pad |
JP3860116B2 (ja) * | 2000-10-31 | 2006-12-20 | ミレニアル・ネット・インコーポレーテッド | 最適化電力効率によるネットワークプロセッシングシステム |
US6920572B2 (en) * | 2000-11-15 | 2005-07-19 | Texas Instruments Incorporated | Unanimous voting for disabling of shared component clocking in a multicore DSP device |
US6990598B2 (en) * | 2001-03-21 | 2006-01-24 | Gallitzin Allegheny Llc | Low power reconfigurable systems and methods |
US6770323B2 (en) * | 2001-05-16 | 2004-08-03 | North Carolina State University | Methods for forming tunable molecular gradients on substrates |
US6901522B2 (en) * | 2001-06-07 | 2005-05-31 | Intel Corporation | System and method for reducing power consumption in multiprocessor system |
JP3610930B2 (ja) | 2001-07-12 | 2005-01-19 | 株式会社デンソー | オペレーティングシステム、プログラム、車両用電子制御装置 |
US20030079151A1 (en) * | 2001-10-18 | 2003-04-24 | International Business Machines Corporation | Energy-aware workload distribution |
US6985952B2 (en) * | 2001-10-31 | 2006-01-10 | International Business Machines Corporation | Energy-induced process migration |
US6804632B2 (en) * | 2001-12-06 | 2004-10-12 | Intel Corporation | Distribution of processing activity across processing hardware based on power consumption considerations |
US7318164B2 (en) * | 2001-12-13 | 2008-01-08 | International Business Machines Corporation | Conserving energy in a data processing system by selectively powering down processors |
EP1338956A1 (fr) * | 2002-02-20 | 2003-08-27 | STMicroelectronics S.A. | Dispositif électronique de traitement de données, en particulier processeur audio pour un décodeur audio/vidéo |
US7480911B2 (en) * | 2002-05-09 | 2009-01-20 | International Business Machines Corporation | Method and apparatus for dynamically allocating and deallocating processors in a logical partitioned data processing system |
US20040128663A1 (en) * | 2002-12-31 | 2004-07-01 | Efraim Rotem | Method and apparatus for thermally managed resource allocation |
US6971034B2 (en) * | 2003-01-09 | 2005-11-29 | Intel Corporation | Power/performance optimized memory controller considering processor power states |
US7093147B2 (en) * | 2003-04-25 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Dynamically selecting processor cores for overall power efficiency |
US20050050310A1 (en) | 2003-07-15 | 2005-03-03 | Bailey Daniel W. | Method, system, and apparatus for improving multi-core processor performance |
-
2003
- 2003-07-15 US US10/621,228 patent/US20050050310A1/en not_active Abandoned
-
2004
- 2004-07-13 CN CN200710106805.4A patent/CN101320289B/zh not_active Expired - Fee Related
- 2004-07-13 CN CNB2004100709137A patent/CN100555227C/zh not_active Expired - Fee Related
- 2004-07-14 DE DE112004001320T patent/DE112004001320B3/de not_active Expired - Fee Related
- 2004-07-14 GB GB0602753A patent/GB2420435B/en not_active Expired - Fee Related
- 2004-07-14 WO PCT/US2004/022354 patent/WO2005010737A2/en active Application Filing
- 2004-07-14 TW TW093120990A patent/TWI280507B/zh not_active IP Right Cessation
- 2004-07-14 KR KR1020067000942A patent/KR100856605B1/ko not_active IP Right Cessation
- 2004-07-14 JP JP2006520257A patent/JP4413924B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-20 US US11/336,302 patent/US20060123263A1/en not_active Abandoned
- 2006-01-20 US US11/336,681 patent/US7389440B2/en not_active Expired - Fee Related
- 2006-01-20 US US11/336,303 patent/US20060117200A1/en not_active Abandoned
- 2006-01-20 US US11/336,015 patent/US7392414B2/en not_active Expired - Fee Related
-
2007
- 2007-03-15 US US11/686,861 patent/US7788519B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9292288B2 (en) | 2013-04-11 | 2016-03-22 | Intel Corporation | Systems and methods for flag tracking in move elimination operations |
Also Published As
Publication number | Publication date |
---|---|
US20060123264A1 (en) | 2006-06-08 |
GB0602753D0 (en) | 2006-03-22 |
US20070198872A1 (en) | 2007-08-23 |
GB2420435B (en) | 2008-06-04 |
US20060117199A1 (en) | 2006-06-01 |
US20050050310A1 (en) | 2005-03-03 |
JP4413924B2 (ja) | 2010-02-10 |
CN100555227C (zh) | 2009-10-28 |
JP2007535721A (ja) | 2007-12-06 |
US20060117200A1 (en) | 2006-06-01 |
KR100856605B1 (ko) | 2008-09-03 |
US7788519B2 (en) | 2010-08-31 |
CN1577280A (zh) | 2005-02-09 |
CN101320289B (zh) | 2014-06-25 |
KR20060031868A (ko) | 2006-04-13 |
US20060123263A1 (en) | 2006-06-08 |
US7389440B2 (en) | 2008-06-17 |
GB2420435A (en) | 2006-05-24 |
DE112004001320B3 (de) | 2011-09-15 |
WO2005010737A2 (en) | 2005-02-03 |
CN101320289A (zh) | 2008-12-10 |
US7392414B2 (en) | 2008-06-24 |
TW200515289A (en) | 2005-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI280507B (en) | A method, system, and apparatus for improving multi-core processor performance | |
US20200159279A1 (en) | Low power autonomous peripheral management | |
JP5688462B2 (ja) | 処理ノードの動的パフォーマンス制御 | |
US8924758B2 (en) | Method for SOC performance and power optimization | |
TWI550518B (zh) | 用於包括執行緒合併之能源效率及能源節約的方法、裝置及系統 | |
TW409227B (en) | Method and apparatus for selecting thread switch events in a multithreaded processor | |
US8661199B2 (en) | Efficient level two memory banking to improve performance for multiple source traffic and enable deeper pipelining of accesses by reducing bank stalls | |
TWI310129B (en) | Method, apparatus and system for managing operating points | |
CN110109527B (zh) | 动态电压裕度恢复 | |
US8131948B2 (en) | Snoop request arbitration in a data processing system | |
WO2007103051A2 (en) | Method and apparatus for using dynamic workload characteristics to control cpu frequency and voltage scaling | |
Kim et al. | Optimized I/O determinism for emerging NVM-based NVMe SSD in an enterprise system | |
JP2015515687A (ja) | 高速キャッシュシャットダウンのための装置および方法 | |
US20100057998A1 (en) | Snoop request arbitration in a data processing system | |
US7395411B2 (en) | Methods and apparatus for improving processing performance by controlling latch points | |
TWI333611B (en) | Method, apparatus and system of managing power consumption | |
Gajaria et al. | ARC: DVFS-aware asymmetric-retention STT-RAM caches for energy-efficient multicore processors | |
Bojnordi et al. | A programmable memory controller for the DDRx interfacing standards | |
Yu et al. | Low-cost and energy-efficient distributed synchronization for embedded multiprocessors | |
Low | Microprocessor trends: multicore, memory, and power developments | |
US9317100B2 (en) | Accelerated cache rinse when preparing a power state transition | |
CN117882028A (zh) | 基于限制硬件强制的功率控制的功率管理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |