TWI274377B - Method of manufacturing contact hole - Google Patents

Method of manufacturing contact hole Download PDF

Info

Publication number
TWI274377B
TWI274377B TW094135336A TW94135336A TWI274377B TW I274377 B TWI274377 B TW I274377B TW 094135336 A TW094135336 A TW 094135336A TW 94135336 A TW94135336 A TW 94135336A TW I274377 B TWI274377 B TW I274377B
Authority
TW
Taiwan
Prior art keywords
trench
layer
mask layer
mask
substrate
Prior art date
Application number
TW094135336A
Other languages
English (en)
Other versions
TW200715368A (en
Inventor
Kao-Tun Chen
Li-Tung Hsiao
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to TW094135336A priority Critical patent/TWI274377B/zh
Priority to US11/306,249 priority patent/US20070082472A1/en
Priority to JP2006062553A priority patent/JP2007110069A/ja
Application granted granted Critical
Publication of TWI274377B publication Critical patent/TWI274377B/zh
Publication of TW200715368A publication Critical patent/TW200715368A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

1274377 17564twf.d〇c/r 九、發明說明: 【發明所屬之技術領域】 ^本發明是有關於一種接觸窗開口(Contact Hole)的製 以方去,且特別是有關於一種利用罩幕(Mask)以製造接觸 窗開口的製造方法。 【先前技術】 、在積體電路蓬勃發展的今日,元件縮小化與積集化是 必八、;、之麵勢,也是各界積極發展的重要課題。當元件尺寸 逐漸縮小,連接各元件的内連線之尺寸及線寬也越來越 小,因而會增加製程的困難度。 舉例來說,由於尺寸縮小造成光學特性難以掌握,微 衫製程已遭遇到機台能力以及光學物理特性的極限,因此 使接觸窗開口(Contact H〇le)的微影製程的困難度愈來愈 南。接觸窗開口的關鍵尺寸(Critical Dimension)與對準精確 度(Alignment Accuracy)變得難以控制,使生產成本相對提 高’而且良率難以提升。 為了增加接觸窗開口關鍵尺寸的控制能力,必須在現 有設備條件下改良製造接觸窗開口的方法,或設法增加製 程裕度以降低成本。 【發明内容】 本發明的目的就是在提供一種接觸窗開口的製造方 法’以提升關鍵尺寸的控制能力。 本發明的再一目的是提供一種接觸窗開口的製造方 法,以增加製程裕度並降低成本。 1274377 17564twf.doc/r 本發明提出-種接觸窗開口的製造方法。此 於基底上誠-層罩幕層’並於罩幕層中形成至少二 溝渠U渠麟度不大於罩幕層的厚度,並往 向延伸。之後,於罩幕層中形成至少—第二溝渠 渠的深度不大於罩幕層的厚度’並往第二方向延伸。^ 2與第-方向交錯。第二溝渠與第—溝渠交錯處的罩^ 層中形成有開口,此開口暴露基底。繼 露的部分絲。 机 —口所恭 於-實施例中,於罩幕層中形成至少第一溝渠的 ^先於罩幕層上形成第—圖案化光阻層。然後,以第一圖 木化光阻層鮮幕,移除部分罩幕層,以於罩幕層中 至少第-溝渠。之後,移除第—圖案化光阻層。 於貝鉍例中’上述第-圖案化光阻層之材質例如是 正光阻或負光阻。 於—實施例中,於罩幕層中形成至少第二溝準的步驟 ^先於罩幕層上形成第二圖案化光阻層。然後,=第二圖 =匕,阻層鱗幕,移除部分罩幕層,以於 至少第二溝渠。 人 〜於—實關巾,於罩幕層巾軸第二溝渠之後,以及 ^開口所恭露的部分基底之前,更可以移除第二圖案化 无阻層。 於一實施例中,上述第一溝渠暴露基底。 於一貫施例中,上述第二圖案化光阻層之材 如是 正光阻或負光阻。 、 i27m,〇c/r 於一貫施例中 4卓參肩之材質例如是氮化^ 、由於接觸窗開口在微影製程的製程難度高於 朱。本發明利用罩幕層的穩定與高餘刻選擇性的: 微影製程中均使用溝渠的圖案來製作接觸窗開 使接觸窗開口的製程裕度增加。如此—來, , 製程能力可等同於線或溝渠的製程能力。另外的 製作上,線條圖案的製作遠比點狀圖案的製作 = 確’而且成本可大幅降低。此外,在光罩的 伙 圖案的光學特性較容易掌握,而且於設計時可節省大= 3光ί的資料容量。另一方面,本發明大幅降低製^ 易度並簡化製作程序,而且結構穩定性較佳。-王、 先於再㈣σ㈣造方法。此方法首 層層上形成第-先阻 ,,顯:製 個第溝渠,亚暴露罩幕層。其中,第一光I ^ ?-線形開口,此第-線形開丄二 著,於基底上形成第二光阻I二接 於第二光阻層中曝先製程與第二顯影製程,以 其中,第渠,並暴露軍幕層。 罘一線形開口,而第二線形開 [274377 17564twf.doc/r 口與所喊_二溝渠皆往第二方向 一方向交錯。繼之,以第-光阻厗盔罢苴罘一方向與弟 制π ,、,^m 植層為罩I,進行第二钱刻 衣転,以於罩綦層中形成第四溝渠。第四 於罩幕層的厚度,且第二溝渠與細轉 底。繼之,移除暴露的部分基底。 f &基 爲底形成第四騎讀,移除暴露的部分 基底之則,更包括去除第二光阻層。 或負::實施例中,上述第一光阻層之材質例如是正光阻 或負t貫施例中,上述第二光阻層之材質例如是正光阻 實施财,上述罩幕層之材_如是氮化石夕。 本备明分別具有溝渠_的罩幕層與圖宰 阻層兩個罩泰,而於基底中形成接觸窗開口,以使微馬制 程中較難製作的接觸窗開Π圖形有較高 厂ς 外,在光罩的製作與設計上,線條圖案學 ^ 圖案的光學特性容易掌握,而且可以節省成:二改旱乂站狀 為讓本發明之上述和其他目的、特徵和優點能更明顯 =下y文特舉較佳實施例,並配合所附圖式,作詳細說 【實施方式】 【第一實施例】 圖1A至圖1E是本發明較佳實施例之 (㈤⑽蝴的製造流程立體圖。此「接觸窗開口」廣泛 8 Ί274377 17564twf.doc/r 表示=介層窗開σ 明多a圖ΙΑ,首先提供基底1〇〇 f半導體元件或金屬内連線(未緣示),最上配 f1介電層_,未緣示)。接觸窗會形成於層間匕; 於基請上 接。接著, 之材質之間具有很大的钱刻選擇性,若 曰曰”电層之材質是氧化石夕,則罩幕層1G2之材質則可為 以=氣相沈積法形成的氮切。織,於罩幕層⑽1 =成-層圖案化光阻層雨。圖案化光阻層⑽例如是正 ==圖案化光阻層1〇4的形成方法例如是於罩 :二層第一光阻層(未繪示),然後利用具有y 〜關σ之光罩(未_)依序進彳博辅域 程’以於此第—光阻層中形成往y方向延伸之至少一= =5’並暴露罩幕層逝。之後,以圖案化光阻層刚“ ^移除部分罩幕層】〇2,以於罩幕層】G2中形成數個溝 ^〇6(繪示於圖1B)。各溝渠1〇6是平行排列。移除部分 罩綦層⑽的方法例如是進行一乾式名虫刻製程1〇8。 清爹照圖1B,溝渠1〇6的深度dl小於罩幕層1〇2的 厚度t,並往方向y延伸。之後,移除圖案化光阻層刚。 移除圖案化光阻層1〇4的方法例如是進行灰化(Ashing)與 利用RCA溶液清洗。 接著,請參照圖1C,於罩幕層102上形成另一層圖 案化光阻層110。圖案化光阻層11〇例如是正光阻或負光 Ί274377 17564twf.doc/r 圓系化尤阻層1 l〇 形成-層第二光阻層(未幕層他上 開口之光罩(未緣不)依序進行曝光製:有X方向線形 此第二光阻層中形成往χ方向^^影製程’以於 暴露罩幕層m。方向χ與方向y交錯渠107,並 光阻層110為罩幕,移除部分罩幕声 …邊,以圖案化 中形成數個溝渠112(緣示於圖1D)曰。久羞^於罩幕層1〇2 歹:。移除部分罩幕層1〇2的方法例如;進:二J平行排 私114。 丁辈乙式韻刻製 請參關1D,溝渠112 # 厚度卜並往方向叉延伸。此外 ⑽的 :處;;罩幕層⑽中形成有心二 位置。此 =’本發明亦可以先移除圖案化光阻層i=:幕 + 二 田W,疋否移除圖案化光阻層110可視製程 化光阻層llG的方法例如是進行灰化 ]〇〇 /合液清洗,而移除開口 Π6暴露的部分基底 的方+法例如是進行的乾式蝕刻製程ll8。 罩幕層102各部分的厚度必須可以抵擋乾式侧製程 八。圖2為圖id的俯視圖,請參照圖2,基底ι〇〇可被 刀為區域A、B、C及D。由於區域A未經過乾式钱刻製 1274377 17564twf.doc/r 程108與114,因此區 層1〇2形成時的^ h的罩綦層102的厚度是罩幕 B及D上的u f 形成了溝渠應與112,區域 小,但是必和日/02的厚度較罩幕層102形成時的厚度 肩足以抵檔乾式蝕刻製程118。 n6暴露的部分基底1〇 口 的罩幕層1〇2已被移除。 婉护成月·ί Γ 圖m,經過上述步驟,在基底100中已 、,工形成了數個接觸窗開口 120。由於 層⑽的厚度必須足以抵擔乾式_製程118,因Ιίί 106舁溝渠112各別之姓刻深度必須小於罩幕層1〇2的厚 度t’以確保區域3及〇處的罩幕層搬未被乾式姓刻製 程118破壞而暴露基底⑽,進而讀保接觸窗開口 12〇與 所設言:的尺寸相符,並避免於基底1GG上產生溝渠,而造 成後、、、1形成的接觸窗插塞(c〇ntact PiUg)的電性問題。σ ^ 一般在具有相同數值孔徑以及光源波長的光學曝光 系統,微小的線(Line)、溝渠的圖案尺寸可以較精確的製 作出來’而孔狀(Hole)圖案的光學特性不易控制。而本發 明利用罩幕層的穩定與高蝕刻選擇性的特性,在微影製程 中均使用溝渠的圖案來製作接觸窗開口的罩幕,使接觸窗 開口的聚焦深度與曝光容忍度增加。如此一來,接觸窗開 口的製程能力可等同於線或溝渠的製程能力。此外,在光 罩的製作上,線條圖案的製作遠比點狀圖案的製作容易及 準確’而且成本可大幅降低。另一方面,在光罩的設計上, 線條圖案的光學特性較點狀圖案的光學特性容易掌握,而 且於設計時可節省大量時間與光罩的資料容量。另外,本 •1274377 17564twf.doc/r 發明大幅降低製程難易度並簡化製作程序,而且結構 性較佳。 。吹 【第二實施例】 圖3A至圖3D是本發明另—較佳實施例之接觸 口的製造流程立體圖。此「接觸窗開口」廣泛表示接觸窗 -開口、介層窗開口及其他類似結構。 . 請參照目3八,首先提供基底2〇〇。基底200中例如配 φ ^有+導體70件或金屬内連線(未緣示),最上層例如是— 層間介電層(IL D,未緣示)。接觸窗會形成於層間介電居 中,以使半導體元件或内連線與外界電性連接。接著日, 於基底200上形成—層罩幕層2〇2。罩幕層2〇2之材質必 須是與上述層間介電層之材質具有报大的钱刻選擇性,、若 層間介電層之材質是氧化石夕,則罩幕層202之材質則可為 以化學氣相沈積法形成的氮化砍。然後,於罩幕層2〇2 2 形f-層圖案化光阻層204,形成圖案化光阻層^方 如雨一實施例所述。圖案化光阻層204例如是正光阻或負 • 光阻。然後’以圖案化光阻層204為罩幕,移除部分罩暮 層202,以於罩幕層202中形成數個溝渠2〇6(緣示於圖 犯)。各溝渠2〇6例如是平行排列。移除部分罩幕層2〇2 的方法例如是進行一乾式蝕刻製程2〇8。 曰 200 Ϊ^3Β ’溝渠施往方向&延伸,並暴露基底 200。之後,私除圖案化光阻層2〇4。移除圖案化光阻層別* 的方法例如是進行灰化與利用RCA溶液清洗。 接著,請參照圖3C,於基底2〇〇上與罩幕層2〇2上 12 1274377 17564twf.doc/r 形成另一層圖案化光阻層210。圖案化光阻層21〇之材質 例如是正光阻或負光阻。圖案化光阻層21〇呈 巨 m。各溝渠是平行排列。溝渠212往方 向b與方向a交錯。此外,溝渠212與溝渠2〇6的交錯 214暴露基底200。 然後,請參照圖3D,利用罩幕層202與圖案化光阻 層210為罩幕,進行乾式蝕刻製程216 , 所暴__ 。製_至此,==^〇21中4 形成了數個接觸窗開口 218。 本叙明利用分別具有溝渠圖案的罩幕層與圖案化光 阻層兩個罩幕,而於基底中形成接觸窗開口,以使微影掣 程中較難製作的接觸窗開口圖形有較高的製程裕度。/二 外,在光罩的製作與設計上,線條圖案的光學特性較點狀 圖案的光學特性容易掌握,而且可以節省成本。 雖;^本叙明已以較佳貫施例揭露如上,然其並非用以 限定本發日月,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1A至圖1E是本發明之第一實施例之接觸窗開口 製造流程立體圖。 圖2是圖id的俯視圖。 圖3八至圖3D是本發明之第二實施例之接觸 的製造流程立體圖。 ύ 13 1274377 17564twf.doc/r 【主要元件符號說明】 100、200 :基底 102、202 :罩幕層 104、110、204、210 :圖案化光阻層 106、112、206、212 :溝渠 108、114、118、208、216 :乾式蝕刻製程 116 ··開口 120、218 :接觸窗開口 214 :交錯處 A、B、C、D:區域 dl、d2 ··深度 t :厚度 X、y、a、b :方向
14

Claims (1)

  1. I2743Z7— 十、申請專利範圍: 1. 一種接觸窗開口(Contact Hole)的製造方法,包括: 於一基底上形成一罩幕層; 於該罩幕層中形成至少一第一溝渠,該第一溝渠的深 度不大於該罩幕層的厚度,且該第一溝渠往一第一方向延 伸; 於該罩幕層中形成至少一第二溝渠,該第二溝渠的深 度不大於該罩幕層的厚度,該第二溝渠往一第二方向延 伸,該第二方向與該第一方向交錯,該第二溝渠與該第一 溝渠交錯處的該罩幕層中形成有一開口,該開口暴露該基 底;以及 移除該開口所暴露的部分該基底。 2. 如申請專利範圍第1項所述之接觸窗開口的製造方 法,其中於該罩幕層中形成至少該第一溝渠的步驟包括: 於該罩幕層上形成一第一圖案化光阻層; 以該第一圖案化光阻層為罩幕,移除部分該罩幕層, 以於該罩幕層中形成至少該第一溝渠;以及 移除該第一圖案化光阻層。 3. 如申請專利範圍第2項所述之接觸窗開口的製造方 法,其中該第一圖案化光阻層之材質包括正光阻或負光阻。 4. 如申請專利範圍第1項所述之接觸窗開口的製造方 法,其中於該罩幕層中形成至少該第二溝渠的步驟包括: 於該罩幕層上形成一第二圖案化光阻層; 以該第二圖案化光阻層為罩幕,移除部分該罩幕層, 15 I2743Hr 以於該罩幕層中形成至少該第二溝渠。 5. 如申請專利範圍第4項所述之接觸窗開口的製造方 法,其中於該罩幕層中形成該第二溝渠之後,以及移除該 開口所暴露的部分該基底之前,更包括移除該第二圖案化 光阻層。 6. 如申請專利範圍第4項所述之接觸窗開口的製造方 法,其中該第二圖案化光阻層之材質包括正光阻或負光阻。 7. 如申請專利範圍第1項所述之接觸窗開口的製造方 法’其中該第一溝渠暴露該基底。 8. 如申請專利範圍第1項所述之接觸窗開口的製造方 法,其中該罩幕層之材質包括氮化矽。 9. 一種接觸窗開口的製造方法,包括: 於一基底上形成一罩幕層; 於該罩幕層上形成一第一光阻層; 利用一第一光罩對該第一光阻層進行一第一曝光製 程,其中該第一光罩具有至少一第一線形開口,且該第一 線形開口往一第一方向延伸; 進行一第一顯影製程,以於該第一光阻層中形成至少 一第一溝渠,並暴露該罩幕層,至少該第一溝渠往該第一 方向延伸; 以該第一光阻層為罩幕,進行一第一蝕刻製程,以於 該罩幕層中形成至少一第二溝渠,該第二溝渠的深度不大 於該罩幕層的厚度; 去除該第一光阻層; 16 1274377 17564twf.doc/r 於該基底上形成一第二光阻層; 利用一第二光罩對該第二光阻層進行一第二曝光製 私,其中該第二光罩具有至少一第二線形開口,且該第二 線形開口往一第二方向延伸; μ進行一第二顯影製程,以於該第二光阻層中形成至少 第一溝朱,並暴露該罩幕層,至少該第三溝渠往該第二 方向延伸’該第二方向與該第—方向交錯; 利^該第二光阻層為罩幕,進行—第二侧製程,以於 ^莫Μ層中形成一第四溝渠,該第四溝渠的深度不大於該 基底度’且該第三溝渠與該第四溝渠交錯處暴露該 移除暴露的部分該基底。 方法範圍第9項所述之__ 口的製造 底之前==:=:移除暴露的部分該基 方法 12. 如申請專 :之材貝包括正光阻或負光阻。 方法,复巾兮$_/ 9項所述之接觸窗開口的製造 13. 如申請專利範圍第9 == 且或負光阻。 方法,其中該罩幕芦之妯〜所述之接觸窗開口的製造 皁拳廣之材質包括氮化石夕。
TW094135336A 2005-10-11 2005-10-11 Method of manufacturing contact hole TWI274377B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW094135336A TWI274377B (en) 2005-10-11 2005-10-11 Method of manufacturing contact hole
US11/306,249 US20070082472A1 (en) 2005-10-11 2005-12-21 Method of manufacturing contact hole
JP2006062553A JP2007110069A (ja) 2005-10-11 2006-03-08 コンタクトホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094135336A TWI274377B (en) 2005-10-11 2005-10-11 Method of manufacturing contact hole

Publications (2)

Publication Number Publication Date
TWI274377B true TWI274377B (en) 2007-02-21
TW200715368A TW200715368A (en) 2007-04-16

Family

ID=37911485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094135336A TWI274377B (en) 2005-10-11 2005-10-11 Method of manufacturing contact hole

Country Status (3)

Country Link
US (1) US20070082472A1 (zh)
JP (1) JP2007110069A (zh)
TW (1) TWI274377B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4909912B2 (ja) * 2008-01-10 2012-04-04 株式会社東芝 パターン形成方法
DE102008049727A1 (de) * 2008-09-30 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
KR101116730B1 (ko) 2010-10-11 2012-03-13 주식회사 하이닉스반도체 필라패턴 형성방법
KR101802220B1 (ko) * 2010-12-20 2017-11-29 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9583381B2 (en) * 2013-06-14 2017-02-28 Micron Technology, Inc. Methods for forming semiconductor devices and semiconductor device structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959325A (en) * 1997-08-21 1999-09-28 International Business Machines Corporation Method for forming cornered images on a substrate and photomask formed thereby
KR100542750B1 (ko) * 2003-10-31 2006-01-11 삼성전자주식회사 반도체 장치의 제조 방법.

Also Published As

Publication number Publication date
JP2007110069A (ja) 2007-04-26
US20070082472A1 (en) 2007-04-12
TW200715368A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
KR102436100B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
KR100562189B1 (ko) Cmp 마무리된 다마신 표면상의 리소그래피 정렬 및오버레이 측정마크의 디자인
CN100472714C (zh) 用于制造硬掩模的方法
KR102603019B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
TWI505324B (zh) 形成高密度圖案的方法
KR101368527B1 (ko) 온 피치 콘택트 및 관련 구조에 대한 스페이서 공정
JP3839452B2 (ja) 金属構造物の製造方法
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
US8273668B2 (en) Methods of forming a pattern and methods of fabricating a semiconductor device having a pattern
JP5467471B2 (ja) 離間された導電配線に電気的接続を提供する方法
KR20180100699A (ko) 메모리 핀 패턴을 형성하기 위한 방법 및 시스템
TWI288951B (en) Method utilizing compensation features in semiconductor processing
TWI274377B (en) Method of manufacturing contact hole
KR20010110637A (ko) 반도체 장치의 제조 방법, 및 사진 제판용 마스크 및 그제조 방법
US6680163B2 (en) Method of forming opening in wafer layer
CN112447528A (zh) 集成电路的制作方法
US8685630B2 (en) Methods of forming a pattern in a material and methods of forming openings in a material to be patterned
US7939451B2 (en) Method for fabricating a pattern
TWI298514B (en) Method for photolithography in semiconductor manufacturing
US6316358B1 (en) Method for fabricating an integrated circuit device
JPH0388351A (ja) 半導体装置の製造方法
KR100382548B1 (ko) 반도체 소자의 제조방법
CN116705696A (zh) 标准单元接触孔的形成方法
KR20240092638A (ko) 레이저 소자 제조방법
KR100449325B1 (ko) 레지스터 제작방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees