TWI273770B - Adaptive equalizer, decoding device and error detecting device - Google Patents
Adaptive equalizer, decoding device and error detecting device Download PDFInfo
- Publication number
- TWI273770B TWI273770B TW093132870A TW93132870A TWI273770B TW I273770 B TWI273770 B TW I273770B TW 093132870 A TW093132870 A TW 093132870A TW 93132870 A TW93132870 A TW 93132870A TW I273770 B TWI273770 B TW I273770B
- Authority
- TW
- Taiwan
- Prior art keywords
- fff
- isi
- equalization
- adaptive equalization
- waveform
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Error Detection And Correction (AREA)
Description
1273770 九、發明說明: 【發明所屬之技術領域】 本發明係關於在光記錄及磁氣記錄再生裝置中,利用部 分回應(PR)方式等化再生波形之適應等化裝置、以及利用 其適應等化之解碼裝置、及誤差檢測裝置。 【先前技術】 以往,已知有利用最小均方(LMS(Least Mean Square))演 算法執行適應性等化之適應性等化裝置。 另外,以往,例如由以下之文獻中獲悉有在信號判定手 段使用固定延遲樹狀搜尋(FDTS(Fixed Delay Tree Search)) 之決策回饋等化器(DFE(Decision Feedback Equalizer))之 FDTS/DFE : J. Moon and L. R. Carley,’’Performance comparison of detction methods in magnetic recording’’,IEEE Transaction on magnetics,Vol. 26,No. 6,November 1990,pp. 3 155-3 172. 【發明内容】 但,利用上述LMS演算法執行適應性等化之際,必須由 波形假判定原來之資料。而,在作為其假判定,以臨限值 檢測雜訊及等化誤差等較多之SDNR較低之資料時,其判定 結果含有大的錯誤,難以提高適應增益而加以高速追蹤。 又,對於PLL(鎖相環路)及AGC(自動增益控制)等希望動 態地快速追蹤之電路而言,以臨限值檢測SDNR較低之資料 以獲得誤差信號時,錯誤多也同樣難以高速追蹤。 又,在PR所需之頻率區域中,也有一些頻率區域即使欲 95175.doc 1273770 對輸出貧乏或有缺落部分之輸入波形施行PR等化,也總是 無法加以等化。此種誤差會變成非常依存於輸入資料之型 式之等化誤差而殘留下來,會非常惡化解碼裝置之性能, 導致位元誤碼率(BER)增加。 又,在上述FDTS/DFE中,前授遽波器(FFF(FeedForward Filter))有必要等化成滿足因果律之波形。若前緣ISI(以FFF 等化之波形之符號間干擾(ISI(Inter-Symbol Interference)) 之最初部分)殘留而不滿足因果律之波形輸入至FDTS/DFE 時,在DFE構造中,只能除去後緣ISI(前緣ISI以後之部分), 因此,無法除去前緣ISI引起之等化誤差。故,FDTS會因前 緣ISI引起之等化誤差而導致誤差率之增加。 又,FFF通常也具有雜訊白色化之機能,其目的雖為使 FDTS透過雜訊白色化而提高判定性,但具有可滿足上述之 因果律同時又具有雜訊白色化之性能之FFF之設計卻隨著 輸入波形而非常困難。 另外,以雜訊白色化且滿足因果律之基準選擇FFF時, FDTS之檢測距離有變得比通常之PR等化之情形變短之傾 向0 FFF不施行滿足因果律之等化時,為由FDTS/DFE控制 FFF而利用LMS演算法使其具有適應性,也無法發揮滿足因 果律之作用。此係由於在FDTS/DFE所獲得之誤差檢測中, 無法判斷其誤差到底係由前緣ISI所引起或由後緣ISI所引 起,故只能收斂於於局部之最小解而實行殘留有較多等化 誤差之等化之故。 95175.doc 1273770 因此,本發明之目的在於提供可執行利用FDTS/DFE等之 適當之等化處理之適應性等化裝置、解碼裝置及誤差檢測 裝置。 為達成上述目的,本發明之適應性等化裝置係包含:前 授濾波器(FFF);等化電路,其係僅在以此FFF所等化之波 形之符號間干擾(Inter-Symbol Interference(ISI))之前緣部 分執行利用部分回應(PR)方式之回應,並執行不考慮前緣 部分以後之後緣ISI之等化者;反饋濾波器(FBF),其係作成 後緣ISI之回應者;前述等化電路係包含決策回饋等化器 (Decision Feedback Equalizer(DFE))之構成,利用由FFF產 生之回應扣除FBF產生之回應,而以其結果作為PR回應。 本發明之解碼裝置係包含:前授濾波器(FFF);等化電 路,其係包含決策回饋等化器(Decision Feedback Equalizer (DFE))之構成,僅在以FFF所等化之波形之符號間干擾 (Inter-Symbol Interference(ISI))之前緣部分執行利用部分 回應(PR)方式之回應,並執行不考慮前緣部分以後之後緣 iSI之等化者;反饋濾波器(FBF),其係作成後緣ISI之回應 者;雜訊預測器,其係配置於DFE之反饋環路内部者;及 解螞器,其係將雜訊預測器之輸出信號施以NPML解碼者; 等化電路係利用由FFF產生之回應扣除FBF產生之回應,而 Μ其結果作為PR回應。 本發明之誤差檢測裝置係包含:前授濾波器(FFF);等化 電略,其係包含%決策回饋等化器(Decision Feedback Equalizer(DFE))之構成,僅在以FFF所等化之波形之符號間 1273770 干擾(Inter-Symbol Interference(ISI))之前緣部分執行利用 部分回應(PR)方式之回應,並執行不考慮前緣部分以後之 後緣ISI之等化者;反饋濾波器(FBF),其係作成後緣ISI之 回應者;等化電路係包含使用固定延遲樹狀搜尋(Fixed Delay Tree Search(FDTS))之判定電路;並構成利用由FFF 產生之回應扣除FBF產生之回應,而以其結果作為PR回 應;且包含誤差檢測電路,其係利用FDTS之輸出之判定值 檢測向AGC及PLL之至少一方反饋用之誤差資訊者。 本發明之適應性等化方法係利用等化電路將前授濾波器 (FFF)所等化之波形,僅在符號間干擾(Inter,Symbol Interference (ISI))之前緣部分執行利用部分回應(PR)方式 之回應,並執行不考慮前緣部分以後之後緣ISI之等化;利 用反饋濾波器(FBF)作成後緣ISI之回應;利用由FFF產生之 回應扣除所產生之前述後緣ISI之回應·,而以其結果作為PR 回應。 [發明之效果] 依據本發明之適應性等化裝置、解碼裝置及誤差檢測裝 置,由於執行僅在以前段之FFF等化之波形之ISI之最初之 部分採用PR回應,而不考慮其後之後緣ISI之等化,以FBF 作成後緣ISI之回應,利用DFE構成由FFF後之回應扣除該後 緣ISI,而以其結果作為PR回應,故可一面執行PR等化,一 面執行利用FDTS/DFE等之適當之等化處理,利用於更有效 之解碼處理及誤差檢測。 【實施方式】 95175.doc 1273770 在本發明之實施型態中,在通信及磁氣記錄、光記錄再 生裝置等波形等化裝置中,在前段配置FFF(Feed Forward Filter),在其後配置 DFE(Decision Feedback Equalizer)或判 定裝置使用 FDTS(Fixed Delay Tree Search)之FDTS/DFE之 構成中,執行僅在以FFF等化之波形之ISI(Inter-Symbol Interference)之最初之部分採用 PR(Partial Response ;部分 回應)回應,而不考慮其後之回應(以下稱後緣ISI)之等化, 以FBF(Feed Back Filter)作成後緣ISI之回應,利用DFE構成 由FFF後之回應扣除該後緣ISI,而以其結果作為PR回應。 以下,利用圖式,說明本發明之實施例。 圖1係表示適用本實施例之光記錄裝置或磁氣記錄裝置 之基本的構成之區塊圖。 如圖所示,本實施例裝置係具有調制電路10、依照調制 信號控制記錄雷射及磁頭之記錄電流之記錄控制電路20、 施行記錄及再生之雷射拾取頭或磁頭30、再生放大器40、 AGC(Automatic Gain Control ;自動增益控制電路)50、 PLL(Phase-Locked Loop ;鎖相環路)60、PR 等化裝置 70、 最合理解碼器80、及解調電路90,用於在媒體100執行各種 資料之記錄或再生。 圖2係表示圖1之PR等化裝置70之詳細之區塊圖。 如圖所示,此PR等化裝置70係由FFF110、LMS-FFF111、 LMS-FBF112、FBF113、FBW(Feed Back Whitener ;反饋白 化器)114、FDTS115、延遲器116、LMS-預測器117、預測 器11 8等所構成。 95175.doc 1273770 而,再生輸入波形以希望之PR之檢測點之時間被pLL6〇 抽樣之離散資料係在每1時鐘脈衝被供應至FFF110,圖2之 所有之區塊係藉此時鐘脈衝執行動作之數位電路。 以下,列舉輸入波形與等化波形等為例加以說明。但, 此僅係一例,並不限制本專利之請求範圍。 首先將如圖3之波形(a)所示之被抽樣之讀出波形輸入至 圖2之FFF110。例如,欲將最初之2資料份等化成pR(ii)時, 作為其輸出,可獲得如圖3(b)所示之等化波形。 此FFF11 〇係執行下列運算之數位濾波器: [數1] 如圖4所示,具有以圖示方式連接延遲器12〇、乘法器 Ϊ21、加法态122之構造。在此,係數fi、hi(i為整數)係用於 設定後述之FFF之LMS區塊所供應之值。又,為獲得 x(n-Nl-2)、y0(n_N2_2),分別具有FDTS之樹長部分(在此為 2)之延遲元件。此與上述數位濾波器運算雖無關,但為後 述之FFF之LMS區塊之運算所必要之元件。 又’為消除圖3之波形(b)所示之等化波形之第3資料以後 之後緣ISI,在圖2之FBF設定後述之FFF之LMS區塊所供應 之 bi(i=〇,l”..,Li)、ci(i=〇,i,,L2)之結點係數,此 fff110 係執行下列運算之數位濾波器: [數2] 八=έ V «…-免 c, · yl— 95175.doc -10- 1273770 如圖5所示,具有以圖示方式連接延遲器14〇、乘法器 141、加法器142之構造。但在前述之說明中,係假定 1^(1^0,1,...山2)之值全部為〇而加以說明。又,為獲得 a(n-2-L1-2)、yl〇_L2-2),分別具有FDTS之樹長部分(在此 為2)之延遲元件。此與上述數位濾波器運算雖無關,但為 後述之FBF之LMS區塊之運算所必要之元件。FDTS之判定 結果之0或1之資料a(.2)被輸入至此fbf。 但,在此後緣ISI不存在,bk(k=0,l,...,L!)全部為〇之情形 時’與無FBF等效,未必需要此FBF。 利用減法器由FFF之等化波形(圖3之波形(a))減去此結果 而將其整形成為圖3之波形之波形。以表 示此波形時,如下式所示: [數3] y2n=y〇n- yln。 圖2之預測裔(predictor)係執行雜訊白色化之區塊,被設 定有為達成該目的之預測係數沖汴^』,…,N)。此奸之求法 容後再述此預測器係執行下列運算之數位濾波器: [數4] Μ 如圖6所示’具有以圖示方式連接延遲器丨5 〇、乘法器 151、加法器152之構造。 其次,說明FDTS之動作。 FDTS之分路度量之運算係利用E. Eleftheriou and W. Hirt, 95175.doc 1273770 ”Noise predictive maximum-likelihood(NPML) detection for the magnetic recording channel,’* in IEEE Conf. Records, ICC,96,June 1996 pp· 556-560.之(7)式所描述方式執行。 但,在本例中,其度量係使用最小度量,將式中之符號反 轉而加以考慮。又,在此論文中,係以PR4為例加以記載, 但在本例中,則以PR(11)為例加以計算。又,在此,係以 FDTS之截止深度τ=1為例加以考慮。 預測器之傳達係數P(D)可利用下式加以表示: [數5] P(D)=Pl · D+P2 · D2+."+PN · DN 〇 PR(ll)之傳達係數為1+D,故將G(D)定義成如下式所示: [數6] G(D)=(1+D) · (l-P(D))=l-gi · D...-gN+1 · DN+1 此係數gi係由後面說明之圖16之LMS預測器之G(D)運算 區塊所計算。 又,時刻η之分路度量如以下所示: [數7] Λ = 0Ί + 〜· g!轉〜) Μ 在此,DFF構造之FBW係使用假判定值執行下式之運算 之部分: [數8] Ν*2 y^nmTi^rgi Μ 其構造係由圖8所示之延遲器160、乘法器161、加法器162 95175.doc -12- 1273770 所構成: 其次,利用圖2之y4改寫分路度量時,如以下所示: [數9] + · grOCn)2。 又’ τ=1之FDTS之樹狀構造如圖7所示。此FDTS運算裝 置之内部構造如圖9所示。如圖9所示,此FDTS運算裝置具 有通路度量運算區塊161、162、分路度量運算區塊 163〜166、加法器167〜170、最小值選擇電路171、172、及 比較電路173。 在此’分路度量1311、]31〇、13〇1、13〇0係依照圖7所示之分 枝之a(n)、a(n-l)之值執行以下之運算: [數 10] bll=(y4n+g1-l)2 bl〇 = (y4n + g1)2 b01=(y4n_l)2 b〇〇=(y4n)2 此等之運算相當於圖9所示之各分路度量運瞀區塊 163〜166。又,通路度量pU、pl〇、p〇l、p0〇係執行以下之 運算: [數 11] pll=pl+bll pl0=pl+bl0 p01=p0+b01 p00=p0+b00 95175.doc -13- 1273770 此等之運算相當於將圖9之通路度量運算區塊161、162 與分路度量運算區塊163〜166之輸出相加之加法器167〜170 之運算。 又’為判定a(n-l)之值,在圖9所示之最小值選擇電路 171、172執行]\411^1=111111(?11,]31〇)、]\41爾=1^11(?01,?〇〇)之 計算’利用比較電路,在ΜΙΜΚΜΙΜ0時,判定a(n-i)=i, 在 MIM1-MIM0 時,判定 a(n-l)=〇。 又,通路度量pll、pl〇、p〇l、p〇〇係被輸入至圖9所示之 比車父電路173 ’於此選擇其次之候補p 1,p〇而加以輸出。具 體上’在 ΜΙΜΚΜΙΜ0 時’更新為 ρΐ=ρΐι,ρ〇=ρΐ〇 ;在 -ΜΙΜΟ時,更新為pbpOLp^poo。 其次,說明FFF之LMS區塊之LMS-FFF之動作。 圖10係表示此LMS-FFF之内部之區塊圖。如圖所示,係 由FIR係數更新部181與IIR係數更新部182所構成。係數更 新結果被輸出至FIR、IIR之各結點係數端子。 考慮以下之F(n)作為FFF輸出波形之評估函數。在此,n 表不現在之時刻。 [數 12] F(n)={y2-(an+an_1)}2 在LMS演算法中’以使平方誤差保持最小方式控制濾波 器係數。 例如,對FFF之結點號碼i之fir部之係數^執行偏微分 時,如以下所示: [數 13] 95175.doc -14 - 1273770
Q ~F(n)*2{y2li -(αΛ 但,實際上在本系統中,fdts具有固定延遲性,可提供 τ+1=2之延遲之判定值,故可計算以下之偏微分: [數 14]
Q ^2)»2{y2^2 -(α^2 +a^3)}-x^2w 此運算係在圖1 〇之FIR係數更新部1 8 1之内部執行。 圖Π係對圖10之FIR係數更新部之第i個結點係數fi之係 數之詳細區塊圖。此圖11所示之FIR係數更新部存在有N1 + 1 個結點係數之數,但因全部構造相同,故以第丨個為例予以 表示。 如圖所示,FIR係數更新部係具有FIR偏微分運算部191、 移動平均運算部192、乘法器193、減法器194及延遲器19卜 而,上述偏微分運算係在FIR偏微分運算部191執行。此 偏微分結果係用於執行移動平均運算部192所提供之移動 平均數M0之移動平均運算。而,並纟士 ^ J ^ ^ 阳具結果被乘以更新係數 〇1〇,並由1時鐘脈衝前之行將其減去,而予以更新。 同樣地,對HR部之係數!^執行偏微分時,如以下所示: [數 15] ~-F(w) « 2{y2m -(am + a,,.,)}· 中,FDTS具有固定延遲性 故可計算以下之偏微分: 可提供 但,實際上在本系統 τ+1=2之延遲之判定值, [數 16] ^F(n-2) = 2{y2^ 95175.doc -15- 1273770 此運异係在圖10之IIR係數更新部182執行。 圖12係對圖1〇之IIR係數更新部之第丨個結點係數hi之係 數之詳細區塊圖。此圖12所示之nR係數更新部存在有Ν2 + ι 個結點係數之數,但因全部構造相同,故以第丨個為例予以 表示。 如圖所不,IIR係數更新部係具有IIR偏微分運算部2〇 i、 移動平均運异部202、乘法器203、減法器204及延遲器205。 而,上述偏微分運算係在IIR偏微分運算部2〇1執行。此 偏微分結果係用於執行移動平均運算部2〇2所提供之移動 平均數移動平均運算。而,其結果被乘以更新係數 αΐ,並由1時鐘脈衝前之…將其減去,而予以更新。 其次’說明FBF之LMS區塊之LMS-FBF112之動作。 圖13係表不KLMS-FBF112之内部之區塊圖。如圖所示,· 此LMS-FBF係由FIR係數更新部2!〗與nR係數更新部2丨2所 , 構成。而,係數更新結果被輸出至FIR、nR之各結點係數 端子。 在此,與FFF之情形同樣地考慮F(n)作為FBF輸出波形之 s平估函數。 例如,對FBF之FIR部之結點號碼丨之係數Μ執行偏微分 時,如以下所示: [數 17] 亲尸⑻ *2{χ2# -(¾ 一) 但,貫際上在本系統中,FDTS具有固定延遲性,可提供 τ+1=2之延遲之判定值,故可計算以下之偏微分: 95175.doc -16 - 1273770 [數 18] 是 F(w - 2) = 2{yV广+ 〜)}·(鳴…) 此運算係在FIR係數更新部211之内部執行。 圖14係對FIR係數更新部之第i個結點係數bi之係數之詳 細區塊圖。此圖14所示之FIR係數更新部存在有L1 +1個結點 係數之數,但因全部構造相同,故以第i個為例予以表示。 如圖所示,FIR係數更新部係具有fir偏微分運算部221、 移動平均運算部222、乘法器223、減法器224及延遲器225。 而,上述偏微分運算係在FIR偏微分運算部221執行。此 偏微分結果係用於執行移動平均運算部222所提供之移動 平均數M2之移動平均運算。而,其結果被乘以更新係數 以2 ’並由1時鐘脈衝前之bi將其減去,而予以更新。 同樣地’對IIR部之係數ci執行偏微分時,如以下所示: [數 19] ~F(n) « 2{y2m -(¾ 此運算係在IIR係數更新部212執行。 但,貫際上在本糸統中’ F D T S具有固定延遲性,可提供 τ+1=2之延遲之判定值,故可計算以下之偏微分: [數 20] ^― F(«-2) «2(^2^ 圖1 5係對IIR係數更新部212之第i個結點係數以之係數之 詳細區塊圖。此圖15所示之IIR係數更新部存在有L2+1個結 點係數之數,但因全部構造相同,故以第i個為例予以表示。 95175.doc -17- 1273770 如圖所示,IIR係數更新部係具有IIR偏微分運算部23 !、 移動平均運算部232、乘法器233、減法器234及延遲器235。 而,上述偏微分運算係在IIR偏微分運算部231執行。此 偏微分結果係用於執行移動平均運算部232所提供之移動 平均數M3之移動平均運算。而,其結果被乘以更新係數 α3 ’並由1時鐘脈衝前之㈠將其減去,而予以更新。 其次,說明有關LMS預測器117。 圖16係LMS預測器117之内部區塊圖。 此LMS預測器具有系統更新部241、G(D)運算區塊242 等,被輸入y2n與FDTS之判定值a(n-2),以計算在時刻n-2 之誤差信號w(n-2)。將此w(n-2)輸入至雜訊預測器之FIR, 而將其結果與w(n-2-i)之信號輸入至系統更新部,以更新各 結點係數pi(i=l,2,...,N)。 在此,考慮以下之e2(n)作為預測器之評估函數。在此,n 表示現在之時刻。 [數 21] 而,考慮利用LMS演算法將其設定於最小之方法。 例如,對預測器之結點號碼i之係數pi執行偏微分時,如 以下所示: [數 22] 最P⑻]» 2卜-g 〜 但’實際上在本系統中,FDTS具有固定延遲性,可提供 95175.doc -18- 1273770 τ+1=2之延遲之判定值,故可計算以下之偏微分: [數 23] 此運算係在係數更新部24 1之内部執行。 圖17係對係數更新部241之第i個結點係數pi之係數之詳 細區塊圖。此圖17所示之係數更新部存在有N個結點係數之 數,但因全部構造相同,故以第i個為例予以表示。 如圖所示,此係數更新部係具有偏微分運算部25卜移動 平均運算部252、乘法器253、減法器254及延遲器255。 而’上述偏微分運算係在偏微分運算部25 1執行。此偏微 分結果係用於執行移動平均運算部252所提供之移動平均 數M4之移動平均運算。而,其結果被乘以更新係數α4,並 由1時鐘脈衝前之pi將其減去,而予以更新。 以上係混合構成之FFF、FDTS/DF灰之PR(ll)適應性等化 裔之構成。 其-人,假想以往無如圖3所示之前緣isi之等化波形之情 形。在此,說明有關對有如圖18所示之前緣ISI存在之等化 波形執行等化之方法。 首先考慮轉動有此前緣ISI存在之等化波形之相位之操 作。轉動相位Θ從頻率軸上加以考慮時,等於是使如圖19 所不之特性相乘。化係指抽樣頻率。 在此,將具有執行圖19之頻率特性之倒DFT之結點係數 之FIR定義為移相器(Phase Shifter)。 95175.doc -19- 1273770 而’ 4化波形通過移相器之波形之情形如圖2〇所示。 在此’可知會有增大相位θ時,前緣ISI之過衝量變大, 縮小相位Θ時,前緣ISI之不足量變大之情形。以自動控制 縮小此前緣ISI而反饋至Θ時,即可將前緣ISI等化成適當之 小值。 圖21係表不考慮移相器區塊之全體系統之區塊圖。 除了圖2所示之區塊構成外,設有移相器26丨、相位控制 器262、位準誤差檢測器263、時間誤差檢測器264之各區塊。 移相器261係被供應相位控制器262所計算之θ,藉以使輸 入波形之相位旋轉Θ角度。 圖20之過衝量係以在波形檢測點之前緣1§1之干擾方式 呈現。而,如圖20所示,θ大時,在檢測點之誤差在+方向 會增大,Θ小時,在檢測點之誤差在—方向會增大。因此, 計算以下之式,即可算出與θ之誤差成正比之值: [數 24] {y2n_(ocn+ an·。} · (αη+1+ %) 但,貫際上,FDTS所提供之資料會慢2個時鐘脈衝來到, 且數24之a(n+1)係時刻η之其次之資料,不#待其次之判定 無法獲得。因此’再-併慢Η@時鐘脈衝之判定值合計使用 慢3個時鐘脈衝之判定值’即可執行以下之式之計算: [數 25] {y2n.3-(an.3 + an.3.i)} · (αη.3 + ι + αη.3) 相位控制器262即係利用此執行0之更新之區塊,其詳細 區塊如圖22所示。相位控制器262具有Θ運算部271、移動平 95175.doc -20- 1273770 均加法部272、乘法器273、減法器274及延遲器275。在θ 運异部271執行上述之運算。而,在移動平均加法部272執 行Μ5間之移動平均,將α5之更新係數相乘後,由1個時鐘 脈衝前之Θ加以減去。 其次’說明有關位準誤差檢測器263。圖23係表示構成此 位準誤差檢測器263之區塊圖,呈現以圖示方式連接延遲器 281、加法器282、乘法器283之構造。 在此種位準誤差檢測器中,位準誤差係利用以下之式運 算。 [數 26] {y2n-(an + αη.])} · (αη+αη.ι) 但,實際上,FDTS所提供之資料係慢2個時鐘脈衝之判 定值,故可執行以下之式之計算: [數 27] {y2n.2-(an.2+an.2.i)} · (αη.2+αη.2-ι) 其次’說明有關時間誤差檢測器264。圖24係表示構成此 時間為差檢測器2 6 4之區塊圖,呈現以圖示方式連接延遲器 291、加法器292、乘法器293之構造。 在此種時間誤差檢測器中,時間誤差係利用以下之式運 算。 [數 28] *y2n · (an_i + an.2)+ y2n-i · (an+ an.j) 但,實際上,FDTS所提供之資料係慢2個時鐘脈衝之判 定值,故可執行以下之式之計算: 95175.doc •21 - 1273770 [數 29] -y2n-2 · (αη-2-ι + 0^11-2.2)+ y2n.2.i · (αη.2+αη.2-1) 依據如以上之構成之本貫施例’可一面執行p R等化,一 面利用判定性能高於臨限值判定器之FDTS獲得判定值。 而,利用使FFF之輸出波形之最初之回應成為pR,並可 在後段配置適合於貝塔比解碼等之PR之最合理解碼器而加 以解碼。 又,與雜訊預測器相組合時,可提高FDTS之判定性能, 且將此雜机預測器之輸出施加至NPML解碼器時,可對isi 減少之波形執行NPML解碼。 另外,在FDTS/DFE中,輸入前緣ISI之某波形之情形,
以往由於不瞭解等化誤差係由前緣ISI所引起或由後緣ISI 所引起,故無法適應地除去FFF輸出之前緣ISI,但配置移 相器時,已可區別由前緣ISI所引起之等化誤差而加以等 化。 又’已可利用ISI減少之波形,且利用上述判定性能提高 之FDTS之判定值,執行位準誤差及相位誤差之檢測。 【圖式簡單說明】 圖1係表示適用本實施例之光記錄裝置或磁氣記錄裝置 之基本的構成之區塊圖。 圖2係表示圖丨之卩尺等化裝置之詳細之區塊圖。 圖3係表示圖2所示之pR等化裝置之輸入波形之說明圖。 圖4係表示設於圖2所示之pr等化裝置之FFF之構成之區 塊圖。 95175.doc -22- 1273770 圖5係表示設於圖2所示之PR等化裝置之FBF之構成之區 塊圖。 圖6係表示設於圖2所示之PR等化裝置之預測器之構成之 區塊圖。 圖7係表示τ=1之FDTS之樹狀構造之說明圖。 圖8係表示設於圖2所示之PR等化裝置之FBW之構成之區 塊圖。 圖9係表示設於圖2所示之Pr等化裝置之構成之 區塊圖。 圖10係表示設於圖2所示之PR等化裝置之LMS_FFF之構 成之區塊圖。 圖11係對圖10之FIR係數更新部之第i個結點係數fi之係 數之詳細區塊圖。 圖12係對圖1 〇之hr係數更新部之第丨個結點係數之係 數之詳細區塊圖。 圖13係表示設於圖2所示之PR等化裝置之LMS-FBF之構 成之區塊圖。 圖14係對圖13所示之FIR係數更新部之第i個結點係數bi 之係數之詳細區塊圖。 圖15係對圖13所示之IIR係數更新部之第丨個結點係數ci 之係數之詳細區塊圖。 圖16係設於圖2所示之PR等化裝置之LMS預測器之構成 之區塊圖。 圖17係對圖13所示之係數更新部之第i個結點係數fi之係 95175.doc -23- 1273770 數之詳細區塊圖。 圖18係表示前緣ISI存在之等化波形之一例之說明圖。 圖19係表示移相器之特性例之說明圖。 圖20係表示圖1 8所示之等化波形通過移相器之波形之情 形之說明圖。 圖21係表示考慮移相器區塊之Pr等化裝置之詳細之區 塊圖。 圖22係表示設於圖21所示之PR等化裝置之相位控制器之 構成之區塊圖。 圖23係表示設於圖21所示之Pr等化裝置之位準誤差檢測 器之構成之區塊圖。 圖24係表示設於圖21所示之PR等化裝置之時間誤差檢測 器之構成之區塊圖。 【主要元件符號說明】 10 調制電路 20 記錄控制電路 30 雷射拾取頭或磁頭 40 再生放大器 50 AGC 60 PLL 70 PR等化裝置 80 最合理解碼器 90 解調電路 100 媒體 95175.doc -24 - 1273770 117 LMS預測器 118 預測器 95175.doc
Claims (1)
1273770 十、申請專利範圍: 1. 一種適應性等化裝置,其係包含: 前授濾波器(FFF); 等化電路,其係僅在以此FFF所等化之波形之符號間干 擾(Inter-Symbol Interference(ISI))之前緣部分執行利用 部分回應(PR)方式之回應,並執行不考慮前緣部分以後之 後緣ISI之等化者; 反饋濾波器(FBF),其係作成後緣ISI之回應者; 前述等化電路係包含決策回饋等化器(Decision Feedback Equalizer(DFE))之構成,利用由前述FFF產生之 回應扣除前述FBF產生之回應,而以其結果作為PR回應 者。 2. 如請求項1之適應性等化裝置,其中前述DFE係包含使用 固定延遲樹狀搜尋(Fixed Delay Tree Search(FDTS))之判 定電路者。 3. 如請求項2之適應性等化裝置,其中前述FFF係利用前述 DFE之判定結果,將波形適應性等化者。 4. 如請求項1之適應性等化裝置,其中前述等化電路係將前 述後緣ISI以外之等化波形適應性等化成依據PR方式之 目的波形者。 5. 如請求項2之適應性等化裝置,其中前述FBF係利用前述 DFE之判定結果執行適應性等化者。 6. 如請求項1之適應性等化裝置,其中包含適應地求出前述 FBF作成相當於前述後緣ISI之部分之波形用之結點係數 95175.doc 1273770 之係數更新部者。 7. 如請求項!之適應性等化裝置,其中同時執行前述FFF利 用前述之判定結果執行適應性等化之處理、與前述等 化電路將前述後緣ISI以外之等化波形適應性等化成依據 PR方式之目的波形之處理者。 8. 如請求項6之適應性等化装^,其中同時執行前述卿利 用前述D F E之判定結果執行適應性等化之處理、與前述係 數更新部適應地求出結點係數之處理者。 9. 如請求項3之適應性等化裝置,其中前述fff係為配合等 化波形之延遲而包含對應於前述FDTS之樹長之輸入波形 記憶體者。 1〇·如請求項5之適應性等化裝置,其中前述FBF係為配合等 化波形之延遲而包含對應於前述1?]〇1^之樹長之輸入波形 記憶體者。 11·如請求項1之適應性等化裝置,其中前述FFF&FBF係包含 FIR與 IIR者。 12·如請求項1之適應性等化裝置,其中包含前緣ISI除去電 路,其係在前述FFF中等化之波形發生#PR回應前所期待 之作為回應之前緣ISI時,可除去該前緣ISI者。 13·如請求項12之適應性等化裝置,其中前述前緣ISI除去電 路係移相器者。 14_如清求項12之適應性等化裝置,其中前述前緣is〗除去電 路係適應地除去前緣ISI者。 1 5·如請求項13之適應性等化裝置,其中包含相位控制器, 95175.doc 1273770 其係適應地對前述移相 相量,以適應地除去前 器提供除去前述前緣ISI所需之移 緣ISI者。 16. 17. 18. 19. 20. 21. 如晴求項2之適應性等化奘番 ^ , 展置’其中在前述DFE之反饋環 路内部配置雜訊預測器者。 如請求項16之適應性等化|置,其中包含運算電路,盆 係控制前述雜訊預測器,使其利用前述FDTS之判定值適 應地預測雜訊者。 如請求項η之適應性等化農置,其中前述運算電路係利 用對由前述FFF之輸出減去前述FBF之結i之波形、與前 述FDTS之判定值之差所至之誤差信號施以fir運算,以執 行利用LMS演异法之適應性等化運算者。 如叫求項17之適應性等化裝置,其中將前述雜訊預測器 之輸出提供至NPML解碼器使其解碼者。 如請求項2之適應性等化裝置,其中包含誤差檢測電路, 其係利用前述FDTS之輸出之判定值檢測用以反饋至agc 及PLL之至少一方之誤差資訊者。 一種解碼裝置,其係包含·· 前授濾波器(FFF); 等化電路,其係包含決策回饋等化器(Decisi〇n Feedback Equalizef(DFE))之構成,僅在以前述FFF所等化 之波形之付 5虎間干擾(Inter-Symbol Intei*ference(ISI))之 前緣部分執行利用部分回應(PR)方式之回應,並執行不考 慮前緣部分以後之後緣ISI之等化者; 反饋濾波器(FBF),其係作成前述後緣isi之回應者; 95175.doc 1273770 雜訊預測器,其係配置於前述DFE之反饋環路内部者;及 解碼器,其係將前述雜訊預測器之輸出信號施以NPML 解碼者; 前述等化電路係利用由前述FFF產生之回應扣除前述 FBF產生之回應,而以其結果作為PR回應者。 22. 如請求項21之解碼裝置,其中前述DFE係包含使用固定延 遲樹狀搜尋(Fixed Delay Tree Search(FDTS))之判定電 路;且 包含運算電路,其係控制前述雜訊預測器,使其利用 前述FDTS之判定值適應地預測雜訊者。 23. —種誤差檢測裝置,其係包含: 前授濾波器(FFF); 等化電路,其係包含決策回饋等化器(Decision Feedback Equalizer(DFE))之構成,僅在以前述FFF所等化 之波形之符號間干擾(Inter-Symbol Interference(ISI))之 前緣部分執行利用部分回應(PR)方式之回應,並執行不考 慮前緣部分以後之後緣ISI之等化者; 反饋濾波器(FBF),其係作成前述後緣ISI之回應者; 前述等化電路係包含使用固定延遲樹狀搜尋(Fixed Delay Tree Search(FDTS))之判定電路;並構成利用由前 述FFF產生之回應扣除前述FBF產生之回應,而以其結果 作為PR回應; 且包含誤差檢測電路,其係利用前述FDTS之輸出之判 定值檢測用以反饋至AGC及PLL之至少一方之誤差資訊 95175.doc 1273770 者。 24. 如請求項23之誤差檢測裝置,其中前述誤差資訊係包含 被檢測之信號之位準或時序之至少一方者。 25. —種適應性等化方法,其係利用等化電路將前授濾波器 (FFF)所等化之波形,僅在符號間干擾(Inter-Symbol Interference(ISI))之前緣部分執行利用部分回應(PR)方式 之回應,並執行不考慮前緣部分以後之後緣ISI之等化; 利用反饋濾波器(FBF)作成前述後緣ISI之回應; 利用由前述FFF產生之回應扣除所產生之前述後緣ISI 之回應,而以其結果作為PR回應者。 26. 如請求項25之適應性等化方法,其中前述等化電路係包 含決策回饋等化器(Decision Feedback Equalizer(DFE))之 構成,在此DFE之内部配置雜訊預測器者。 27. 如請求項26之適應性等化方法,其中對前述雜訊預測 器,利用前述FDTS之判定值適應地預測雜訊者。 28. 如請求項27之適應性等化方法,其中利用對由前述FFF之 輸出減去前述FBF之結果之波形、與前述FDTS之判定值 之差所導致之誤差信號施以FIR運算,以執行利用LMS演 算法之適應性等化運算者。 95175.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003371112A JP2005135532A (ja) | 2003-10-30 | 2003-10-30 | 適応等化装置、復号装置、及び誤差検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200527813A TW200527813A (en) | 2005-08-16 |
TWI273770B true TWI273770B (en) | 2007-02-11 |
Family
ID=34420216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093132870A TWI273770B (en) | 2003-10-30 | 2004-10-29 | Adaptive equalizer, decoding device and error detecting device |
Country Status (6)
Country | Link |
---|---|
US (1) | US20050135472A1 (zh) |
EP (1) | EP1528560A1 (zh) |
JP (1) | JP2005135532A (zh) |
KR (1) | KR20050041969A (zh) |
CN (1) | CN1612477A (zh) |
TW (1) | TWI273770B (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7545862B2 (en) | 2004-02-16 | 2009-06-09 | Sony Corporation | Adaptive equalizer, decoding device, and error detecting device |
US7515665B2 (en) | 2005-05-31 | 2009-04-07 | Skyworks Solutions, Inc. | GFSK/GMSK detector with enhanced performance in co-channel interference and AWGN channels |
US7702011B2 (en) * | 2005-08-03 | 2010-04-20 | Altera Corporation | High-speed serial data receiver architecture |
KR100677915B1 (ko) | 2005-08-05 | 2007-02-05 | 삼성탈레스 주식회사 | 잡음 예측 결정 궤환 등화기 |
US7889818B2 (en) * | 2006-11-14 | 2011-02-15 | Samsung Electronics Co., Ltd. | Method and apparatus for controlling sampling of signals produced in relation to stored data |
CN101743591B (zh) * | 2007-12-21 | 2013-03-06 | Lsi公司 | 用于记录通道中自适应均衡的系统和方法 |
TWI392296B (zh) | 2009-06-15 | 2013-04-01 | Realtek Semiconductor Corp | 通訊信號接收器及其訊號處理方法 |
CN101958857B (zh) * | 2009-07-17 | 2013-04-24 | 瑞昱半导体股份有限公司 | 通讯信号接收器及其信号处理方法 |
CN102243880B (zh) * | 2011-03-16 | 2015-02-18 | 中国科学院上海光学精密机械研究所 | 变参数自适应prml数据接收器及其数据处理方法 |
US9225562B2 (en) * | 2012-02-27 | 2015-12-29 | Intel Deutschland Gmbh | Digital wideband closed loop phase modulator with modulation gain calibration |
US8548072B1 (en) | 2012-06-20 | 2013-10-01 | MagnaCom Ltd. | Timing pilot generation for highly-spectrally-efficient communications |
EP2865122A4 (en) | 2012-06-20 | 2016-01-06 | Magnacom Ltd | IN A HIGH SPEED SPECTRUM EFFICIENT TRANSMISSION BY OFDM |
US9166834B2 (en) | 2012-06-20 | 2015-10-20 | MagnaCom Ltd. | Method and system for corrupt symbol handling for providing high reliability sequences |
US8781008B2 (en) | 2012-06-20 | 2014-07-15 | MagnaCom Ltd. | Highly-spectrally-efficient transmission using orthogonal frequency division multiplexing |
US9088400B2 (en) | 2012-11-14 | 2015-07-21 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
US8811548B2 (en) | 2012-11-14 | 2014-08-19 | MagnaCom, Ltd. | Hypotheses generation based on multidimensional slicing |
US9118519B2 (en) | 2013-11-01 | 2015-08-25 | MagnaCom Ltd. | Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator |
US8804879B1 (en) | 2013-11-13 | 2014-08-12 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
US9130637B2 (en) | 2014-01-21 | 2015-09-08 | MagnaCom Ltd. | Communication methods and systems for nonlinear multi-user environments |
US9496900B2 (en) | 2014-05-06 | 2016-11-15 | MagnaCom Ltd. | Signal acquisition in a multimode environment |
US8891701B1 (en) | 2014-06-06 | 2014-11-18 | MagnaCom Ltd. | Nonlinearity compensation for reception of OFDM signals |
US9246523B1 (en) | 2014-08-27 | 2016-01-26 | MagnaCom Ltd. | Transmitter signal shaping |
US9276619B1 (en) | 2014-12-08 | 2016-03-01 | MagnaCom Ltd. | Dynamic configuration of modulation and demodulation |
US9191247B1 (en) | 2014-12-09 | 2015-11-17 | MagnaCom Ltd. | High-performance sequence estimation system and method of operation |
CN112910809B (zh) * | 2019-11-19 | 2023-12-15 | 瑞昱半导体股份有限公司 | 信号均衡装置及方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144697A (en) * | 1998-02-02 | 2000-11-07 | Purdue Research Foundation | Equalization techniques to reduce intersymbol interference |
US6094316A (en) * | 1998-03-27 | 2000-07-25 | Samsung Electronics Co., Ltd. | Method and apparatus for providing thermal asperity compensation in a fixed delay tree search detector |
JP3749889B2 (ja) * | 2002-10-17 | 2006-03-01 | 株式会社東芝 | Prml検出を適用する信号処理デバイス、同デバイスを備えたディスク記憶装置、及び同装置におけるフィードバック制御のための信号処理方法 |
US7286595B2 (en) * | 2003-10-10 | 2007-10-23 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus using a lengthened equalization target filter with a matched filter metric in a viterbi detector |
-
2003
- 2003-10-30 JP JP2003371112A patent/JP2005135532A/ja not_active Abandoned
-
2004
- 2004-10-28 US US10/974,836 patent/US20050135472A1/en not_active Abandoned
- 2004-10-29 TW TW093132870A patent/TWI273770B/zh not_active IP Right Cessation
- 2004-10-29 CN CNA2004100880309A patent/CN1612477A/zh active Pending
- 2004-10-29 KR KR1020040087322A patent/KR20050041969A/ko not_active Application Discontinuation
- 2004-10-29 EP EP04292566A patent/EP1528560A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20050135472A1 (en) | 2005-06-23 |
JP2005135532A (ja) | 2005-05-26 |
EP1528560A1 (en) | 2005-05-04 |
KR20050041969A (ko) | 2005-05-04 |
TW200527813A (en) | 2005-08-16 |
CN1612477A (zh) | 2005-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI273770B (en) | Adaptive equalizer, decoding device and error detecting device | |
JP4109003B2 (ja) | 情報記録再生装置、信号復号回路及び方法 | |
KR100244767B1 (ko) | 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치 | |
US7545862B2 (en) | Adaptive equalizer, decoding device, and error detecting device | |
JP5089939B2 (ja) | 記録再生装置、評価値演算方法 | |
JP2005276412A (ja) | 動的な等化器最適化を行うための装置 | |
JPH10199148A (ja) | 波形等化器 | |
JP2005135532A5 (zh) | ||
US6791776B2 (en) | Apparatus for information recording and reproducing | |
JP3428329B2 (ja) | 波形等化回路 | |
WO2005024822A1 (ja) | 再生信号処理装置、及び再生信号処理方法 | |
US20090129229A1 (en) | Method and apparatus for reproducing data | |
JP2005085461A (ja) | データ再生装置及び方法 | |
KR100462738B1 (ko) | 광기록/재생장치용 등화장치 및 그의 등화방법 | |
JP4189747B2 (ja) | 信号処理装置 | |
US6847602B2 (en) | Data detection in optical disk drives using decision feedback equalization | |
JP3428360B2 (ja) | 波形等化回路 | |
JP2005267840A (ja) | 適応等化装置、復号装置、及び誤差検出装置 | |
KR20020069721A (ko) | 절대값 연산을 이용한 에프디티에스/디에프 등화기 구현방법 | |
JP4200113B2 (ja) | 等化器および磁気記録再生装置 | |
JP4318028B2 (ja) | 信号処理装置 | |
KR100244768B1 (ko) | 디지탈 자기 기록/재생 시스템의 비동기식 부분 응답 채널 데이터 검출 장치 | |
KR20000034470A (ko) | 디브이디 재생장치의 적응 등화기 | |
JP3892819B2 (ja) | 光ディスク装置および適応等化回路 | |
JP2013012264A (ja) | Prml検出器、情報検出装置、及び、光ディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |